JPS61181662A - 多層配線基板の製造方法 - Google Patents
多層配線基板の製造方法Info
- Publication number
- JPS61181662A JPS61181662A JP2096285A JP2096285A JPS61181662A JP S61181662 A JPS61181662 A JP S61181662A JP 2096285 A JP2096285 A JP 2096285A JP 2096285 A JP2096285 A JP 2096285A JP S61181662 A JPS61181662 A JP S61181662A
- Authority
- JP
- Japan
- Prior art keywords
- layer wiring
- resin
- wiring
- thermal head
- dimensional thermal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/335—Structure of thermal heads
Landscapes
- Electronic Switches (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明はサーマルプリンタ等に用いられる二次元サー
マルヘッドの製造方法に関する。
マルヘッドの製造方法に関する。
(従来の技術)
従来の二次元サーマルヘッドの製造方法としては、例え
ば特開昭58−’101080号公報に開示のものと類
似したものが考えられており、その例を第2図に示す。
ば特開昭58−’101080号公報に開示のものと類
似したものが考えられており、その例を第2図に示す。
まず、第2図(alに示すように、セラミクス等の基板
lの上にめっき等の湿式のプロセス、あるいは蒸着やス
パッタ等の乾式のプロセスを用い、下層配線2を形成す
る。その上に第2図(b)に示すように、ポリイミド樹
脂をスピンコーターで塗布すること等により絶縁層3を
設け、これをエツチングしてスルーホール4を形成する
。更に、第2図(C)に示すように、スルーホール4に
導電性ペースト5を埋め込み、上層との導通をとる。
lの上にめっき等の湿式のプロセス、あるいは蒸着やス
パッタ等の乾式のプロセスを用い、下層配線2を形成す
る。その上に第2図(b)に示すように、ポリイミド樹
脂をスピンコーターで塗布すること等により絶縁層3を
設け、これをエツチングしてスルーホール4を形成する
。更に、第2図(C)に示すように、スルーホール4に
導電性ペースト5を埋め込み、上層との導通をとる。
次に、第2図(d)に示すように、スパッタリング等で
抵抗層を形成し、エツチングにより発熱抵抗体6を形成
する。更に、上層配線7を乾式のプロセスを用℃・形成
することにより、第2図telに示すような二次元サー
マルヘッドを製造していた。
抵抗層を形成し、エツチングにより発熱抵抗体6を形成
する。更に、上層配線7を乾式のプロセスを用℃・形成
することにより、第2図telに示すような二次元サー
マルヘッドを製造していた。
(発明が解決しようとする問題点)
しかしながら、上記製造方法により得られる二次元サー
マルヘッドにあっては、絶縁層3をポリイミド樹脂等を
塗布することによって得ているため、電流容量を増すた
めに下層配線2の厚みを厚くすると、このエツジ部にお
いて絶縁不良が生じたり、下層配線2の厚みの凹凸によ
り絶縁層3の上面の平面度が著しく悪化したりする傾向
がみられた。これを防ぐためには、絶縁層3の厚みを厚
くする必要がある。しかしながら、この場合、スルーホ
ール4の形成が困難になり、例えば貫通していないスル
ーホールが形成されてしまうことがある。その結果、従
来の製造方法は歩留りが悪(、また得られた二次元サー
マルヘッドは信頼性が低いと℃・う問題点があった。ま
た、上記製造方法は、形成された絶縁層30表面には微
細な荒れがなく、コストの低いめっき等の湿式を利用し
にくいという問題点があった。
マルヘッドにあっては、絶縁層3をポリイミド樹脂等を
塗布することによって得ているため、電流容量を増すた
めに下層配線2の厚みを厚くすると、このエツジ部にお
いて絶縁不良が生じたり、下層配線2の厚みの凹凸によ
り絶縁層3の上面の平面度が著しく悪化したりする傾向
がみられた。これを防ぐためには、絶縁層3の厚みを厚
くする必要がある。しかしながら、この場合、スルーホ
ール4の形成が困難になり、例えば貫通していないスル
ーホールが形成されてしまうことがある。その結果、従
来の製造方法は歩留りが悪(、また得られた二次元サー
マルヘッドは信頼性が低いと℃・う問題点があった。ま
た、上記製造方法は、形成された絶縁層30表面には微
細な荒れがなく、コストの低いめっき等の湿式を利用し
にくいという問題点があった。
従って、この発明はこれらの問題点を解決することを目
的とする。
的とする。
(問題点を解決するための手段)
この発明による二次元サーマルヘッドの製造方法は、基
板上に下層配線を形成する第1の工程と、前記下層配線
上にスルーホールポストを形成する第2の工程と、前記
スルーホールポストの周囲に樹脂を塗布しこれをプレス
して絶縁層を形成する第3の工程と、前記絶縁層の上部
に発熱抵抗体と上層配線とを形成する第4の工程とを有
する。
板上に下層配線を形成する第1の工程と、前記下層配線
上にスルーホールポストを形成する第2の工程と、前記
スルーホールポストの周囲に樹脂を塗布しこれをプレス
して絶縁層を形成する第3の工程と、前記絶縁層の上部
に発熱抵抗体と上層配線とを形成する第4の工程とを有
する。
(作用)
この発明によれば、下層配線上にスルーホールポストを
先に形成した後(第2の工程)、樹脂をプレスすること
により絶縁層を形成する(第3の工程)こととしたため
、絶縁層上面の平面度を良好に保ちつつ、第1の工程で
形成される下層配線の厚みを厚くすることができるとと
もに、従来のスルーホールの形成の困難性に起因する信
頼性の悪化を回避することができる。特に、第3の工程
におし・て、適度な荒れをもつ離型フィルムを介して樹
脂をプレスすることとすれば、第4の工程におし・て、
上層配線をめっき等の湿式のプロセスを利用して形成す
ることができる◇ (実施例) 以下、この発明を実施例に基づき図面を参照して詳細に
説明する。
先に形成した後(第2の工程)、樹脂をプレスすること
により絶縁層を形成する(第3の工程)こととしたため
、絶縁層上面の平面度を良好に保ちつつ、第1の工程で
形成される下層配線の厚みを厚くすることができるとと
もに、従来のスルーホールの形成の困難性に起因する信
頼性の悪化を回避することができる。特に、第3の工程
におし・て、適度な荒れをもつ離型フィルムを介して樹
脂をプレスすることとすれば、第4の工程におし・て、
上層配線をめっき等の湿式のプロセスを利用して形成す
ることができる◇ (実施例) 以下、この発明を実施例に基づき図面を参照して詳細に
説明する。
第1図はこの発明による二次元サーマルヘッドの製造方
法の一実施例を示す工程図である。
法の一実施例を示す工程図である。
まず、第1図(al K示すように、セラミクス等で形
成された基板1上に、無電解銅めっき、フォトリングラ
フ、エツチング及び電解銅パターンめっきを用いて下層
配線2を形成する。次に、第1図(blに示スように、
スルーホールポスト8を形成する部分以外にフォトリソ
を行ない、レジスト9を設ける。次に、第1図(C1に
示すように、電解めっきでスルーホールポスト8を形成
し、レジスト9を剥離する。この表面に、第1図td)
に示すように、エポキシ樹脂10 (例えばエマーソン
アンドカミング社製のエコボンド55)を塗布し、0.
5μm〜5μm程度の荒れをもつエメリーペーパー(例
えば3M社製の荒さIgnのもの)に離型加工を施した
離型フィルム11を用いてエポキシ樹脂10上を覆い、
15kg/d程度のプレス圧で、約(イ)℃の温度で1
時間程プレスを行なってエポキシ樹脂10を硬化させ、
第1図+e)に示すような無電解めっきに適した表面1
4をもつ絶縁層12を形成する。次に、下層配線2を形
成したのと同様のプロセス、すなわち無電解銅めっき、
7オトリソグラフ、エツチング及び電解銅パターンを用
いて、第1図telに示すように上層配線13を形成す
る。このとき、スルーホールポスト8も同時に電解めっ
きにより盛り上げておく(第1図(e)の参照番号15
0部分)。これに再びエポキシ樹脂を塗布し、三酢酸セ
ルロースを離型フィルムとして用いプレスすると、第1
図(glに示すように、上層配線13がエポキシ樹脂1
6で埋め込まれた形となる。最後に、第1図(hlに示
すように、スパッタリング等により発熱抵抗体として窒
化メンタル層を形成し、フォトリングラフ及びドライエ
ツチングにより発熱抵抗体6を形成する。
成された基板1上に、無電解銅めっき、フォトリングラ
フ、エツチング及び電解銅パターンめっきを用いて下層
配線2を形成する。次に、第1図(blに示スように、
スルーホールポスト8を形成する部分以外にフォトリソ
を行ない、レジスト9を設ける。次に、第1図(C1に
示すように、電解めっきでスルーホールポスト8を形成
し、レジスト9を剥離する。この表面に、第1図td)
に示すように、エポキシ樹脂10 (例えばエマーソン
アンドカミング社製のエコボンド55)を塗布し、0.
5μm〜5μm程度の荒れをもつエメリーペーパー(例
えば3M社製の荒さIgnのもの)に離型加工を施した
離型フィルム11を用いてエポキシ樹脂10上を覆い、
15kg/d程度のプレス圧で、約(イ)℃の温度で1
時間程プレスを行なってエポキシ樹脂10を硬化させ、
第1図+e)に示すような無電解めっきに適した表面1
4をもつ絶縁層12を形成する。次に、下層配線2を形
成したのと同様のプロセス、すなわち無電解銅めっき、
7オトリソグラフ、エツチング及び電解銅パターンを用
いて、第1図telに示すように上層配線13を形成す
る。このとき、スルーホールポスト8も同時に電解めっ
きにより盛り上げておく(第1図(e)の参照番号15
0部分)。これに再びエポキシ樹脂を塗布し、三酢酸セ
ルロースを離型フィルムとして用いプレスすると、第1
図(glに示すように、上層配線13がエポキシ樹脂1
6で埋め込まれた形となる。最後に、第1図(hlに示
すように、スパッタリング等により発熱抵抗体として窒
化メンタル層を形成し、フォトリングラフ及びドライエ
ツチングにより発熱抵抗体6を形成する。
以上、この発明を一実施例に基づいて説明した。
この実施例によれば、下層配線2上にスルーホールポス
ト8が形成された後エポキシ樹脂10をプレスして絶縁
層12が設けられるので、絶縁層12の工面の平行度を
良好に保ちつつ、下層配線2の厚みを厚くすることがで
きる。また、絶縁層12の表面は微細な荒れをもつので
、上層配線13をコストの低いめっき等の湿式のプロセ
スを用いて形成することが可能となる。更に、この実施
例により得られた二次元サーマルヘッドは第1図fhl
に示すように、最上部に発熱抵抗体6をもつ理想的な構
造である。
ト8が形成された後エポキシ樹脂10をプレスして絶縁
層12が設けられるので、絶縁層12の工面の平行度を
良好に保ちつつ、下層配線2の厚みを厚くすることがで
きる。また、絶縁層12の表面は微細な荒れをもつので
、上層配線13をコストの低いめっき等の湿式のプロセ
スを用いて形成することが可能となる。更に、この実施
例により得られた二次元サーマルヘッドは第1図fhl
に示すように、最上部に発熱抵抗体6をもつ理想的な構
造である。
尚、この発明を実施するに当り、用いられる材料等は上
記実施例に限定されず、他の材料を用いて同様に実施で
きる。例えば、下層配線2及び上層配線13は銅に限定
されず、金等の他の金属を用いてもよい。また、絶縁層
12はエポキシ樹脂に限定されず、硬化したときに体積
変化の少ない種々の樹脂が適用可能である。
記実施例に限定されず、他の材料を用いて同様に実施で
きる。例えば、下層配線2及び上層配線13は銅に限定
されず、金等の他の金属を用いてもよい。また、絶縁層
12はエポキシ樹脂に限定されず、硬化したときに体積
変化の少ない種々の樹脂が適用可能である。
この発明の他の実施例としては、例えばエポキシ樹脂1
0をプレスする際にエメリーベーパー状の荒れをもつ離
型フィルム11を用いることなく行ない、その後前述し
た第2図(d)及びtelに従うプロセスを行なうもの
が挙げられる。
0をプレスする際にエメリーベーパー状の荒れをもつ離
型フィルム11を用いることなく行ない、その後前述し
た第2図(d)及びtelに従うプロセスを行なうもの
が挙げられる。
(発明の効果)
以上説明したように、この発明によれば、下層配線上に
スルーホールポストを形成した後、樹脂をプレスするこ
とにより絶縁層を形成することとしたため、絶縁層上面
の平行度を良好に保ちつつ、下層配線の厚みを厚くする
ことができる。また、樹脂をプレスする際にエメリーペ
ーパー状の荒れを有する離型フィルムを用いることによ
り、湿式のプロセスに適した表面をもつ絶縁層を得るこ
とができる。
スルーホールポストを形成した後、樹脂をプレスするこ
とにより絶縁層を形成することとしたため、絶縁層上面
の平行度を良好に保ちつつ、下層配線の厚みを厚くする
ことができる。また、樹脂をプレスする際にエメリーペ
ーパー状の荒れを有する離型フィルムを用いることによ
り、湿式のプロセスに適した表面をもつ絶縁層を得るこ
とができる。
第1図(al〜(h)はこの発明の一実施例を示す工程
図、及び第2図(a)〜telは従来の二次元サーマル
ヘッドの製造方法を示す工程図である。 1・・・基板、 2・・・下層配線、6・・・
発熱抵抗体、 8・・・スルーホールポスト、9・
・・レジスト、10・・・エポキシ樹脂、11・・・離
型フィルム、 12・・・絶縁層、13・・・上層配線
、 14・・・絶縁層の表面、16・・・エポキシ
樹脂。
図、及び第2図(a)〜telは従来の二次元サーマル
ヘッドの製造方法を示す工程図である。 1・・・基板、 2・・・下層配線、6・・・
発熱抵抗体、 8・・・スルーホールポスト、9・
・・レジスト、10・・・エポキシ樹脂、11・・・離
型フィルム、 12・・・絶縁層、13・・・上層配線
、 14・・・絶縁層の表面、16・・・エポキシ
樹脂。
Claims (3)
- (1)基板上に下層配線を形成する第1の工程と、前記
下層配線上にスルーホールポストを形成する第2の工程
と、前記スルーホールポストの周囲に樹脂を塗布しこれ
をプレスして絶縁層を形成する第3の工程と、前記絶縁
層の上部に発熱抵抗体と上層配線とを形成する第4の工
程とを有することを特徴とする二次元サーマルヘッドの
製造方法。 - (2)前記第3の工程において、前記樹脂をプレスする
際、表面にエメリーペーパー状の適度な荒れをもつ離型
フィルムを介して前記樹脂をプレスすることを特徴とす
る特許請求の範囲第1項に記載の二次元サーマルヘッド
。 - (3)前記第4の工程は、前記絶縁層上に上層配線を設
け、この周囲に樹脂を塗布してプレスすることにより前
記上層配線を埋め込み、その上に発熱抵抗体を形成する
ことで行なわれることを特徴とする特許請求の範囲第1
項に記載の二次元サーマルヘッド。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60020962A JPH0657455B2 (ja) | 1985-02-07 | 1985-02-07 | 多層配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60020962A JPH0657455B2 (ja) | 1985-02-07 | 1985-02-07 | 多層配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61181662A true JPS61181662A (ja) | 1986-08-14 |
JPH0657455B2 JPH0657455B2 (ja) | 1994-08-03 |
Family
ID=12041796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60020962A Expired - Lifetime JPH0657455B2 (ja) | 1985-02-07 | 1985-02-07 | 多層配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0657455B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004059729A1 (ja) * | 2002-12-24 | 2004-07-15 | Tdk Corporation | 電子部品の製造方法、および電子部品 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61179597A (ja) * | 1985-02-04 | 1986-08-12 | 沖電気工業株式会社 | 多層配線形成方法 |
-
1985
- 1985-02-07 JP JP60020962A patent/JPH0657455B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61179597A (ja) * | 1985-02-04 | 1986-08-12 | 沖電気工業株式会社 | 多層配線形成方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004059729A1 (ja) * | 2002-12-24 | 2004-07-15 | Tdk Corporation | 電子部品の製造方法、および電子部品 |
JP2004207320A (ja) * | 2002-12-24 | 2004-07-22 | Tdk Corp | 電子部品の製造方法、および電子部品 |
KR100699377B1 (ko) * | 2002-12-24 | 2007-03-28 | 티디케이가부시기가이샤 | 전자 부품의 제조 방법 |
US7237331B2 (en) | 2002-12-24 | 2007-07-03 | Tdk Corporation | Electronic part manufacturing method and electronic part |
Also Published As
Publication number | Publication date |
---|---|
JPH0657455B2 (ja) | 1994-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5747222A (en) | Multi-layered circuit substrate and manufacturing method thereof | |
US4466181A (en) | Method for mounting conjoined devices | |
US5109601A (en) | Method of marking a thin film package | |
US4569876A (en) | Multi-layered substrate having a fine wiring structure for LSI or VLSI circuits | |
JPS61181662A (ja) | 多層配線基板の製造方法 | |
JPH0121638B2 (ja) | ||
US6074728A (en) | Multi-layered circuit substrate | |
JP3216130B2 (ja) | 接続構造体の製造方法 | |
JPS61179598A (ja) | 多層配線形成方法 | |
JP3519256B2 (ja) | デバイスホール内ダミーパターンの改善 | |
JPH0438157B2 (ja) | ||
JP2001223461A (ja) | 接続構造体の製造方法 | |
JP2681205B2 (ja) | 膜素子付プリント配線板 | |
JPS62263685A (ja) | プリント配線基板 | |
JPS62171194A (ja) | マトリクス配線板 | |
JPH0680878B2 (ja) | 集積回路 | |
JPH0537156A (ja) | 多層回路基板及びその製造方法 | |
JPS62171196A (ja) | マトリクス配線板およびその製造方法 | |
JPS61144034A (ja) | 転写バンプ基板の製造方法 | |
JPH05291743A (ja) | プリント回路基板の製造方法 | |
JPS5994899A (ja) | バイアホ−ル形成法 | |
JPH0677616A (ja) | セラミック配線基板 | |
JPH0691310B2 (ja) | 配線基板の製造方法 | |
JPS62244197A (ja) | 焼成済セラミツク板を使つた多層基板製造法 | |
JPH0541405A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |