JP2004207320A - 電子部品の製造方法、および電子部品 - Google Patents
電子部品の製造方法、および電子部品 Download PDFInfo
- Publication number
- JP2004207320A JP2004207320A JP2002371672A JP2002371672A JP2004207320A JP 2004207320 A JP2004207320 A JP 2004207320A JP 2002371672 A JP2002371672 A JP 2002371672A JP 2002371672 A JP2002371672 A JP 2002371672A JP 2004207320 A JP2004207320 A JP 2004207320A
- Authority
- JP
- Japan
- Prior art keywords
- columnar conductor
- layer
- electronic component
- insulating layer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
- Y10T29/49149—Assembling terminal to base by metal fusion bonding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】柱状導体をストッパとして絶縁層の厚みを均一にするとともに、樹脂の種類に左右されることなく確実に粗化処理を行うことが可能になる電子部品の製造方法および同電子部品を提供する。
【解決手段】複数の配線パターンと、これら配線パターンの間に介在する絶縁層とを備えるとともに、前記絶縁層を貫通する層間接続部にて前記配線パターン間の電気的接続を行う電子部品の製造方法である。前記配線パターンと柱状導体とを形成する第１の工程と、絶縁シートを上方より貼り合わせ前記柱状導体をストッパとして前記柱状導体高さまで前記絶縁シートを加圧することでシート厚みを前記柱状導体の高さに倣わせ一定厚からなる層を形成する第２の工程とを繰り返し行う。
【選択図】 図１
【解決手段】複数の配線パターンと、これら配線パターンの間に介在する絶縁層とを備えるとともに、前記絶縁層を貫通する層間接続部にて前記配線パターン間の電気的接続を行う電子部品の製造方法である。前記配線パターンと柱状導体とを形成する第１の工程と、絶縁シートを上方より貼り合わせ前記柱状導体をストッパとして前記柱状導体高さまで前記絶縁シートを加圧することでシート厚みを前記柱状導体の高さに倣わせ一定厚からなる層を形成する第２の工程とを繰り返し行う。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、電子部品の製造方法および電子部品に係り、特に積層対象となる層間の電気的接合に柱状導体を用いるようにした電子部品の製造方法および電子部品に関する。
【０００２】
【従来の技術】
従来、配線パターンを絶縁層上に形成するとともにこれら配線パターンを厚み方向に積層させ多層構造にした電子部品およびプリント配線基板が知られている。
【０００３】
そして同構造を形成するための製造方法が種々提案・開示されている。図６は、電子部品の従来における各層毎の製造方法を示した工程説明図である。
【０００４】
同図（１）では、絶縁層１の表面に、レーザを照射し穴あけを行う。そしてレーザ加工によって穴２を形成した後、当該穴２に導電ペーストを充填したり、あるいはめっきによって前記穴２の内側に膜や柱状の導体部を形成するものである。
【０００５】
同図（２）においては、あらかじめ形成された絶縁層３の表面にめっきやエッチングによって導体部４を形成する。そしてこれらの工程によって前記導体部４を形成した後は、この導体部４の表面に絶縁樹脂５をスピンコートによって塗布している（例えば、特許文献１参照。）。
【０００６】
その他の方法では、基板の配線上に導電ペーストによるバンプを形成した後、層間接続絶縁材と金属層を配置して、プレスによりバンプを成型樹脂内に貫通させ、前記バンプを金属層と導通接続させるものが知られている（例えば、特許文献２参照。）。
【０００７】
さらに炭酸ガスレーザ等により貫通孔を形成し、この貫通孔内に、金、銀、銅、アルミニウム等の低抵抗金属の粉末を含有するペーストを充填することによりバイアホール導体を形成するものが開示されている（例えば、特許文献３参照。）。
【０００８】
また層間接続用導体ポストの周囲に樹脂を塗布し、表面にエメリーペーパー状の適度な荒れをもつ離型フィルムを介して樹脂をプレスして絶縁層を形成するものが開示されている（例えば、特許文献４参照。）。
【０００９】
【特許文献１】
特開平１０−２２６３６号公報（
【００１０】）
【００１０】
【特許文献２】
特開２００２−１３７３２８号公報（
【０００５】）
【００１１】
【特許文献３】
特開２００２−１３４８８１号公報（
【００３７】）
【００１２】
【特許文献４】
特公平６−５７４５５号公報（
【請求項１】）
【００１３】
【発明が解決しようとする課題】
ところで多層構造を備えた電子部品では、更なる高密度化および高機能化を達成する目的から、前記電子部品の内部に素子等を組み込むことも検討されている。ここで積層方向に重なる配線パターンの間に受動部品などの素子を形成しようとすると、前記配線パターン間の距離が前記素子の特性を決定する重要な要素になる。このため素子の特性安定の目的から、前記配線パターン間の距離、すなわち前記電子部品の各層における厚みを確実に制御することができる電子部品の製造方法が望まれていた。
【００１４】
しかし上述した図６（１）における製造方法では、絶縁層１にレーザ加工にて穴あけを行い、穴２の内側に単に導体部を形成するだけであり、層全体の厚みを管理するものではなかった。
【００１５】
また同図（２）における製造方法では、スピンコートにより樹脂を塗布し導体部を覆うように絶縁樹脂層を形成するが、導体部４の有無によって前記絶縁樹脂の表面にうねりが生じてしまい、層全体の厚みを均一に設定することが困難であった。
【００１６】
また基板の配線上に導電ペーストによるバンプを形成した後、プレスによりバンプを成型樹脂内に貫通させる方法においても、層全体の厚みを制御する方法は開示されていなかった。さらに特開２００２−１３４８８１号公報においても、ペーストの充填によってバイアホール導体を形成するだけであり、層全体の厚みを制御するものではなかった。
【００１７】
特公平６−５７４５５号公報においては、プレス工程を終了させた後、離型フィルムを絶縁層の表面から離反させる必要があるが、この離反作業によって、絶縁層の表面に外力が作用し、絶縁層の表面に変形等が生じてしまうおそれがあった。そして同図（２）と同様、樹脂を塗布し導体部を覆うことから、絶縁樹脂の表面にうねりが生じてしまい、層全体の厚みを均一に設定することが困難になるおそれがあった。
【００１８】
ところで電子部品の一般的な製造方法では、絶縁層の表面を粗化させ配線パターンを形成する銅箔との密着性を向上させることが一般的に行われている。しかし絶縁層を形成するための樹脂によっては化学的に安定であり薬品を用いた粗化処理が困難なものも知られている。このためこのような化学的に安定した樹脂を用いるようにしても配線層との接合強度が確実に確保できるような製造方法が望まれていた。
【００１９】
本発明は、上記従来の問題点に着目し、絶縁層の厚みを均一にできることを第１の目的とし、さらに外力作用による変形や、樹脂の種類に左右されることなく確実に粗化処理を行うことを第２の目的とする電子部品の製造方法および同製造方法を用いて製造された電子部品を提供する。
【００２０】
【課題を解決するための手段】
本発明は、配線パターンと柱状導体とを形成した後、これらの上方から前記柱状導体をストッパとして絶縁シートを押し当てるようにすれば、シート部材の厚みは、柱状導体の高さに対応するので、凹凸（うねり）が最小限に抑えられた均一な厚みを持つ層を形成することができるという知見に基づいてなされたものである。
【００２１】
すなわち本発明に係る電子部品の製造方法は、複数の配線パターンと、これら配線パターンの間に介在する絶縁層とを備えるとともに、前記絶縁層を貫通する層間接続部にて前記配線パターン間の電気的接続を行う電子部品の製造方法であって、
前記配線パターンと柱状導体とを形成する第１の工程と、
絶縁シートを上方より貼り合わせ前記柱状導体をストッパとして前記柱状導体高さまで前記絶縁シートを加圧することでシート厚みを前記柱状導体の高さに倣わせ一定厚からなる層を形成する第２の工程とを繰り返し行い、前記層の厚みを決定する前記柱状導体を前記層間接続部として用いる手順とした。
【００２２】
さらに詳細には、複数の配線パターンと、これら配線パターンの間に介在する絶縁層とを備えるとともに、前記絶縁層を貫通する層間接続部にて前記配線パターン間の電気的接続を行う電子部品の製造方法であって、
前記配線パターンと柱状導体とを形成する第１の工程と、
絶縁シートを上方より貼り合わせ前記柱状導体をストッパとして前記柱状導体高さまで前記絶縁シートを加圧することでシート厚みを前記柱状導体の高さに倣わせ一定厚からなる層を形成する第２の工程と、
前記第２の工程にて形成した前記層の表面に前記配線パターンと前記柱状導体との密着強度を増大させるための凹凸パターンを形成する第３の工程とを繰り返し行い、前記層の厚みを決定する前記柱状導体を前記層間接続部として用いる手順とした。
【００２３】
具体的には、複数の配線パターンと、これら配線パターンの間に介在する絶縁層とを備えるとともに、前記絶縁層を貫通する層間接続部にて前記配線パターン間の電気的接続を行う電子部品の製造方法であって、
前記配線パターンと柱状導体とを形成する第１の工程と、
凹凸パターンを介してカバー層と密着した絶縁シートを上方より貼り合わせ前記柱状導体をストッパとして前記柱状導体高さまで前記絶縁シートを加圧することでシート厚みを前記柱状導体の高さに倣わせ一定厚からなる層を形成する第２の工程と、
前記第２の工程にて形成した前記層の表面からカバー層を化学反応によって除去し前記配線パターンと前記柱状導体との密着強度を増大させるための前記凹凸パターンを露出させる第３の工程とを繰り返し行い、前記層の厚みを決定する前記柱状導体を前記層間接続部として用いる手順とした。
【００２４】
ここで前記樹脂シート中にスペーサ機能を有する粒子を混在させ、前記第２の工程において前記柱状導体と前記カバー層との間に前記粒子を挟み込むことで前記柱状導体の上面に薄膜絶縁層を形成し、前記第３の工程で前記凹凸パターンを露出させた後、前記薄膜絶縁層を除去することが望ましく、さらに前記薄膜絶縁層の厚みは、１〜１５μｍの間であることが好ましい。また前記柱状導体はめっき処理によって形成されることが望ましい。
【００２５】
また本発明に係る電子部品は、配線パターンとこの配線パターンを覆う絶縁層とを少なくとも厚み方向に複数配置した電子部品であって、前記絶縁層を挟んで位置する配線パターン間を、その内部が密に形成された柱状導体で接続するとともに、各絶縁層の高さを、前記柱状導体の高さに倣わせるよう構成した。そして前記柱状導体は、めっき工法により形成されることが望ましい。
【００２６】
上記構成によれば、配線パターンと柱状導体とを形成した後、絶縁シートをこれら配線パターンと柱状導体の上方より貼り合わせる。そして絶縁シートを貼り合わせた後、当該絶縁シートを外方より加圧していけば、柱状導体は絶縁シートの内部へと入り込んでいく。そしてこの加圧の継続により絶縁シートの内部に柱状導体が取り込まれていくと、当該柱状導体の頭部が絶縁シートの加圧側に接触する。このように柱状導体の頭部が絶縁シートの加圧側と接触した位置で絶縁シートの加圧を停止させれば、柱状導体がストッパの役割をなし、絶縁シート（すなわち絶縁層）の厚みは柱状導体の高さに倣い一定の層厚を確保することができるのである。なお柱状導体の頭部が絶縁シートの加圧側と接触しても、これらは完全に接触することはなく、その間に絶縁シートの膜が若干介在していることはいうまでもない。また絶縁シートには熱可塑性絶縁シートや硬化を中間段階でストップさせたＢステージ状態の熱硬化性絶縁シートを用いることが望ましい。このような樹脂では、その内部に柱状導体を容易に取り込むことが可能である。
【００２７】
ところで上記の作業を行った後、次工程として絶縁層の表面に凹凸パターンとなる微細凹凸を形成すれば、前記絶縁層の上層に形成される配線パターンに対し、パターン厚み方向やパターン延長方向における接合強度を向上させることが可能になる。具体的には、あらかじめその表面に凹凸が形成されたスタンパを前記絶縁層の表面に接離させることで前記スタンパ側の凹凸を前記絶縁層の表面に転写させたり、あるいはレーザ加工機によって絶縁層の表面に非接触で凹凸表面を形成するなどの手法を用いるようにすればよい。
【００２８】
また上記構成に限定されることもなく、凹凸パターンを介してカバー層と密着した絶縁シートを用いるようにすれば、上述した工程を完了させた後、カバー層を除去することで、絶縁シートの表面に凹凸パターンを露出させることが可能になる。なお凹凸パターンは、化学反応によって露出されることから当該凹凸パターンには機械的な力（いわゆる外力）加わらず、変形等が発生するのを防止することができる。そして前記カバー層の化学反応による除去方法については、エッチングやその他の方法を適用すればよい。
【００２９】
ところで上述した絶縁シートの内部にスペーサ機能を有する粒子を混在させれば、ストッパとなる柱状導体の頭部まで絶縁シートを加圧した際、前記粒子が柱状導体の頭部と絶縁シートの加圧側との間に挟まれ、柱状導体の頭部上方に粒径によって設定される一定厚みの膜、すなわち薄膜絶縁層を形成することができる。このため絶縁シートを貼り合わせた後は、柱状導体の頭部が表面に露出することなく一様に薄膜絶縁層が形成され、以降の工程において前記絶縁層に対する均一な処理を行うことが可能になる（柱状導体の頭部がエッチング等の処理で損傷するのを防止することができる。また絶縁層を薄膜で形成することで、その後の薄膜絶縁層を除去する作業が容易になる。）。
【００３０】
なお柱状導体における頭部の保護と、薄膜絶縁層の除去を容易性とを両立させる見地から、薄膜絶縁層の厚みを１〜１５μｍの間に設定することが望ましい。そして薄膜絶縁層の厚みを１〜１５μｍの間に設定するためには、前記粒子の粒径を調整すればよい（なお頭部保護と除去容易性を両立させることが目的であるので、使用する絶縁樹脂の特性によっては、必ずしも上記範囲に限定されるものではない。）。
【００３１】
そして柱状導体の頭部上方に形成される膜の厚みを１〜１５μｍの間に設定すれば、エッチング等の後工程がなされても柱状導体の頭部を十分に保護することができるとともに、ブラスト処理等によって、柱状導体における頭部上方の膜を容易に除去することができ、双方の特性を満足させることが可能になる。
【００３２】
また柱状導体をめっき工法によって形成すれば、樹脂を含有する導電ペーストを前記形成枠内に埋め込む方法などと比較して、前記柱状導体の形成枠内に密な状態で導体を析出させることができる。ゆえに基板内部が発熱した場合、発生熱は柱状導体内を伝熱して外部へと放熱されるが、前記めっき工法によって形成された柱状導体は導体密度が高いので伝熱特性に優れる。このためより多くの発生熱を基板外部に放熱させることができ、基板内温度が上昇するのを防止することが可能になる。また導体密度が向上することによって低抵抗率が達成されることはいうまでもない。
【００３３】
【発明の実施の形態】
以下に本発明に係る電子部品の製造方法、および電子部品について好適な具体的実施の形態を図面を参照して詳細に説明する。
【００３４】
図１は、本実施の形態に係る電子部品の断面拡大図である。
【００３５】
同図に示すように、本実施の形態に係る多層プリント基板の製造方法を用いて製造された電子部品１０では、複数の配線パターン１２Ａ、１２Ｂが厚み方向に重ねられている（本実施の形態では２段）。そしてこれら配線パターン１２Ａ、１２Ｂの間には絶縁層１４が介在しており、配線パターン間の絶縁作用をなすとともに、これら配線パターン間の距離を一定に保つようにしている。また前記配線パターン１２Ａからは絶縁層１４を貫通するように層間接続部となる柱状導体１６（いわゆるポスト）が垂直に立ち上がっており、配線パターン１２Ｂと接続することで、配線パターン同士の電気的接続を行うようにしている。
【００３６】
このような本実施の形態に係る製造方法を用いた電子部品１０では、各絶縁層１４における層厚みが均一で且つ各絶縁層１４間における厚みのばらつきも最小限に抑えられた形態となっている。
【００３７】
また同電子部品１０においては、各絶縁層１４の表面に凹凸パターンが形成されており、前記絶縁層１４の表面に形成される各配線パターンとの接合強度を向上することが可能になっている。さらに前記柱状導体１６は、その内部が密に形成されていることから伝熱特性が良好となり、例えば、配線パターン等に発熱があった場合でも、発生した熱を前記柱状導体１６を介して装置外方へと放熱させることが可能になり、装置内部の温度の上昇を防ぐことができるのである。
【００３８】
このように構成された電子部品１０の製造方法について以下に説明を行う。
【００３９】
本実施の形態に係る製造方法を適用して積層方向に層を形成するには、まず図２（１）に示すように配線パターンがすでに下層側に形成された電子部品１０の表面１８に、めっき工法に使用するための給電膜を形成する（図示せず）。そして前記給電膜の形成後は、レジストとなるドライフィルムの貼り合わせや、前記レジストへの露光や、めっき工程等によって表面１８上に配線パターン１２Ａを形成する。この配線パターン１２Ａを形成した状態を同図（２）に示す。そして配線パターン１２Ａを形成した後は、同様にドライフィルムの貼り合わせ、当該ドライフィルムへの露光、めっき工程等を行い前記配線パターン１２Ａの上方に柱状導体１６を形成すればよい。柱状導体１６を形成した状態を同図（３）に示す。なお本実施の形態では、配線パターン１２Ａの上方に柱状導体１６を形成する旨の説明を行ったがこれに限定されることもなく、例えば同図（３）中の右側に示されるように、配線パターン１２Ａを形成せずに直に柱状導体１６を形成するようにすればよい。このような手順を用いれば、表面１２からほぼ垂直に立ち上がるとともにその内部が密である柱状導体１６を形成することができる。
【００４０】
そして表面１８に配線パターン１２Ａおよび柱状導体１６とを形成した後は、図３（１）に示すように、柱状導体１６の上方から熱可塑性絶縁シートやＢステージ状態の熱硬化性絶縁シートとなる樹脂２２付き銅箔２４を図中、矢印２６の方向に沿って降下させる。なお、前記樹脂２２は熱可塑性樹脂であるポリオレフィン、フッ素系樹脂、液晶ポリマー、ポリエーテルケトン、ポリフェニレンサルファイドや、熱硬化性樹脂である不飽和ポリエステル樹脂、ポリイミド樹脂、エポキシ系樹脂、ビスマレイミドトリアジン樹脂、フェノール樹脂、ポリフェンレンオキサイド、ポリビニルベンジルエーテルなどの化合物を用いることが望ましく、その内部にはスペーサ機能を有し、薄膜絶縁層の厚みを１〜１５μｍの間に設定するだけの粒子径を備えたフィラーが含まれている。
【００４１】
フィラーに誘電体セラミックス材料を用いると、絶縁層の誘電特性を高誘電率かつ低誘電損失など使用目的に応じて調節出来る。ここで用いられる誘電体セラミックス材料は特に限定されるものではないが比誘電率（εｒ）が１０以上が望ましく、さらに望ましくは３０以上であり、誘電正接（ｔａｎδ）が０．００５以下のものが良い。このようなものとしてはたとえば、チタンーバリウムーネオジウム系セラミックス、鉛―カルシウム系セラミックス、二酸化チタン系セラミックス、チタン酸バリウム系セラミックス、チタン酸鉛系セラミックス、チタン酸ストロンチウム系セラミックス、チタン酸カルシウム系セラミックス、チタン酸ビスマス系セラミックス、チタン酸マグネシウム系セラミックス、ジルコン酸鉛系セラミックスなどが挙げられる。さらに、ＣａＷＯ４系セラミックス、Ｂａ（Ｍｇ，Ｎｂ）Ｏ３系セラミックス、Ｂａ（Ｍｇ，Ｔａ）Ｏ３系セラミックス、Ｂａ（Ｃｏ，Ｍｇ，Ｎｂ）Ｏ３系セラミックス、Ｂａ（Ｃｏ，Ｍｇ，Ｔａ）Ｏ３系セラミックスなども挙げられる。これらは、単独または２種類以上を混合してもよい。
【００４２】
またＢステージシートとは、熱硬化性樹脂の硬化を中間段階でストップさせたもので、さらに加熱すると一度溶融し、完全に硬化に至るものである。なお、加熱を加える場合の温度は、樹脂の溶融点や軟化点以上にすることがより望ましい。さらに銅箔２４において樹脂２２が形成される反対側には、図示しないが樹脂２２付き銅箔２４を押圧するための加圧手段が設けられており、さらに減圧環境下で電子部品１０に対し樹脂２２付き銅箔２４を加熱しながら押付可能にしている（いわゆる真空下での熱プレスを行う）。
【００４３】
そして樹脂２２付き銅箔２４を矢印２６の方向に沿って降下させていくと、樹脂２２付き銅箔２４が柱状導体１６に接触し始め、さらに降下が進行すると柱状導体１６に押圧された樹脂２２が矢印２８の方向に移動するとともに、前記柱状導体１６が樹脂２２の内部へと入り込んでいく。この状態を同図（２）に示す。そして前記柱状導体１６を樹脂２２の内部へと入り込ませた後も、さらに樹脂２２付き銅箔２４を降下させていくと、柱状導体１６が樹脂２２の内部にさらに入り込んでいき、同図（３）に示すように前記柱状導体１６が前記フィラーを介して銅箔２４に接触する。また同図（３）の要部拡大図を図４に示す（フィラー３１）。
【００４４】
このように柱状導体１６の頂上が銅箔２４に接触すると、前記柱状導体１６がストッパの役割を果たし加圧手段からの押圧力を受け止め、当該加圧手段の降下を停止させる。ここで加圧手段は降下が停止すると、これを検知して銅箔２４が柱状導体１６に接触したものと判断し降下動作を終了させ、樹脂２２が硬化するまで柱状導体１６の頂上と銅箔２４とが接触した状態を保持する。そして樹脂２２が硬化し、当該樹脂２２が柱状導体１６の周面を取り巻く絶縁層１４となった後は、加圧手段を上方へと待避させ、さらにその後、化学反応となるエッチングにより絶縁層１４から銅箔２４を除去する。
【００４５】
そして図５（１）に示すように銅箔２４を絶縁層１４から化学反応となるエッチングによって除去すれば、絶縁層１４に凹凸パターンが形成された（すなわち表面が粗化された）表面が露出する。ここで柱状導体１６の頂上部は、フィラー３１の粒子径によって設定された薄膜絶縁層が形成されているのでエッチング用の溶液によってダメージを負うのを防止することができる。なお柱状導体１６の頂上部に位置する薄膜絶縁層に対し、エッチング工程終了後に前記頂上部の領域をターゲットとしてブラスト処理等を実施すれば前記薄膜絶縁層を容易に除去することかできる。
【００４６】
このように一連の工程によって形成された絶縁層１４の表面３６には、凹凸パターンが形成された絶縁層領域と、柱状導体１６の頂上部が露出した領域が存在する。このため上述した工程を繰り返していけば、同図（２）に示すように前記表面３６のさらに上層に複数の新規の層を形成していくことが可能となり、図１に示すような積層構造からなる電子部品１０を構成することができる。
【００４７】
【発明の効果】
以上説明したように本発明によれば、複数の配線パターンと、これら配線パターンの間に介在する絶縁層とを備えるとともに、前記絶縁層を貫通する層間接続部にて前記配線パターン間の電気的接続を行う電子部品の製造方法であって、前記配線パターンと柱状導体とを形成する第１の工程と、絶縁シートを上方より貼り合わせ前記柱状導体をストッパとして前記柱状導体高さまで前記絶縁シートを加圧することでシート厚みを前記柱状導体の高さに倣わせ一定厚からなる層を形成する第２の工程とを繰り返し行い、前記層の厚みを決定する前記柱状導体を前記層間接続部として用いるようにしたことから、凹凸を抑え電子部品の層厚みを確実に制御することができるとともに、樹脂の種類に左右されることなく確実に粗化処理を行うことができる。そして導体部の低抵抗率化と、放熱効果を向上させることも可能になる。
【図面の簡単な説明】
【図１】本実施の形態に係る電子部品の断面拡大図である。
【図２】本実施の形態に係る電子部品の製造方法を説明するための略工程説明図である。
【図３】本実施の形態に係る電子部品の製造方法を説明するための略工程説明図である。
【図４】本実施の形態に係る電子部品の製造途中における要部拡大図である。
【図５】本実施の形態に係る電子部品の製造方法を説明するための略工程説明図である。
【図６】電子部品の従来における各層毎の製造方法を示した工程説明図である。
【符号の説明】
１………絶縁層
２………穴
３………絶縁層
４………導体部
５………絶縁樹脂
１０………電子部品
１２Ａ………配線パターン
１２Ｂ………配線パターン
１４………絶縁層
１６………柱状導体
１８………表面
２２………樹脂
２４………銅箔
２６………矢印
２８………矢印
３１………フィラー
３６………表面
【発明の属する技術分野】
本発明は、電子部品の製造方法および電子部品に係り、特に積層対象となる層間の電気的接合に柱状導体を用いるようにした電子部品の製造方法および電子部品に関する。
【０００２】
【従来の技術】
従来、配線パターンを絶縁層上に形成するとともにこれら配線パターンを厚み方向に積層させ多層構造にした電子部品およびプリント配線基板が知られている。
【０００３】
そして同構造を形成するための製造方法が種々提案・開示されている。図６は、電子部品の従来における各層毎の製造方法を示した工程説明図である。
【０００４】
同図（１）では、絶縁層１の表面に、レーザを照射し穴あけを行う。そしてレーザ加工によって穴２を形成した後、当該穴２に導電ペーストを充填したり、あるいはめっきによって前記穴２の内側に膜や柱状の導体部を形成するものである。
【０００５】
同図（２）においては、あらかじめ形成された絶縁層３の表面にめっきやエッチングによって導体部４を形成する。そしてこれらの工程によって前記導体部４を形成した後は、この導体部４の表面に絶縁樹脂５をスピンコートによって塗布している（例えば、特許文献１参照。）。
【０００６】
その他の方法では、基板の配線上に導電ペーストによるバンプを形成した後、層間接続絶縁材と金属層を配置して、プレスによりバンプを成型樹脂内に貫通させ、前記バンプを金属層と導通接続させるものが知られている（例えば、特許文献２参照。）。
【０００７】
さらに炭酸ガスレーザ等により貫通孔を形成し、この貫通孔内に、金、銀、銅、アルミニウム等の低抵抗金属の粉末を含有するペーストを充填することによりバイアホール導体を形成するものが開示されている（例えば、特許文献３参照。）。
【０００８】
また層間接続用導体ポストの周囲に樹脂を塗布し、表面にエメリーペーパー状の適度な荒れをもつ離型フィルムを介して樹脂をプレスして絶縁層を形成するものが開示されている（例えば、特許文献４参照。）。
【０００９】
【特許文献１】
特開平１０−２２６３６号公報（
【００１０】）
【００１０】
【特許文献２】
特開２００２−１３７３２８号公報（
【０００５】）
【００１１】
【特許文献３】
特開２００２−１３４８８１号公報（
【００３７】）
【００１２】
【特許文献４】
特公平６−５７４５５号公報（
【請求項１】）
【００１３】
【発明が解決しようとする課題】
ところで多層構造を備えた電子部品では、更なる高密度化および高機能化を達成する目的から、前記電子部品の内部に素子等を組み込むことも検討されている。ここで積層方向に重なる配線パターンの間に受動部品などの素子を形成しようとすると、前記配線パターン間の距離が前記素子の特性を決定する重要な要素になる。このため素子の特性安定の目的から、前記配線パターン間の距離、すなわち前記電子部品の各層における厚みを確実に制御することができる電子部品の製造方法が望まれていた。
【００１４】
しかし上述した図６（１）における製造方法では、絶縁層１にレーザ加工にて穴あけを行い、穴２の内側に単に導体部を形成するだけであり、層全体の厚みを管理するものではなかった。
【００１５】
また同図（２）における製造方法では、スピンコートにより樹脂を塗布し導体部を覆うように絶縁樹脂層を形成するが、導体部４の有無によって前記絶縁樹脂の表面にうねりが生じてしまい、層全体の厚みを均一に設定することが困難であった。
【００１６】
また基板の配線上に導電ペーストによるバンプを形成した後、プレスによりバンプを成型樹脂内に貫通させる方法においても、層全体の厚みを制御する方法は開示されていなかった。さらに特開２００２−１３４８８１号公報においても、ペーストの充填によってバイアホール導体を形成するだけであり、層全体の厚みを制御するものではなかった。
【００１７】
特公平６−５７４５５号公報においては、プレス工程を終了させた後、離型フィルムを絶縁層の表面から離反させる必要があるが、この離反作業によって、絶縁層の表面に外力が作用し、絶縁層の表面に変形等が生じてしまうおそれがあった。そして同図（２）と同様、樹脂を塗布し導体部を覆うことから、絶縁樹脂の表面にうねりが生じてしまい、層全体の厚みを均一に設定することが困難になるおそれがあった。
【００１８】
ところで電子部品の一般的な製造方法では、絶縁層の表面を粗化させ配線パターンを形成する銅箔との密着性を向上させることが一般的に行われている。しかし絶縁層を形成するための樹脂によっては化学的に安定であり薬品を用いた粗化処理が困難なものも知られている。このためこのような化学的に安定した樹脂を用いるようにしても配線層との接合強度が確実に確保できるような製造方法が望まれていた。
【００１９】
本発明は、上記従来の問題点に着目し、絶縁層の厚みを均一にできることを第１の目的とし、さらに外力作用による変形や、樹脂の種類に左右されることなく確実に粗化処理を行うことを第２の目的とする電子部品の製造方法および同製造方法を用いて製造された電子部品を提供する。
【００２０】
【課題を解決するための手段】
本発明は、配線パターンと柱状導体とを形成した後、これらの上方から前記柱状導体をストッパとして絶縁シートを押し当てるようにすれば、シート部材の厚みは、柱状導体の高さに対応するので、凹凸（うねり）が最小限に抑えられた均一な厚みを持つ層を形成することができるという知見に基づいてなされたものである。
【００２１】
すなわち本発明に係る電子部品の製造方法は、複数の配線パターンと、これら配線パターンの間に介在する絶縁層とを備えるとともに、前記絶縁層を貫通する層間接続部にて前記配線パターン間の電気的接続を行う電子部品の製造方法であって、
前記配線パターンと柱状導体とを形成する第１の工程と、
絶縁シートを上方より貼り合わせ前記柱状導体をストッパとして前記柱状導体高さまで前記絶縁シートを加圧することでシート厚みを前記柱状導体の高さに倣わせ一定厚からなる層を形成する第２の工程とを繰り返し行い、前記層の厚みを決定する前記柱状導体を前記層間接続部として用いる手順とした。
【００２２】
さらに詳細には、複数の配線パターンと、これら配線パターンの間に介在する絶縁層とを備えるとともに、前記絶縁層を貫通する層間接続部にて前記配線パターン間の電気的接続を行う電子部品の製造方法であって、
前記配線パターンと柱状導体とを形成する第１の工程と、
絶縁シートを上方より貼り合わせ前記柱状導体をストッパとして前記柱状導体高さまで前記絶縁シートを加圧することでシート厚みを前記柱状導体の高さに倣わせ一定厚からなる層を形成する第２の工程と、
前記第２の工程にて形成した前記層の表面に前記配線パターンと前記柱状導体との密着強度を増大させるための凹凸パターンを形成する第３の工程とを繰り返し行い、前記層の厚みを決定する前記柱状導体を前記層間接続部として用いる手順とした。
【００２３】
具体的には、複数の配線パターンと、これら配線パターンの間に介在する絶縁層とを備えるとともに、前記絶縁層を貫通する層間接続部にて前記配線パターン間の電気的接続を行う電子部品の製造方法であって、
前記配線パターンと柱状導体とを形成する第１の工程と、
凹凸パターンを介してカバー層と密着した絶縁シートを上方より貼り合わせ前記柱状導体をストッパとして前記柱状導体高さまで前記絶縁シートを加圧することでシート厚みを前記柱状導体の高さに倣わせ一定厚からなる層を形成する第２の工程と、
前記第２の工程にて形成した前記層の表面からカバー層を化学反応によって除去し前記配線パターンと前記柱状導体との密着強度を増大させるための前記凹凸パターンを露出させる第３の工程とを繰り返し行い、前記層の厚みを決定する前記柱状導体を前記層間接続部として用いる手順とした。
【００２４】
ここで前記樹脂シート中にスペーサ機能を有する粒子を混在させ、前記第２の工程において前記柱状導体と前記カバー層との間に前記粒子を挟み込むことで前記柱状導体の上面に薄膜絶縁層を形成し、前記第３の工程で前記凹凸パターンを露出させた後、前記薄膜絶縁層を除去することが望ましく、さらに前記薄膜絶縁層の厚みは、１〜１５μｍの間であることが好ましい。また前記柱状導体はめっき処理によって形成されることが望ましい。
【００２５】
また本発明に係る電子部品は、配線パターンとこの配線パターンを覆う絶縁層とを少なくとも厚み方向に複数配置した電子部品であって、前記絶縁層を挟んで位置する配線パターン間を、その内部が密に形成された柱状導体で接続するとともに、各絶縁層の高さを、前記柱状導体の高さに倣わせるよう構成した。そして前記柱状導体は、めっき工法により形成されることが望ましい。
【００２６】
上記構成によれば、配線パターンと柱状導体とを形成した後、絶縁シートをこれら配線パターンと柱状導体の上方より貼り合わせる。そして絶縁シートを貼り合わせた後、当該絶縁シートを外方より加圧していけば、柱状導体は絶縁シートの内部へと入り込んでいく。そしてこの加圧の継続により絶縁シートの内部に柱状導体が取り込まれていくと、当該柱状導体の頭部が絶縁シートの加圧側に接触する。このように柱状導体の頭部が絶縁シートの加圧側と接触した位置で絶縁シートの加圧を停止させれば、柱状導体がストッパの役割をなし、絶縁シート（すなわち絶縁層）の厚みは柱状導体の高さに倣い一定の層厚を確保することができるのである。なお柱状導体の頭部が絶縁シートの加圧側と接触しても、これらは完全に接触することはなく、その間に絶縁シートの膜が若干介在していることはいうまでもない。また絶縁シートには熱可塑性絶縁シートや硬化を中間段階でストップさせたＢステージ状態の熱硬化性絶縁シートを用いることが望ましい。このような樹脂では、その内部に柱状導体を容易に取り込むことが可能である。
【００２７】
ところで上記の作業を行った後、次工程として絶縁層の表面に凹凸パターンとなる微細凹凸を形成すれば、前記絶縁層の上層に形成される配線パターンに対し、パターン厚み方向やパターン延長方向における接合強度を向上させることが可能になる。具体的には、あらかじめその表面に凹凸が形成されたスタンパを前記絶縁層の表面に接離させることで前記スタンパ側の凹凸を前記絶縁層の表面に転写させたり、あるいはレーザ加工機によって絶縁層の表面に非接触で凹凸表面を形成するなどの手法を用いるようにすればよい。
【００２８】
また上記構成に限定されることもなく、凹凸パターンを介してカバー層と密着した絶縁シートを用いるようにすれば、上述した工程を完了させた後、カバー層を除去することで、絶縁シートの表面に凹凸パターンを露出させることが可能になる。なお凹凸パターンは、化学反応によって露出されることから当該凹凸パターンには機械的な力（いわゆる外力）加わらず、変形等が発生するのを防止することができる。そして前記カバー層の化学反応による除去方法については、エッチングやその他の方法を適用すればよい。
【００２９】
ところで上述した絶縁シートの内部にスペーサ機能を有する粒子を混在させれば、ストッパとなる柱状導体の頭部まで絶縁シートを加圧した際、前記粒子が柱状導体の頭部と絶縁シートの加圧側との間に挟まれ、柱状導体の頭部上方に粒径によって設定される一定厚みの膜、すなわち薄膜絶縁層を形成することができる。このため絶縁シートを貼り合わせた後は、柱状導体の頭部が表面に露出することなく一様に薄膜絶縁層が形成され、以降の工程において前記絶縁層に対する均一な処理を行うことが可能になる（柱状導体の頭部がエッチング等の処理で損傷するのを防止することができる。また絶縁層を薄膜で形成することで、その後の薄膜絶縁層を除去する作業が容易になる。）。
【００３０】
なお柱状導体における頭部の保護と、薄膜絶縁層の除去を容易性とを両立させる見地から、薄膜絶縁層の厚みを１〜１５μｍの間に設定することが望ましい。そして薄膜絶縁層の厚みを１〜１５μｍの間に設定するためには、前記粒子の粒径を調整すればよい（なお頭部保護と除去容易性を両立させることが目的であるので、使用する絶縁樹脂の特性によっては、必ずしも上記範囲に限定されるものではない。）。
【００３１】
そして柱状導体の頭部上方に形成される膜の厚みを１〜１５μｍの間に設定すれば、エッチング等の後工程がなされても柱状導体の頭部を十分に保護することができるとともに、ブラスト処理等によって、柱状導体における頭部上方の膜を容易に除去することができ、双方の特性を満足させることが可能になる。
【００３２】
また柱状導体をめっき工法によって形成すれば、樹脂を含有する導電ペーストを前記形成枠内に埋め込む方法などと比較して、前記柱状導体の形成枠内に密な状態で導体を析出させることができる。ゆえに基板内部が発熱した場合、発生熱は柱状導体内を伝熱して外部へと放熱されるが、前記めっき工法によって形成された柱状導体は導体密度が高いので伝熱特性に優れる。このためより多くの発生熱を基板外部に放熱させることができ、基板内温度が上昇するのを防止することが可能になる。また導体密度が向上することによって低抵抗率が達成されることはいうまでもない。
【００３３】
【発明の実施の形態】
以下に本発明に係る電子部品の製造方法、および電子部品について好適な具体的実施の形態を図面を参照して詳細に説明する。
【００３４】
図１は、本実施の形態に係る電子部品の断面拡大図である。
【００３５】
同図に示すように、本実施の形態に係る多層プリント基板の製造方法を用いて製造された電子部品１０では、複数の配線パターン１２Ａ、１２Ｂが厚み方向に重ねられている（本実施の形態では２段）。そしてこれら配線パターン１２Ａ、１２Ｂの間には絶縁層１４が介在しており、配線パターン間の絶縁作用をなすとともに、これら配線パターン間の距離を一定に保つようにしている。また前記配線パターン１２Ａからは絶縁層１４を貫通するように層間接続部となる柱状導体１６（いわゆるポスト）が垂直に立ち上がっており、配線パターン１２Ｂと接続することで、配線パターン同士の電気的接続を行うようにしている。
【００３６】
このような本実施の形態に係る製造方法を用いた電子部品１０では、各絶縁層１４における層厚みが均一で且つ各絶縁層１４間における厚みのばらつきも最小限に抑えられた形態となっている。
【００３７】
また同電子部品１０においては、各絶縁層１４の表面に凹凸パターンが形成されており、前記絶縁層１４の表面に形成される各配線パターンとの接合強度を向上することが可能になっている。さらに前記柱状導体１６は、その内部が密に形成されていることから伝熱特性が良好となり、例えば、配線パターン等に発熱があった場合でも、発生した熱を前記柱状導体１６を介して装置外方へと放熱させることが可能になり、装置内部の温度の上昇を防ぐことができるのである。
【００３８】
このように構成された電子部品１０の製造方法について以下に説明を行う。
【００３９】
本実施の形態に係る製造方法を適用して積層方向に層を形成するには、まず図２（１）に示すように配線パターンがすでに下層側に形成された電子部品１０の表面１８に、めっき工法に使用するための給電膜を形成する（図示せず）。そして前記給電膜の形成後は、レジストとなるドライフィルムの貼り合わせや、前記レジストへの露光や、めっき工程等によって表面１８上に配線パターン１２Ａを形成する。この配線パターン１２Ａを形成した状態を同図（２）に示す。そして配線パターン１２Ａを形成した後は、同様にドライフィルムの貼り合わせ、当該ドライフィルムへの露光、めっき工程等を行い前記配線パターン１２Ａの上方に柱状導体１６を形成すればよい。柱状導体１６を形成した状態を同図（３）に示す。なお本実施の形態では、配線パターン１２Ａの上方に柱状導体１６を形成する旨の説明を行ったがこれに限定されることもなく、例えば同図（３）中の右側に示されるように、配線パターン１２Ａを形成せずに直に柱状導体１６を形成するようにすればよい。このような手順を用いれば、表面１２からほぼ垂直に立ち上がるとともにその内部が密である柱状導体１６を形成することができる。
【００４０】
そして表面１８に配線パターン１２Ａおよび柱状導体１６とを形成した後は、図３（１）に示すように、柱状導体１６の上方から熱可塑性絶縁シートやＢステージ状態の熱硬化性絶縁シートとなる樹脂２２付き銅箔２４を図中、矢印２６の方向に沿って降下させる。なお、前記樹脂２２は熱可塑性樹脂であるポリオレフィン、フッ素系樹脂、液晶ポリマー、ポリエーテルケトン、ポリフェニレンサルファイドや、熱硬化性樹脂である不飽和ポリエステル樹脂、ポリイミド樹脂、エポキシ系樹脂、ビスマレイミドトリアジン樹脂、フェノール樹脂、ポリフェンレンオキサイド、ポリビニルベンジルエーテルなどの化合物を用いることが望ましく、その内部にはスペーサ機能を有し、薄膜絶縁層の厚みを１〜１５μｍの間に設定するだけの粒子径を備えたフィラーが含まれている。
【００４１】
フィラーに誘電体セラミックス材料を用いると、絶縁層の誘電特性を高誘電率かつ低誘電損失など使用目的に応じて調節出来る。ここで用いられる誘電体セラミックス材料は特に限定されるものではないが比誘電率（εｒ）が１０以上が望ましく、さらに望ましくは３０以上であり、誘電正接（ｔａｎδ）が０．００５以下のものが良い。このようなものとしてはたとえば、チタンーバリウムーネオジウム系セラミックス、鉛―カルシウム系セラミックス、二酸化チタン系セラミックス、チタン酸バリウム系セラミックス、チタン酸鉛系セラミックス、チタン酸ストロンチウム系セラミックス、チタン酸カルシウム系セラミックス、チタン酸ビスマス系セラミックス、チタン酸マグネシウム系セラミックス、ジルコン酸鉛系セラミックスなどが挙げられる。さらに、ＣａＷＯ４系セラミックス、Ｂａ（Ｍｇ，Ｎｂ）Ｏ３系セラミックス、Ｂａ（Ｍｇ，Ｔａ）Ｏ３系セラミックス、Ｂａ（Ｃｏ，Ｍｇ，Ｎｂ）Ｏ３系セラミックス、Ｂａ（Ｃｏ，Ｍｇ，Ｔａ）Ｏ３系セラミックスなども挙げられる。これらは、単独または２種類以上を混合してもよい。
【００４２】
またＢステージシートとは、熱硬化性樹脂の硬化を中間段階でストップさせたもので、さらに加熱すると一度溶融し、完全に硬化に至るものである。なお、加熱を加える場合の温度は、樹脂の溶融点や軟化点以上にすることがより望ましい。さらに銅箔２４において樹脂２２が形成される反対側には、図示しないが樹脂２２付き銅箔２４を押圧するための加圧手段が設けられており、さらに減圧環境下で電子部品１０に対し樹脂２２付き銅箔２４を加熱しながら押付可能にしている（いわゆる真空下での熱プレスを行う）。
【００４３】
そして樹脂２２付き銅箔２４を矢印２６の方向に沿って降下させていくと、樹脂２２付き銅箔２４が柱状導体１６に接触し始め、さらに降下が進行すると柱状導体１６に押圧された樹脂２２が矢印２８の方向に移動するとともに、前記柱状導体１６が樹脂２２の内部へと入り込んでいく。この状態を同図（２）に示す。そして前記柱状導体１６を樹脂２２の内部へと入り込ませた後も、さらに樹脂２２付き銅箔２４を降下させていくと、柱状導体１６が樹脂２２の内部にさらに入り込んでいき、同図（３）に示すように前記柱状導体１６が前記フィラーを介して銅箔２４に接触する。また同図（３）の要部拡大図を図４に示す（フィラー３１）。
【００４４】
このように柱状導体１６の頂上が銅箔２４に接触すると、前記柱状導体１６がストッパの役割を果たし加圧手段からの押圧力を受け止め、当該加圧手段の降下を停止させる。ここで加圧手段は降下が停止すると、これを検知して銅箔２４が柱状導体１６に接触したものと判断し降下動作を終了させ、樹脂２２が硬化するまで柱状導体１６の頂上と銅箔２４とが接触した状態を保持する。そして樹脂２２が硬化し、当該樹脂２２が柱状導体１６の周面を取り巻く絶縁層１４となった後は、加圧手段を上方へと待避させ、さらにその後、化学反応となるエッチングにより絶縁層１４から銅箔２４を除去する。
【００４５】
そして図５（１）に示すように銅箔２４を絶縁層１４から化学反応となるエッチングによって除去すれば、絶縁層１４に凹凸パターンが形成された（すなわち表面が粗化された）表面が露出する。ここで柱状導体１６の頂上部は、フィラー３１の粒子径によって設定された薄膜絶縁層が形成されているのでエッチング用の溶液によってダメージを負うのを防止することができる。なお柱状導体１６の頂上部に位置する薄膜絶縁層に対し、エッチング工程終了後に前記頂上部の領域をターゲットとしてブラスト処理等を実施すれば前記薄膜絶縁層を容易に除去することかできる。
【００４６】
このように一連の工程によって形成された絶縁層１４の表面３６には、凹凸パターンが形成された絶縁層領域と、柱状導体１６の頂上部が露出した領域が存在する。このため上述した工程を繰り返していけば、同図（２）に示すように前記表面３６のさらに上層に複数の新規の層を形成していくことが可能となり、図１に示すような積層構造からなる電子部品１０を構成することができる。
【００４７】
【発明の効果】
以上説明したように本発明によれば、複数の配線パターンと、これら配線パターンの間に介在する絶縁層とを備えるとともに、前記絶縁層を貫通する層間接続部にて前記配線パターン間の電気的接続を行う電子部品の製造方法であって、前記配線パターンと柱状導体とを形成する第１の工程と、絶縁シートを上方より貼り合わせ前記柱状導体をストッパとして前記柱状導体高さまで前記絶縁シートを加圧することでシート厚みを前記柱状導体の高さに倣わせ一定厚からなる層を形成する第２の工程とを繰り返し行い、前記層の厚みを決定する前記柱状導体を前記層間接続部として用いるようにしたことから、凹凸を抑え電子部品の層厚みを確実に制御することができるとともに、樹脂の種類に左右されることなく確実に粗化処理を行うことができる。そして導体部の低抵抗率化と、放熱効果を向上させることも可能になる。
【図面の簡単な説明】
【図１】本実施の形態に係る電子部品の断面拡大図である。
【図２】本実施の形態に係る電子部品の製造方法を説明するための略工程説明図である。
【図３】本実施の形態に係る電子部品の製造方法を説明するための略工程説明図である。
【図４】本実施の形態に係る電子部品の製造途中における要部拡大図である。
【図５】本実施の形態に係る電子部品の製造方法を説明するための略工程説明図である。
【図６】電子部品の従来における各層毎の製造方法を示した工程説明図である。
【符号の説明】
１………絶縁層
２………穴
３………絶縁層
４………導体部
５………絶縁樹脂
１０………電子部品
１２Ａ………配線パターン
１２Ｂ………配線パターン
１４………絶縁層
１６………柱状導体
１８………表面
２２………樹脂
２４………銅箔
２６………矢印
２８………矢印
３１………フィラー
３６………表面
Claims (8)
- 複数の配線パターンと、これら配線パターンの間に介在する絶縁層とを備えるとともに、前記絶縁層を貫通する層間接続部にて前記配線パターン間の電気的接続を行う電子部品の製造方法であって、
前記配線パターンと柱状導体とを形成する第１の工程と、
絶縁シートを上方より貼り合わせ前記柱状導体をストッパとして前記柱状導体高さまで前記絶縁シートを加圧することでシート厚みを前記柱状導体の高さに倣わせ一定厚からなる層を形成する第２の工程とを繰り返し行い、前記層の厚みを決定する前記柱状導体を前記層間接続部として用いることを特徴とする電子部品の製造方法。 - 複数の配線パターンと、これら配線パターンの間に介在する絶縁層とを備えるとともに、前記絶縁層を貫通する層間接続部にて前記配線パターン間の電気的接続を行う電子部品の製造方法であって、
前記配線パターンと柱状導体とを形成する第１の工程と、
絶縁シートを上方より貼り合わせ前記柱状導体をストッパとして前記柱状導体高さまで前記絶縁シートを加圧することでシート厚みを前記柱状導体の高さに倣わせ一定厚からなる層を形成する第２の工程と、
前記第２の工程にて形成した前記層の表面に前記配線パターンと前記柱状導体との密着強度を増大させるための凹凸パターンを形成する第３の工程とを繰り返し行い、前記層の厚みを決定する前記柱状導体を前記層間接続部として用いることを特徴とする電子部品の製造方法。 - 複数の配線パターンと、これら配線パターンの間に介在する絶縁層とを備えるとともに、前記絶縁層を貫通する層間接続部にて前記配線パターン間の電気的接続を行う電子部品の製造方法であって、
前記配線パターンと柱状導体とを形成する第１の工程と、
凹凸パターンを介してカバー層と密着した絶縁シートを上方より貼り合わせ前記柱状導体をストッパとして前記柱状導体高さまで前記絶縁シートを加圧することでシート厚みを前記柱状導体の高さに倣わせ一定厚からなる層を形成する第２の工程と、
前記第２の工程にて形成した前記層の表面からカバー層を化学反応によって除去し前記配線パターンと前記柱状導体との密着強度を増大させるための前記凹凸パターンを露出させる第３の工程とを繰り返し行い、前記層の厚みを決定する前記柱状導体を前記層間接続部として用いることを特徴とする電子部品の製造方法。 - 前記樹脂シート中にスペーサ機能を有する粒子を混在させ、前記第２の工程において前記柱状導体と前記カバー層との間に前記粒子を挟み込むことで前記柱状導体の上面に薄膜絶縁層を形成し、前記第３の工程で前記凹凸パターンを露出させた後、前記薄膜絶縁層を除去することを特徴とする請求項３に記載の電子部品の製造方法。
- 前記薄膜絶縁層の厚みは、１〜１５μｍの間であることを特徴とする請求項４に記載の電子部品の製造方法。
- 前記柱状導体はめっき処理によって形成されることを特徴とする請求項１乃至請求項５のいずれか１項に記載の電子部品の製造方法。
- 配線パターンとこの配線パターンを覆う絶縁層とを少なくとも厚み方向に複数配置した電子部品であって、前記絶縁層を挟んで位置する配線パターン間を、その内部が密に形成された柱状導体で接続するとともに、各絶縁層の高さを、前記柱状導体の高さに倣わせるようにしたことを特徴とする電子部品。
- 前記柱状導体は、めっき工法により形成されることを特徴とする請求項７に記載の電子部品。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002371672A JP4247880B2 (ja) | 2002-12-24 | 2002-12-24 | 電子部品の製造方法 |
| KR1020057011848A KR100699377B1 (ko) | 2002-12-24 | 2003-12-17 | 전자 부품의 제조 방법 |
| PCT/JP2003/016160 WO2004059729A1 (ja) | 2002-12-24 | 2003-12-17 | 電子部品の製造方法、および電子部品 |
| US10/540,249 US7237331B2 (en) | 2002-12-24 | 2003-12-17 | Electronic part manufacturing method and electronic part |
| CNB2003801071663A CN100414689C (zh) | 2002-12-24 | 2003-12-17 | 电子部件的制造方法及电子部件 |
| TW092136576A TWI238445B (en) | 2002-12-24 | 2003-12-23 | Manufacturing method of electronic component and electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002371672A JP4247880B2 (ja) | 2002-12-24 | 2002-12-24 | 電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004207320A true JP2004207320A (ja) | 2004-07-22 |
| JP4247880B2 JP4247880B2 (ja) | 2009-04-02 |
Family
ID=32677202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002371672A Expired - Lifetime JP4247880B2 (ja) | 2002-12-24 | 2002-12-24 | 電子部品の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7237331B2 (ja) |
| JP (1) | JP4247880B2 (ja) |
| KR (1) | KR100699377B1 (ja) |
| CN (1) | CN100414689C (ja) |
| TW (1) | TWI238445B (ja) |
| WO (1) | WO2004059729A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004058335A1 (de) * | 2004-11-29 | 2006-06-14 | Schulz-Harder, Jürgen, Dr.-Ing. | Substrat |
| FR2910786B1 (fr) * | 2006-12-29 | 2017-08-11 | Laboratoire Francais Du Fractionnement Et Des Biotechnologies (Lfb) | "procede d'extraction d'une proteine presente dans du lait" |
| KR100851068B1 (ko) * | 2007-02-01 | 2008-08-12 | 삼성전기주식회사 | 스템퍼 및 이를 이용한 인쇄회로기판의 제조방법 |
| KR100905566B1 (ko) * | 2007-04-30 | 2009-07-02 | 삼성전기주식회사 | 회로 전사용 캐리어 부재, 이를 이용한 코어리스인쇄회로기판, 및 이들의 제조방법 |
| KR100969437B1 (ko) * | 2008-06-13 | 2010-07-14 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| TWI406621B (zh) * | 2010-12-30 | 2013-08-21 | Subtron Technology Co Ltd | 線路板及其製作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61181662A (ja) * | 1985-02-07 | 1986-08-14 | Oki Electric Ind Co Ltd | 多層配線基板の製造方法 |
| JPH08125331A (ja) * | 1994-10-19 | 1996-05-17 | Toshiba Corp | 印刷配線板の製造方法 |
| JPH1174636A (ja) * | 1997-08-28 | 1999-03-16 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
| JP2001217339A (ja) * | 2000-01-31 | 2001-08-10 | Fujitsu Ltd | 回路基板及びその製造方法並びに半導体装置及びその製造方法 |
| JP2001274554A (ja) * | 2000-03-27 | 2001-10-05 | Toshiba Corp | プリント配線基板、及びその製造方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1353671A (en) * | 1971-06-10 | 1974-05-22 | Int Computers Ltd | Methods of forming circuit interconnections |
| US6210634B1 (en) * | 1989-07-14 | 2001-04-03 | Kabushiki Kaisha Toshiba | Highly purified titanium material, method for preparation of it and sputtering target using it |
| US4991285A (en) * | 1989-11-17 | 1991-02-12 | Rockwell International Corporation | Method of fabricating multi-layer board |
| JP3378033B2 (ja) | 1992-08-11 | 2003-02-17 | 三井金属鉱業株式会社 | 黄銅用化学研磨液 |
| US5600103A (en) * | 1993-04-16 | 1997-02-04 | Kabushiki Kaisha Toshiba | Circuit devices and fabrication method of the same |
| US6147870A (en) * | 1996-01-05 | 2000-11-14 | Honeywell International Inc. | Printed circuit assembly having locally enhanced wiring density |
| JPH09237976A (ja) | 1996-02-29 | 1997-09-09 | Tokyo Ohka Kogyo Co Ltd | 多層配線板の製造方法 |
| JPH1022636A (ja) | 1996-07-04 | 1998-01-23 | Oki Electric Ind Co Ltd | ビルドアップ型多層プリント配線板の製造方法 |
| JPH1070369A (ja) * | 1996-08-26 | 1998-03-10 | Matsushita Electric Works Ltd | 多層プリント配線板の製造方法 |
| TW480636B (en) * | 1996-12-04 | 2002-03-21 | Seiko Epson Corp | Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment |
| JP3901798B2 (ja) * | 1997-06-12 | 2007-04-04 | 大日本印刷株式会社 | プリント配線板の製造装置 |
| JP3502776B2 (ja) * | 1998-11-26 | 2004-03-02 | 新光電気工業株式会社 | バンプ付き金属箔及び回路基板及びこれを用いた半導体装置 |
| JP4390930B2 (ja) | 1999-06-23 | 2009-12-24 | 大日本印刷株式会社 | 積層配線基板とその製造方法、及び半導体装置 |
| JP3183653B2 (ja) * | 1999-08-26 | 2001-07-09 | ソニーケミカル株式会社 | フレキシブル基板 |
| JP4322402B2 (ja) * | 2000-06-22 | 2009-09-02 | 大日本印刷株式会社 | プリント配線基板及びその製造方法 |
| JP3844954B2 (ja) | 2000-10-27 | 2006-11-15 | 積水化学工業株式会社 | 金属箔付フィルムの製造方法 |
| JP4863032B2 (ja) | 2000-11-02 | 2012-01-25 | 日立化成工業株式会社 | 薄板状物品の加工方法とその加工方法を用いた接続基板の製造方法と接続基板と多層配線板の製造方法と多層配線板と半導体パッケージ用基板の製造方法と半導体パッケージ用基板と半導体パッケージの製造方法と半導体パッケージ |
| EP2315510A3 (en) * | 2001-06-05 | 2012-05-02 | Dai Nippon Printing Co., Ltd. | Wiring board provided with passive element |
| JP4045143B2 (ja) * | 2002-02-18 | 2008-02-13 | テセラ・インターコネクト・マテリアルズ，インコーポレイテッド | 配線膜間接続用部材の製造方法及び多層配線基板の製造方法 |
-
2002
- 2002-12-24 JP JP2002371672A patent/JP4247880B2/ja not_active Expired - Lifetime
-
2003
- 2003-12-17 WO PCT/JP2003/016160 patent/WO2004059729A1/ja active Application Filing
- 2003-12-17 CN CNB2003801071663A patent/CN100414689C/zh not_active Expired - Fee Related
- 2003-12-17 KR KR1020057011848A patent/KR100699377B1/ko not_active IP Right Cessation
- 2003-12-17 US US10/540,249 patent/US7237331B2/en not_active Expired - Fee Related
- 2003-12-23 TW TW092136576A patent/TWI238445B/zh not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61181662A (ja) * | 1985-02-07 | 1986-08-14 | Oki Electric Ind Co Ltd | 多層配線基板の製造方法 |
| JPH08125331A (ja) * | 1994-10-19 | 1996-05-17 | Toshiba Corp | 印刷配線板の製造方法 |
| JPH1174636A (ja) * | 1997-08-28 | 1999-03-16 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
| JP2001217339A (ja) * | 2000-01-31 | 2001-08-10 | Fujitsu Ltd | 回路基板及びその製造方法並びに半導体装置及びその製造方法 |
| JP2001274554A (ja) * | 2000-03-27 | 2001-10-05 | Toshiba Corp | プリント配線基板、及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1729566A (zh) | 2006-02-01 |
| JP4247880B2 (ja) | 2009-04-02 |
| TWI238445B (en) | 2005-08-21 |
| US7237331B2 (en) | 2007-07-03 |
| CN100414689C (zh) | 2008-08-27 |
| KR100699377B1 (ko) | 2007-03-28 |
| US20060086531A1 (en) | 2006-04-27 |
| KR20050085879A (ko) | 2005-08-29 |
| WO2004059729A1 (ja) | 2004-07-15 |
| TW200419636A (en) | 2004-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6936532B2 (en) | Substrate having a plurality of bumps, method of forming the same, and method of bonding substrate to another | |
| KR102032171B1 (ko) | 전자 부품 내장 기판 및 그 제조 방법 | |
| KR101056718B1 (ko) | 기판의 제조 방법 | |
| US20080128911A1 (en) | Semiconductor package and method for manufacturing the same | |
| JP4247880B2 (ja) | 電子部品の製造方法 | |
| JP3085658B2 (ja) | 配線基板及びその製造方法 | |
| JP3495211B2 (ja) | 配線基板形成用転写シート及びその製造方法並びに配線基板の製造方法 | |
| JP3488839B2 (ja) | プリント配線基板の製造方法 | |
| JP2010021368A (ja) | 部品内蔵配線基板及びその製造方法 | |
| JP3623639B2 (ja) | 多層配線基板の製造方法 | |
| KR100751731B1 (ko) | 전자 부품의 제조 방법 및 베이스 시트 | |
| JP2003273497A (ja) | 転写シートおよびその製造方法ならびに配線基板およびその製造方法 | |
| JP2000277913A (ja) | 多層配線基板及びその製造方法 | |
| JPH1120113A (ja) | 積層装置およびそれを用いた多層プリント配線基板の製造方法 | |
| JPH118472A (ja) | 多層配線基板 | |
| JP2002204043A (ja) | 配線基板及びその製造方法 | |
| JP2000277922A (ja) | 多層プリント配線板及びその製造方法 | |
| US11476188B2 (en) | Fabrication of embedded die packaging comprising laser drilled vias | |
| WO2004052063A1 (ja) | 電子部品の製造方法および、電子部品 | |
| JP4803919B2 (ja) | 多層配線基板の製造方法 | |
| JP2004207522A (ja) | 配線基板の製造方法 | |
| JP2010021369A (ja) | 部品内蔵配線基板及びその製造方法 | |
| JP2001144450A (ja) | 多層配線板およびその製造方法 | |
| KR20070062638A (ko) | 다층 인쇄회로기판 제조방법 | |
| JPH08153972A (ja) | 多層回路板の製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080811 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081010 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090107 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4247880 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140123 Year of fee payment: 5 |
|
| EXPY | Cancellation because of completion of term |