TWI238445B - Manufacturing method of electronic component and electronic component - Google Patents

Manufacturing method of electronic component and electronic component Download PDF

Info

Publication number
TWI238445B
TWI238445B TW092136576A TW92136576A TWI238445B TW I238445 B TWI238445 B TW I238445B TW 092136576 A TW092136576 A TW 092136576A TW 92136576 A TW92136576 A TW 92136576A TW I238445 B TWI238445 B TW I238445B
Authority
TW
Taiwan
Prior art keywords
layer
columnar conductor
thickness
columnar
conductor
Prior art date
Application number
TW092136576A
Other languages
English (en)
Other versions
TW200419636A (en
Inventor
Masashi Gotoh
Kaoru Kawasaki
Hiroshi Yamamoto
Mutsuko Nakano
Original Assignee
Tdk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdk Corp filed Critical Tdk Corp
Publication of TW200419636A publication Critical patent/TW200419636A/zh
Application granted granted Critical
Publication of TWI238445B publication Critical patent/TWI238445B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189Pressing leads, bumps or a die through an insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • Y10T29/49149Assembling terminal to base by metal fusion bonding
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

1238445 (1) 玖、發明說明 【發明所屬之技術領域】 本發明係有關於電子零件的製造方法及電子零件,尤 其是有關於將柱狀導體用於構成層疊對象之層間的電接合 之電子零件的製造方法及電子零件。 【先前技術】 習知以來,在絕緣層上形成配線圖案,且在厚度方向 層疊此等配線圖案,而形成多層構造之電子零件及印刷配 線基板爲眾所皆知的。 再者,形成相同構造所用之各種製造方法係被揭示出 來。第6A圖及第6B圖係爲電子零件之習知中各層的製 造方法之工程說明圖。 在第6 A圖中,於絕緣層1表面上,以雷射光照射進 行開孔。再者利用雷射加工形成洞孔2後,在該洞孔2中 塡充導電糊、或是利用電鍍,於前述洞孔2的內側上形成 膜或柱狀導體部。 在第6B圖中’於預先被形成的絕緣層3表面上,利 用電鍍或蝕刻形成導體部4。再者利用此等工程形成導體 部4後,在該導電部4表面上,利用旋塗法塗覆絕緣樹脂 5 (例如、參照特許文獻1 )。 在其他方法中,於基板的配線上,利用導電糊形成凸 塊後,配置層間連接絕緣材料與金屬層後,再藉由沖壓使 凸塊貫穿於成型樹脂內,使前述凸塊與金屬層導通連接者 2 ) ° (2) 1238445 係爲眾所皆知(例如、參照特許文獻 再者利用碳酸氣體雷射光等形成 貫穿孔內塡充含有金、銀、銅、鋁等 電糊,形成通孔導體者亦被揭示出來 獻3 )。 又於層間連接用導體柱的周圍上 表面上具有砂紙狀之適當的粗糙面的 形成絕緣層者亦被揭示出來(例如參 特許文獻1 日本特開平10-22636號公報 特許文獻2 曰本特開2002-137328號公報 特許文獻3 曰本特開2002-134881號公報 特許文獻4 曰本特公平6 · 5 7 4 5 5號公報 【發明內容] 然而,在具備多層構造的電子零 度化及高機能化之目的來看,於前述 元件等亦須要加以硏討。因此當想要 線Η案之間,形成無源零件等元件時 的距離係成爲決定前述元件特性的重 件的特性安定之目的來看,可以確實 貫穿孔,並藉由在該 低阻抗金屬粉末之導 (例如、參照特許文 塗覆樹脂,並介由在 脫模膜沖壓樹脂後, 照特許文獻4)。 件中,從達到更高密 電子零件的內部裝入 在層疊方向重疊的配 ,前述配線圖案之間 要因素。爲此,從元 地控制前述配線圖案 -6 - (3) 1238445 之間的距離,也就是gij述電子零件之各層的厚度之電 件的製造方法係爲眾所期望的。· 但是在上述第6A圖中的製造方法,係利用雷射 在絕緣層1上進行開孔,並只是在洞孔2的內側上形 體部,因此無法管理層整體的厚度。 又在第6 B圖中的製造方法,雖然是利用旋塗法 樹目曰’而形成覆盍導體部之絕緣樹脂層,但是由於導 的有無而使前述絕緣樹脂層表面產生起伏,因此難以 整體的厚度設定爲均一。 又針對在基板的配線上,利用導電糊形成凸塊後 由沖壓使凸塊貫穿至成型樹脂內的方法,對於控制層 的厚度之方法亦沒有揭示。再者日本特開2 0 0 2 - 1 3 4 8 S 公報中’也只是藉由導電糊的塡充,形成通孔導體, 也不能控制層整體的厚度。 在曰本特公平6 - 5 7 4 5 5號公報中,雖然在沖壓工 束後,必須使脫模膜從絕緣層的表面脫離,但是由於 離作業,必須於絕緣層的表面上施加外力作用,因此 會於絕緣層表面上產生變形等問題。再來則與第6 B 同,從塗覆樹脂以覆蓋導體部來看,於絕緣樹脂層表 會造成起伏,因此對於層整體的厚度設定爲均一恐怕 成困難。 ' 然而,在電子零件之一般的製造方法中,使絕緣 面粗糙化,以提升與形成配線圖案之銅箔的密合性爲 必須進行的。但是由於形成絕緣層所用之樹脂爲化學 子零 加工 #’導 塗覆 體部 將層 ,藉 整體 ;1號 因此 程結 該脫 恐怕 圖相 面上 會造 層表 一般 安定 (4) 1238445 的,因此使用藥品之粗糙化處理係爲相當的困P。爲此, 對於儘管是使用如此化學安定的樹脂,亦可以確實地確保 與配線層之接合強度的製造方法爲眾所期待的。
本發明係著眼於上述習知的問題點,提供以絕緣層的 厚度達到均一爲第1目的’再者以不受到.外力作用而變形 、或不受到樹脂種類的影響而可以確實進行粗糙化爲第2 目的之電子零件的製造方法及使用_製造.方法所製造之電 子零件。 本發明係在形成配線圖案及柱狀導體後,若是將前述 柱狀導體作爲擋塊,由此等配線圖案及柱狀導體的上^押 接絕緣片的話,因爲絕緣構件的厚度係對應於柱狀導體的 高度,因此可以形成將凹凸(起伏)控制在最小値、之具有 均勻厚度的層之見識爲根基加以構成。
換言之,關於本發明之電子零件的製造方法,係爲具 備複數配線圖案、及介於此等配線圖案之間的絕緣層,而 旦利用貫穿前述絕緣層之層間連接部,進行前述配線圖案 之間的電連接之電子零件的製造方法,其步驟爲:反覆進 行 形成前述配線圖案及柱狀導體之第1工程;及 錯由從上方黏合絕緣片’並將gi]述<柱狀導體作爲彳當塊 ,加壓前述絕緣片直至前述柱狀導體的:高^,使絕緣片的 厚度與前述柱狀導體的高度一致,而形含一定厚度的層之 第2工程,並使用決定前述層之厚度的前述柱狀導體來作 爲前述層間連接部。 (5) 1238445 再δ羊細而目’本發明係爲具備複數 此等配線圖案之間的絕緣層,而且利用 層間連接部,進行前述配線圖案之間的 的製造方法,其步驟爲:反覆進行 形成前述配線圖案及柱狀導體之第 藉由從上方黏合絕緣片,並將前述 ’加壓前述絕緣片直至前述柱狀導體的 厚度與前述柱狀導體的高度一致,而形 第2工程;及 於利用前述第2工程所形成的前述 爲了增強前述配線圖案及前述柱狀導體 凹凸圖案的第3工程,並使用決定前述 狀導體來作爲前述層間連接部。 再具體而言,本發明係爲具備複數 此等配線圖案之間的絕緣層,而且利用 _間連接部,進行前述配線圖案之間的 的製造方法,其步驟爲:反覆進行 形成前述配線圖案及柱狀導體之第 從上方黏合介由凹凸圖案,與覆蓋 並將前述柱狀導體作爲擋塊,加壓前述 狀導體的高度,使絕緣片的厚度與前述 致’而形成一定厚度的層之第2工程; 利用化學反應,由利用前述第2工 的表面除去覆蓋層,使爲了增強前述配 配線圖案、及介於 貫穿前述絕緣層之 電連接之電子零件 1工程;及 柱狀導體作爲擋塊 高度,使絕緣片的 成一定厚度的層之 層的表面上,形成 之間的密合強度之 層之厚度的前述柱 配線圖案、及介於 貫穿前述絕緣層之 電連接之電子零件 1工程;及 層密合的絕緣片, 絕緣片直至前述柱 柱狀導體的高度一 及 程所形成之前述層 線圖案及前述柱狀 -9- (6) 1238445 導體之間的密合強度之前述凹凸圖案露出之第3工程,並 使用決定前述層之厚度的前述柱狀導體來作爲前述層間連 接部。 其中在前述樹脂片中摻雜了具有間隔機能的粒子,並 利用在前述第2工程中之前述柱狀導體與前述覆蓋層之間 挾入前述粒子,而於前述柱狀導體的上面形成薄膜絕緣層 ,在前述第3工程露出前述凹凸圖案後,除去前述薄膜絕 緣層爲佳,再者前述薄膜絕緣層的厚度爲1〜1 5 // m之間 爲佳。又前述柱狀導體爲藉由電鍍處理加以形成爲佳。 又關於本發明的電子零件,係爲至少在厚度方向配置 複數配線圖案及覆蓋此配線圖案之絕緣層的電子零件,其 特徵爲:利用其內部爲密實形成的柱狀導體,連接位於挾 持前述絕緣層的配線圖案之間,而且使各絕緣層的高度與 前述柱狀導的高度一致。再者前述柱狀導體係藉由電鍍工 法加以形成。 若是根據上述構造的話,在形成配線圖案及柱狀導體 後,由此等配配線圖案及柱狀導體的上方黏合絕緣片。再 黏合絕緣片後,若是由外方加壓該絕緣片的話,柱狀導體 係會進入絕緣片的內部。再者當繼續進行該加壓,使柱狀 導體進入絕緣片的內部時’該柱狀導體的頭部係與絕緣片 的加壓側接觸。如此一來,若是在柱狀導體的頭部與絕緣 片的加壓側接觸的位置,停止加壓絕緣片的話,可以使柱 狀導體達到擋塊的效果’並且可以使絕緣片(也就是絕緣 層)的厚度係與柱狀導體的高度一致而確保爲一定厚度。 * 10- (7) 1238445 又儘管柱狀導體的頭部與絕緣片的加壓側接觸,但此並非 是完全的接觸,可以說在其之間多少介有絕緣片的膜。又 對絕緣片而言,以使用熱可塑性絕緣片或是在中間階段停 止硬化之B階段狀態的熱硬化性絕緣片爲佳。這樣的樹脂 係可以使柱狀導體易於進入該樹脂內部。 然而進行完上述的作業後,若是在絕緣層表面上形成 構成凹凸圖案的細微凹凸來作爲其次工程的話,對於被形 成在前述絕緣層上層的配線圖案而言,可以提升圖案之厚 度方向或圖案之延長方向的接合強度。具體而言,藉由將 預先在表面上形成凹凸的打印板接著/分離於前述絕緣層 的表面,而將前述打印板側的凹凸轉印至前述絕緣層的表 面、或是利用雷射加工機在非接觸下於絕緣層的表面上形 成凹凸表面等手法皆可。 又本發明係不限定於上述構造,若是使用介由凹凸圖 案與覆蓋層密合之絕緣片的話,在完成上述的工程後,利 用除去覆蓋層,可以於絕緣片的表面露出凹凸圖案。又因 爲凹凸圖案係利用化學反應而露出,因此不必於該凹凸圖 案上施加機械力(所謂的外力),而可以防止變形等的產 生。再者針對前述覆蓋層之利用化學反應的除去方法,蝕 刻或其他方法皆適用。 然而,若是在上述絕緣片的內部摻雜具有間隔機能之 粒子的話,在加壓絕緣片直至作爲擋塊的柱狀導體之頭部 時,前述粒子係被挾持於柱狀導體的頭部與絕緣片的加壓 側之間,因此可以在柱狀導體的頭部上方形成根據粒徑所 -11 - (8) 1238445 設定之一定厚度的膜,也就是薄膜絕緣層。爲此 緣片後,柱狀導體的頭部並沒有露出於表面而是 成薄膜絕緣層,因此可以進行對於以後工程中之 層的均一處理(例如可以防止柱狀導體的頭部受 刻等處理所造成的損傷。又利用薄膜形成絕緣層 後之薄膜絕緣層的除去作業會變得容易。)。 又從柱狀導體之頭部的保護、及薄膜絕緣層 易性並存的見地來看,將薄膜絕緣層的厚度設定 // m之間爲佳。再者爲了將薄膜絕緣層的厚度設 1 5 " m之間,以調整前述粒子的粒徑爲佳(又因 保護及除去容易性並存爲目的,就使用的絕緣樹 而言,則不限定於上述範圍。)。 再者’若是將形成在柱狀導體頭部上方的膜 1〜1 5 v m之間的話,即使施加蝕刻等後工程, 分地保護柱狀導體的頭部,而且利用噴氣處理等 易地除去柱狀導體之頭部上方的膜,因此可以滿 特性。 又若是利用電鍍工法形成柱狀導體的話,與 脂之導電糊埋入前述形成框體內的方法等比較, 狀導體之形成框體內,可以在密實狀態下析出導 在基板內部產生熱能的情況下,雖然產生的熱能 柱狀導體內後再朝外方散熱,但是因爲根據前述 所形成之柱狀導體,其導體密度高而使傳熱特性 可以將更多的熱能朝基板外部散熱,而可以防止 在黏合絕 同樣地形 前述絕緣 到由於蝕 ,對於之 除去的容 在〗〜15 定在1〜 爲以頭部 脂的特性 厚設定在 亦可以充 ,可以容 足雙方的 將含有樹 在前述柱 體。因此 係傳熱到 電鍍工法 佳。爲此 基板內的 -12- (9) 1238445 溫度上昇。又由於提升導體密度,亦可以達到低阻抗率。 【實施方式】 發明之竇施形態 以下,針對關於本發明之電子零件的製造方法及電子 零件,參照圖面詳細地說明適合的具體實施形態。 第1圖係爲關於本實施形態之電子零件的剖面擴大圖 〇
如同圖所示,在關於本實施形態之使用多層印刷基板 之製造方法所製造的電子零件1〇中,係將複數配線圖案 12A、12B在厚度方向重疊而成(本實施形態爲2段)。 再者在此等配線圖案1 2 A、1 2 B之間介有絕緣層1 4,以達 到配線圖案之間的絕緣作用,而且可以使此等配線圖案之 間的距離保持於一定。又使由前述配線圖案1 2 A貫穿絕 緣層1 4之構成層間連接部的柱狀導體1 6 (所謂的支柱) 垂直向上’藉由與配線圖案]2 B連接,而可以進行配線圖 案之間的電連接。 在使用關於這樣的實施形態之製造方法的電子零件 1 0,各絕緣層]4之層厚係爲均一的,而且各絕緣層1 4之 間的厚度差異亦控制於最小値的形態。 又在同樣的電子零件〗〇中,在各絕緣層1 4表面上形 成凹凸圖案,可以提升與被形成在前述絕緣層1 4表面之 各配線圖案的接合強度。再者,因爲前述柱狀導體1 6係 因爲其內部爲密實形成的,因此傳熱特性變佳,例如即使 -13- (10) 1238445 於配線圖案等上產生熱能的情況下,可以介由前述柱狀 體1 6,將產生的熱能朝裝置外方散出,因此可以防止 置內部的溫度上昇。 針對如此構成之電子零件〗〇的製造方法,如下說 〇 應用關於本實施形態之製造方法,於層疊方向形成 時,首先如第2A圖所示,在配線圖案已經被形成在下 側之電子零件1 0的表面1 8上,形成進行電鍍工法所用 饋電膜(未圖示)。再者在前述饋電膜形成後,利用黏 構成光阻的乾膜、或對前述光阻進行曝光、或電鍍工程 ,而在表面1 8上形成配線圖案1 2 A。形成該配線圖 1 2 A之狀態如第2B圖所示。再者在形成配線圖案丨2A ,同樣進行乾膜黏合、或對該乾膜進行曝光、或電鍍工 等,而於前述配線圖案1 2 A的上方形成柱狀導體〗6爲 。形成柱狀導體1 6之狀態如第2 C圖所示。又在本實施 態中,雖然說明了在配線圖案1 2 A的上方形成柱狀導 1 6的情況,但本發明不限於此,例如在第2 c圖中之右 所示,在沒有形成配線圖案1 2 A之狀態下直接形成柱 導體】6亦可。若是根據這樣的步驟,可以形成由表面 約略垂直向上,而且內部爲密實的柱狀導體1 6。 再者’在表面1 8上形成配線圖案〗2 A及柱狀導體 後,如第3 A圖所示’將附有構成熱可塑性絕緣片或b 段狀態的熱硬化性絕緣片的樹脂2 2之銅箔2 4由柱狀導 1 6的上方順著圖中箭頭2 6的方向下降。又前述樹脂 導 裝 明 層 層 之 合 等 案 後 程 佳 形 體 側 狀 18 16 階 體 -14- 22 (11) 1238445 係使用熱可塑性樹脂’也就是聚烯烴、氟樹脂、液晶聚合 物、聚醚酮、聚苯硫醚、或熱硬化性樹脂,也就是不飽和 聚酯樹脂、聚醯亞胺樹脂、環氧樹脂、雙馬來醯亞胺三秦 fef脂、酚树脂、聚苯醚、聚乙稀基苯甲醚等化合物爲佳, 且在其內邰係包含了具備有間隔機能,且將薄膜絕緣層厚 度只設定於1〜1 5 // m之間的粒子徑之塡充料。 當使用介電陶瓷材料來作爲塡充料時,可以因應高電 容率且低介電損耗等使用目的,調整絕緣層之介電特性。 因此雖然所使用的介電陶瓷材料沒有特別的限定,但是比 電容率(ε r )在1 0以上爲佳’更佳爲3 〇以上,介電損 耗角正切(tan (5 )在0.00 5以下爲佳。就這樣的陶瓷材 料而言,可以舉例如鈦-鋇-鈸系陶瓷、鉛-鈣系陶瓷、二 氧化鈦系陶瓷、鈦酸鋇系陶瓷、鈦酸鉛系陶瓷、鈦酸緦系 陶瓷、鈦酸鈣系陶瓷、鈦酸鉍系陶瓷、鈦酸鎂系陶瓷、銷 酸鉛系陶瓷等。再者,也可以舉例如C a W Ο 4系陶瓷、B a (Mg’ Nb)〇3 系陶瓷、Ba(Mg,Ta) 03 系陶瓷、Ba( Co,Mg,Nb) 03 系陶瓷、Ba(Co’ Mg,Ta) 03 系陶瓷 等。此等爲單獨或是混合2種以上皆可。 又B階段;1¾緣片係爲在中間階段停止熱硬化樹脂的硬 化’當再加熱時會再度熔融後達到完全硬化者。又加熱情 況的溫度係以達到樹脂的熔點或軟化點以上爲更佳。再者 銅箔24之形成樹脂22的相反側上·,雖然未圖示,但設置 了押壓附有樹脂22之銅箔24所用的加壓手段,再來在減 壓環境下對於電子零件1 0,可以同時進行加熱及押壓附 -15- (12) 1238445 有樹脂22之銅箔24 (也就是在真空下進行熱壓)。 再者當順著箭頭2 6的方向押下附有樹脂2 2之銅箔 2 4時,附有樹脂2 2之銅箔2 4開始接觸柱狀導體1 6 ’再 繼續進行押下動作時,被押壓於柱狀導體1 6之樹脂2 2係 朝著箭頭2 8的方向移動,且使前述柱狀導體1 6進入樹脂 2 2的內部。該狀態則如第3 B圖所示。再者在前述柱狀導 體1 6進入樹脂22的內部後,再繼續押下附有樹脂22之 銅箔24時,柱狀導體1 6係更進入樹脂22的內部,如第 3 C圖所示,前述柱狀導體1 6係介由前述塡充料,與銅箔 24接觸。又第3 C圖之主要部分擴大圖係顯示於第4圖( 塡充料3 1 )。 如此一來,當柱狀導體1 6之頂部與銅箔24接觸時, 前述柱狀導體1 6係達到擋塊的效果,阻止由加壓手段而 來的押壓力,停止該加壓手段的下降。其中當加壓手段停 止下降時,檢測該動作後並判定爲銅箔2 4已經與柱狀導 體1 6接觸,而結束押下動作,直至樹脂2 2硬化爲止,柱 狀導體1 6與銅范2 4係一直保持在相互接觸的狀態。再者 在樹脂2 2硬化,且使該樹脂2 2成爲包圍柱狀導體1 6周 圍的絕緣層1 4後,將加壓手段朝上方讓開,再來在這之 後’則是藉由構成化學反應的蝕刻,由絕緣層1 4除去銅 范2 4。 再者如第5 A圖所示,若是藉由構成化學反應的蝕刻 ’由絕緣層1 4除去銅箔2 4的話,可以使凹凸圖案被形成 在絕緣層】4上的表面(也就是表面粗糙化)露出。其中 -16- (13) 1238445 因爲柱狀導體1 6之頂上部係形成了根據塡充料3 ]的粒子 徑所設定之薄膜絕緣層,因此可以防止由於蝕刻用的溶液 所造成的損害。又對於位在柱狀導體〗6之頂上部的薄膜 絕緣層而言,在蝕刻工程結束後,若是以前述頂上部領域 作爲標的,實施噴氣處理等的話,可以簡單地除去前述薄 膜絕緣層。 在藉由如此一連串的工程所形成之絕緣層1 4的表面 3 6上,係具有形成凹凸圖案的絕緣層領域、及露出柱狀 導體1 6頂上部的領域。因此若是反覆進行上述工程的話 ,如第5B圖所示,在前述表面36的更上層,可以形成多 層新製成的層,因此可以形成由第1圖所示之層疊構造所 構成之電子零件1 〇。 如以上說明所述,若是根據本發明的話,係針對具備 複數配線圖案、及介於此等配線圖案之間的絕緣層,而且 利用貫穿前述絕緣層之層間連接部,進行前述配線圖案之 間的電連接之電子零件的製造方法,其特徵爲:反覆進行 形成前述配線圖案及柱狀導體之第】工程;及藉由從上方 黏合絕緣片,並以前述柱狀導體作爲擋塊,加壓前述絕緣 片直至前述柱狀導體的高度,使絕緣片的厚度與前述柱狀 導體的高度一致,而形成一定厚度的層之第2工程,並且 因爲使用決定前述層之厚度的前述柱狀導體來作爲前述層 間連接部,因此可以抑制凹凸,且確實地控制電子零件之 層厚,而且可以不受到樹脂種類影響,確實地進行粗糙化 處理。再者也可以提升導體部的低阻抗率及散熱效果。 •17- (14) 1238445 【圖式簡單說明】 第1圖係爲關於本實施形態之電子零件的剖面擴大圖 〇 第2A圖、第2B圖及第2C圖係爲了說明關於本實施 形態之電子零件的製造方法的槪略工程說明圖。 第3 A圖、第3 B圖及第3 C圖係爲了說明關於本實施 形態之電子零件的製造方法的槪略工程說明圖。 第4圖係爲關於本實施形態之電子零件的製造途中之 主要部分擴大圖。 第5 A圖及第5 B圖係爲了說明關於本實施形態之電 子零件的製造方法功槪略工程說明圖。 第6A圖及第6B圖係爲顯示電子零件之習知的各層 之製造方法的工程說明圖。 符號說明 1 :絕緣層 2 :洞孔 3 :絕緣層 4 :導體部 5 :絕緣樹脂 1 〇 :電子零件 12A、12B :配線圖案 1 4 :絕緣層 -18 - (15) (15)1238445 1 6 :柱狀導體 1 8、3 6 :表面 22 :樹脂 24 :銅箔 3 1 :塡充料
-19-

Claims (1)

  1. 第92 1 36576號專利申請案 中文申請專利範圍修正本 民國94年5月24日修正
    1 · 一種電子零件的製造方法,係針對具備複數配線圖 案、及介於此等配線圖案之間的絕緣層,而且利用貫穿前 述絕緣層之層間連接部,進行前述配線圖案之間的電連接 之電子零件的製造方法,其特徵爲:反覆進行 形成前述配線圖案及柱狀導體之第1工程;及 藉由從上方黏合絕緣片,並以前述柱狀導體作爲擋塊 ,加壓前述絕緣片直至前述柱狀導體的高度,使絕緣片的 厚度與前述柱狀導體的高度一致,而形成一定厚度的層之 第2工程’並使用決定前述層之厚度的前述柱狀導體來作 爲前述層間連接部。
    2·—種電子零件的製造方法,係針對具備複數配線圖 案、及介於此等配線圖案之間的絕緣層,而且利用貫穿前 述絕緣層之層間連接部,進行前述配線圖案之聞的電連接 之電子零件的製造方法,其特徵爲··反覆進行 形成前述配線圖案及柱狀導體之第1工程;及 藉由從上方黏合絕緣片,並以前述柱狀導體作爲擋塊 ’加壓前述絕緣片直至前述柱狀導體的高度,使絕緣片的 厚度與前述柱狀導體的高度一致,而形成一定厚度的層之 第2工程;及 (2)1238445 在利用前述第2工程所形成之前述層的表面上, 爲了增強前述配線圖案及前述柱狀導體之間的密合強 凹凸圖案之第3工程,並使用決定前述層之厚度的前 狀導體來作爲前述層間連接部。 3 · —種電子零件的製造方法,係針對具備複數配 案、及介於此等配線圖案之間的絕緣層,而且利用貫 述絕緣層之層間連接部,進行前述配線圖案之間的電 之電子零件的製造方法,其特徵爲:反覆進行 形成前述配線圖案及柱狀導體之第1工程;及 藉由從上方黏合介由凹凸圖案與覆蓋層密合的絕 ,並以前述柱狀導體作爲擋塊,加壓前述絕緣片直至 柱狀導體的高度,使絕緣片的厚度與前述柱狀導體的 一致,而形成一定厚度的層之第2工程;及 利用化學反應,由利用前述第2工程所形成之前 的表面除去覆蓋層,使爲了增強前述配線圖案及前述 導體之間的密合強度之前述凹凸圖案露出之第3工程 使用決定前述層之厚度的前述柱狀導體來作爲前述層 接部。 4 .如申請專利範圍第3項所述之電子零件的製造 ,其中在前述樹脂絕緣片中摻雜了具有間隔機能的粒 利用前述第2工程,在前述柱狀導體與前述覆蓋層之 入前述粒子,而於前述柱狀導體的上面形成薄膜絕緣 利用前述第3工程使前述凹凸圖案露出後,除去前述 絕緣層。 形成 度之 述柱 線圖 穿前 連接
    緣片 前述 筒度 述層 柱狀 間連 方法 子, 間挾 層, 薄膜
    -2- 1238445 (3) 5 ·如申請專利範圍第4項所述之電子零件的製造方法 ’其中前述薄膜絕緣層的厚度爲1〜1 5 // m之間。 6 ·如申請專利範圍第丨至5項中任一項所述之電子零 件的製造方法,其中前述柱狀導體係利用電鍍處理加以形 成。 7 · —種電子零件,係針對至少在厚度方向配置複數配 線圖案及覆蓋此配線圖案之絕緣層的電子零件,其特徵爲 :在位於挾持前述絕緣層之配線圖案之間,利用內部爲密 貫形成的柱狀導體加以連接,而且各絕緣層的厚度係與前 述柱狀導體的高度一致。 8·如申請專利範圍第7項所述之電子零件,其中前述 柱狀導體係利用電鍍工法加以形成。
TW092136576A 2002-12-24 2003-12-23 Manufacturing method of electronic component and electronic component TWI238445B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002371672A JP4247880B2 (ja) 2002-12-24 2002-12-24 電子部品の製造方法

Publications (2)

Publication Number Publication Date
TW200419636A TW200419636A (en) 2004-10-01
TWI238445B true TWI238445B (en) 2005-08-21

Family

ID=32677202

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092136576A TWI238445B (en) 2002-12-24 2003-12-23 Manufacturing method of electronic component and electronic component

Country Status (6)

Country Link
US (1) US7237331B2 (zh)
JP (1) JP4247880B2 (zh)
KR (1) KR100699377B1 (zh)
CN (1) CN100414689C (zh)
TW (1) TWI238445B (zh)
WO (1) WO2004059729A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004058335A1 (de) * 2004-11-29 2006-06-14 Schulz-Harder, Jürgen, Dr.-Ing. Substrat
FR2910786B1 (fr) * 2006-12-29 2017-08-11 Laboratoire Francais Du Fractionnement Et Des Biotechnologies (Lfb) "procede d'extraction d'une proteine presente dans du lait"
KR100851068B1 (ko) * 2007-02-01 2008-08-12 삼성전기주식회사 스템퍼 및 이를 이용한 인쇄회로기판의 제조방법
KR100905566B1 (ko) * 2007-04-30 2009-07-02 삼성전기주식회사 회로 전사용 캐리어 부재, 이를 이용한 코어리스인쇄회로기판, 및 이들의 제조방법
KR100969437B1 (ko) * 2008-06-13 2010-07-14 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TWI406621B (zh) * 2010-12-30 2013-08-21 Subtron Technology Co Ltd 線路板及其製作方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1353671A (en) * 1971-06-10 1974-05-22 Int Computers Ltd Methods of forming circuit interconnections
JPH0657455B2 (ja) * 1985-02-07 1994-08-03 沖電気工業株式会社 多層配線基板の製造方法
US6210634B1 (en) * 1989-07-14 2001-04-03 Kabushiki Kaisha Toshiba Highly purified titanium material, method for preparation of it and sputtering target using it
US4991285A (en) * 1989-11-17 1991-02-12 Rockwell International Corporation Method of fabricating multi-layer board
JP3378033B2 (ja) 1992-08-11 2003-02-17 三井金属鉱業株式会社 黄銅用化学研磨液
US5600103A (en) * 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
JP3609126B2 (ja) * 1994-10-19 2005-01-12 株式会社東芝 印刷配線板および印刷配線板製造用部材の製造方法
US6147870A (en) * 1996-01-05 2000-11-14 Honeywell International Inc. Printed circuit assembly having locally enhanced wiring density
JPH09237976A (ja) 1996-02-29 1997-09-09 Tokyo Ohka Kogyo Co Ltd 多層配線板の製造方法
JPH1022636A (ja) 1996-07-04 1998-01-23 Oki Electric Ind Co Ltd ビルドアップ型多層プリント配線板の製造方法
JPH1070369A (ja) 1996-08-26 1998-03-10 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
TW480636B (en) * 1996-12-04 2002-03-21 Seiko Epson Corp Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
JP3901798B2 (ja) * 1997-06-12 2007-04-04 大日本印刷株式会社 プリント配線板の製造装置
JPH1174636A (ja) * 1997-08-28 1999-03-16 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP3502776B2 (ja) * 1998-11-26 2004-03-02 新光電気工業株式会社 バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
JP4390930B2 (ja) 1999-06-23 2009-12-24 大日本印刷株式会社 積層配線基板とその製造方法、及び半導体装置
JP3183653B2 (ja) * 1999-08-26 2001-07-09 ソニーケミカル株式会社 フレキシブル基板
JP4056671B2 (ja) * 2000-01-31 2008-03-05 富士通株式会社 回路基板の製造方法及び半導体装置の製造方法
JP3636290B2 (ja) * 2000-03-27 2005-04-06 株式会社東芝 プリント配線基板、及びその製造方法
JP4322402B2 (ja) * 2000-06-22 2009-09-02 大日本印刷株式会社 プリント配線基板及びその製造方法
JP3844954B2 (ja) 2000-10-27 2006-11-15 積水化学工業株式会社 金属箔付フィルムの製造方法
JP4863032B2 (ja) 2000-11-02 2012-01-25 日立化成工業株式会社 薄板状物品の加工方法とその加工方法を用いた接続基板の製造方法と接続基板と多層配線板の製造方法と多層配線板と半導体パッケージ用基板の製造方法と半導体パッケージ用基板と半導体パッケージの製造方法と半導体パッケージ
EP2315510A3 (en) * 2001-06-05 2012-05-02 Dai Nippon Printing Co., Ltd. Wiring board provided with passive element
JP4045143B2 (ja) * 2002-02-18 2008-02-13 テセラ・インターコネクト・マテリアルズ,インコーポレイテッド 配線膜間接続用部材の製造方法及び多層配線基板の製造方法

Also Published As

Publication number Publication date
CN100414689C (zh) 2008-08-27
JP2004207320A (ja) 2004-07-22
TW200419636A (en) 2004-10-01
CN1729566A (zh) 2006-02-01
WO2004059729A1 (ja) 2004-07-15
US20060086531A1 (en) 2006-04-27
KR20050085879A (ko) 2005-08-29
KR100699377B1 (ko) 2007-03-28
JP4247880B2 (ja) 2009-04-02
US7237331B2 (en) 2007-07-03

Similar Documents

Publication Publication Date Title
JP3867523B2 (ja) プリント基板およびその製造方法
US8419884B2 (en) Method for manufacturing multilayer wiring substrate
TWI386140B (zh) Flexible multilayer circuit board
KR101868680B1 (ko) 회로 기판, 회로 기판의 제조 방법 및 전자 기기
US7936061B2 (en) Semiconductor device and method of manufacturing the same
JP2003332749A (ja) 受動素子内蔵基板、その製造方法及び受動素子内蔵基板形成用素板
JP2013211480A (ja) 部品内蔵基板
TWI238445B (en) Manufacturing method of electronic component and electronic component
JP2009049444A (ja) 多層回路基板の製造方法
JP3359540B2 (ja) 多層プリント配線基板の製造方法
US7987590B2 (en) Method for manufacturing an electronic part
JP3933822B2 (ja) プリント配線基板及びその製造方法
JP6028256B2 (ja) 部品内蔵基板及びその製造方法
JP4803918B2 (ja) 多層配線基板の製造方法
JP2008235640A (ja) 回路基板と回路基板の製造方法
US20150034373A1 (en) Wiring structure and manufacturing method thereof
JP2004207522A (ja) 配線基板の製造方法
JP4803919B2 (ja) 多層配線基板の製造方法
JP2005340469A (ja) 回路基板用コンポジットシート、積層シート、シート構造体、回路基板、シート構造体の製造方法及び回路基板の製造方法
JP2004259961A (ja) 配線基板の製造方法
US7651940B2 (en) Electronic part producing method and electronic part
JP2005026587A (ja) 多層基板用基材、多層基板およびその製造方法
JP4691765B2 (ja) プリント配線板の製造方法
JP2010016301A (ja) 多層プリント配線板の層間接続部材とその製造方法並びに多層プリント配線板とその製造方法
JP2002185143A (ja) プリント配線板及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees