JP4056671B2 - 回路基板の製造方法及び半導体装置の製造方法 - Google Patents
回路基板の製造方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4056671B2 JP4056671B2 JP2000022926A JP2000022926A JP4056671B2 JP 4056671 B2 JP4056671 B2 JP 4056671B2 JP 2000022926 A JP2000022926 A JP 2000022926A JP 2000022926 A JP2000022926 A JP 2000022926A JP 4056671 B2 JP4056671 B2 JP 4056671B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive film
- circuit board
- resin
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、回路基板及びその製造方法並びに半導体装置及びその製造方法に係り、特に微細化・高密度化を実現しうる回路基板及びその製造方法並びに半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近時、ベアチップタイプの半導体装置やＣＳＰ（Chip Size Package)タイプの半導体装置等、端子間隔の狭い半導体装置に対応しうる回路基板として、ビルドアップ基板が提案されている。ビルドアップ基板は、コア部を挟んで高密度配線パターンを積み上げることにより構成されるものであり、配線のピッチの微細化、配線の高密度化に寄与するものとして注目されている。
【０００３】
一方、ＣＳＰタイプの半導体装置を短い工程で製造することができる技術として、いわゆるウェハレベルＣＳＰ技術が注目されている。かかる技術では、半導体ウェハをダイシングする前に表面を樹脂封止するので、工数削減に寄与することができるものとして注目されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述したビルドアップ基板は、高密度パターンを積み上げた後にビアを形成するため、ビアのレイアウト上、微細化に限界がある。これを解決する技術として、ビアを形成した後に液状樹脂を塗布する技術が提案されているが（特開平１０−７５０６３号公報、特開平１０−３２１９９０号公報参照）、液状樹脂は膜厚の制御が困難であり、熱硬化時間が長いこと等の欠点がある。そこで、製造工数を増加することなく、微細な回路基板を製造する技術が待望されていた。
【０００５】
更には、半導体装置の動作速度の高速化に伴い、電源ノイズを低減すべく、回路基板内にデカップリングコンデンサを内蔵する技術が待望されている。しかし、デカップリングコンデンサの誘電体膜として液状樹脂を塗布した場合には、誘電体膜にピンホールが多くなってしまうため、実用化は困難である。そこで、歩留りを確保しつつ、回路基板内にデカップリングコンデンサを内蔵する技術が待望されていた。
【０００６】
また、上述したウェハレベルＣＳＰ技術では、電極突起を形成したウェハを治具に入れ、加熱しながら熱硬化性樹脂を押しつぶすことによりウェハ表面を樹脂封止していたため（特開平１０−７９３６２号公報、特開平１０−１２５７０５号公報参照）、大型の半導体ウェハを用いた場合には、熱硬化性樹脂が全面に広がりきらない場合が生じうる。一方、半導体ウェハを大型化した場合には、半導体ウェハの熱膨張率と熱硬化性樹脂の熱膨張率との整合性を確保すべく、熱硬化性樹脂に無機フィラーを導入することが必要であるが、無機フィラーを導入すると熱硬化性樹脂の流動性が更に低くなるため、更に熱硬化性樹脂がウェハ全面に広がりにくくなってしまう。ここで、電極突起を形成した半導体ウェハに、液状の熱硬化性樹脂を印刷したり塗布したりすることも考えられるが、この場合には熱硬化性樹脂を所望の膜厚に制御することが必ずしも容易ではなく、また、熱硬化時間が長い等の欠点がある。そこで、半導体ウェハの大型化に対応しうるウェハレベルＣＳＰ技術が求められていた。
【０００７】
本発明の目的は、製造工数を増加することなく、微細な回路基板を提供しうる回路基板及びその製造方法を提供することにある。
【０００８】
また、本発明の他の目的は、回路基板に高い歩留りでデカップリングコンデンサを内蔵しうる回路基板及びその製造方法を提供することにある。
【０００９】
また、本発明の更に他の目的は、大型の半導体ウェハを用いた場合であってもウェハレベルＣＳＰ技術を適用しうる半導体装置及びその製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
上記目的は、基板上に、第１の導電膜と、前記第１の導電膜から絶縁され、前記第１の導電膜の厚さより高い柱状の導電体とを形成する工程と、前記第１の導電膜及び前記柱状の導電体が形成された前記基板上に、高誘電率フィラーが混合された熱硬化性又は熱可塑性の樹脂から成る層を含む樹脂シートを加熱圧着し、前記第１の導電膜上を覆い且つ前記柱状の導電体の側面を覆うように形成された前記樹脂から成る絶縁膜を形成する工程と、前記絶縁膜上に、前記柱状の導電体に接続された第２の導電膜を形成する工程とを有し、前記第１の導電膜、前記絶縁膜、前記第２の導電膜により構成されるキャパシタを形成することを特徴とする回路基板の製造方法により達成される。これにより、ピンホールの少ないデカップリングコンデンサを回路基板に一体形成することができるので、半導体装置に供給される電源ラインのノイズを低減することができ、半導体装置の動作速度の高速化に対応することができる。
また、上記の回路基板の製造方法において、前記高誘電率フィラーは、チタン酸バリウムストロンチウムであることが望ましい。
【００１６】
また、上記目的は、半導体基板上に、第１の導電膜と、前記第１の導電膜から絶縁され、前記第１の導電膜の厚さより高い柱状の導電体とを形成する工程と、前記第１の導電膜及び前記柱状の導電体が形成された前記半導体基板上に、高誘電率フィラーが混合された熱硬化性又は熱可塑性の樹脂から成る層を含む樹脂シートを加熱圧着し、前記第１の導電膜上を覆い且つ前記柱状の導電体の側面を覆うように形成された前記樹脂から成る絶縁膜を形成する工程と、前記絶縁膜上に、前記柱状の導電体に接続された第２の導電膜を形成する工程とを有し、前記第１の導電膜、前記絶縁膜、前記第２の導電膜により構成されるキャパシタを形成することを特徴とする半導体装置の製造方法により達成される。これにより、ピンホールの少ないデカップリングコンデンサを半導体装置に一体形成することができるので、半導体装置に供給される電源ラインのノイズを低減することができ、半導体装置の動作速度の高速化に対応することができる。
【００１８】
【発明の実施の形態】
［第１実施形態］
本発明の第１実施形態による回路基板及びその製造方法を図１乃至図８を用いて説明する。図１は、本実施形態による回路基板を示す断面図である。図２乃至図７は、本実施形態による回路基板の製造方法を示す工程断面図である。図８は、樹脂シートを示す断面斜視図である。
【００１９】
（回路基板）
図１に示すように、ＢＴレジンより成る樹脂基板１０の上面及び下面には、膜厚１８μｍのＣｕ膜１２、１４が形成されている。なお、樹脂基板１０の材料として、ＢＴレジンのみならず、ＦＲ４等を適宜用いることができる。ここでＦＲ４とは、難燃性のグレードが４の材料である。
【００２０】
Ｃｕ膜１２には、樹脂基板１０に達する直径３０μｍの開口部１６が形成されている。開口部１６の内側には、直径１０μｍ以下、高さ１０μｍのスタッドビア１８ａが、Ｃｕ膜１２から離間して形成されている。ここでスタッドビア１８ａとは、柱状に形成された導電体のことである。
【００２１】
Ｃｕ膜１２とスタッドビア１８ａとが形成された樹脂基板１０上には、膜厚１０μｍの熱硬化性の樹脂層２０が形成されている。この樹脂層２０には、高誘電率フィラーが混合されており、これにより高誘電率フィラーを混合しない場合に比べて、約２倍の誘電率の膜が得られるようになっている。樹脂層２０上及びスタッドビア１８ａ上には、全面に、膜厚１８μｍのＣｕ膜２２が形成されている。こうして、Ｃｕ膜１２、樹脂層２０及びＣｕ膜２２より成るキャパシタ２３が構成されている。
【００２２】
スタッドビア１８ａの上方には、高さ２００μｍのスタッドビア１８ｂが延在している。こうして形成されたスタッドビア１８ａ及びスタッドビア１８ｂにより、全体の高さが約３００μｍのスタッドビア１８が構成されている。
【００２３】
Ｃｕ膜２２上及びスタッドビア１８ｂの側面には、膜厚１００μｍの熱硬化性の樹脂層２４ａが形成されており、樹脂層２４ａ上には、高さ１８μｍの配線２６が形成されている。
【００２４】
更に、樹脂層２４ａ上及び配線２６上には、膜厚１００μｍの熱硬化性の樹脂層２４ｂが形成されている。こうして、樹脂層２４ａ及び樹脂層２４ｂにより、全体として厚さ約２００μｍの樹脂層２４が構成されている。
【００２５】
なお、樹脂層２４上に、更に配線やスタッドビアを適宜形成してもよいし、更に熱硬化性の樹脂層を適宜形成してもよい。
【００２６】
本実施形態による回路基板は、Ｃｕ膜１２、樹脂層２０及びＣｕ膜２２により、デカップリングコンデンサ２３が構成されていることに一つの特徴がある。
【００２７】
従来は、回路基板上にデカップリングコンデンサを別途実装して、電源線とカップリングコンデンサとを配線により接続していたため、半導体素子の直近にデカップリングコンデンサを実装することができず、このため更なる電源ラインのノイズを更に低減することができなかった。
【００２８】
これに対し、本実施形態では、デカップリングコンデンサが回路基板に一体形成されているので、電源ノイズの低減を図ることができ、半導体装置の動作速度を更に高速化することが可能となる。具体的には、ＧＨｚレベルの高周波を用いることが可能となる。
【００２９】
しかも、本実施形態では、回路基板に別個にデカップリングコンデンサを実装する必要がないので、部品点数を少なくすることができ、ひいてはコストダウンに寄与することができる。
【００３０】
（回路基板の製造方法）
次に、本実施形態による回路基板の製造方法を図２乃至図８を用いて説明する。
【００３１】
本実施形態による回路基板の製造方法に先立って、本実施形態で用いられる熱硬化性の樹脂シートの作製方法について説明する。
【００３２】
まず、図８（ｂ）に示す熱硬化性の樹脂シートの作製方法について説明する。
【００３３】
はじめに、脂環式エポキシ樹脂（ダイセル化学製）１００重量部、フェノールノボラック樹脂（群栄化学製）６０重量部、２−メチル−４−エチル−イミダゾール（四国化成製）５重量部、シリカ３０重量部、及び６−（４−ビニルベンジル−ｎ−プロピル）アミノ−１，３，５−トリアジン−２，４−ジチオール５重量部を、ジオキサンより成る溶剤に溶解し、塗液を調製する。なお、シリカの添加量は、適用する基板の熱膨張率に応じて適宜調整する。
【００３４】
次に、調製した塗液を、ポリプロピレンフィルムより成るベースフィルム４８上に、約１００μｍの厚さになるように塗布する。なお、熱硬化性樹脂４９の厚さを薄くする場合には、塗液の塗布厚や溶剤の量を適宜調製すればよい。
【００３５】
次に、１００℃、２０分間の加熱・乾燥を行う。
【００３６】
次に、熱硬化性樹脂４９上に、ポリエチレンフィルムより成る保護膜５０を貼り付ける。こうして、図８（ｂ）に示す熱硬化性の樹脂シート４６を作製しうる。
【００３７】
次に、図８（ａ）に示す高誘電率フィラーを混合した樹脂シートの作製方法について説明する。
【００３８】
まず、脂環式エポキシ樹脂（ダイセル化学製）１００重量部、フェノールノボラック樹脂（群栄化学製）６０重量部、２−メチル−４−エチル−イミダゾール（四国化成製）５重量部、粒径１μｍのチタン酸バリウムストロンチウム２００重量部、及び６−（４−ビニルベンジル−ｎ−プロピル）アミノ−１，３，５−トリアジン−２，４−ジオチール５重量部を、ジオキサンより成る溶剤に溶解し、塗液を調製する。
【００３９】
次に、調製した塗液を、ポリプロピレンフィルムより成るベースフィルム３８上に、約１０μｍの厚さに成るように塗布する。
【００４０】
次に、１００℃、２０分間の加熱・乾燥を行う。
【００４１】
次に、熱硬化性樹脂３９上に、ポリエチレンフィルムより成る保護膜４０を貼り付ける。
【００４２】
こうして、高誘電率フィラーが混合された熱硬化性の樹脂シート３６を作製する。こうして、図８（ａ）に示す高誘電率フィラーを混合した樹脂シート３６を作製しうる。
【００４３】
次に、本実施形態による回路基板の製造方法について図２乃至図８を用いて説明する。
【００４４】
まず、図２（ａ）に示すように、上面及び下面に膜厚１８μｍのＣｕ膜１２、１４が形成された樹脂基板１０を用意する。Ｃｕ膜１２、１４は、例えば銅箔を樹脂基板１０の表面に張ることにより形成される。また、樹脂基板１０としては、例えばＢＴレジンより成る樹脂基板（三菱ガス化学株式会社製）を用いることができる。
【００４５】
次に、全面に、フォトレジスト膜を形成する。フォトレジスト膜は、一般のフォトレジストを塗布することにより形成してもよいし、ドライフィルムレジストをラミネートすることにより形成してもよい。ドライフィルムレジストとしては、例えば旭化成株式会社製のドライフィルムレジストを用いることができる。
【００４６】
次に、フォトリソグラフィ技術により、フォトレジスト膜に、Ｃｕ膜１２に達する開口部２８を形成する。開口部２８の形状は、例えば直径１０μｍとする。なお、開口部の直径は必要に応じて更に微細化することも可能である。こうして、開口部２８が形成されたフォトレジストマスク３０が形成される（図２（ｂ）参照）。
【００４７】
次に、フォトレジストマスク３０をマスクとして、Ｃｕ膜１２を硫酸銅浴に浸漬し、電解めっきを行う。これにより、開口部２８内に、直径１０μｍ、高さ１０μｍのスタッドビア１８ａが形成される（図２（ｃ）参照）。
【００４８】
次に、アッシングにより、フォトレジストマスク３０を除去する（図２（ｄ）参照）。
【００４９】
次に、全面に、フォトレジスト膜を形成する。この後、フォトリソグラフィ技術により、フォトレジスト膜に、スタッドビア１８ａの周囲を囲うようにリング状の開口部３２を形成する。これにより、リング状の開口部３２を有するフォトレジストマスク３４が形成される（図３（ａ）参照）。
【００５０】
次に、フォトレジストマスク３４をマスクとして、Ｃｕ膜１２をエッチングする。これにより、スタッドビア１８ａの周囲のＣｕ膜１２がエッチングされ、スタッドビア１８ａとＣｕ膜１２とが互いに絶縁される（図３（ｂ）参照）。この後、アッシングにより、フォトレジストマスク３４を除去する。
【００５１】
次に、図８（ａ）に示すような熱硬化性の樹脂シート３６を用意する。この樹脂シート３６は、厚さ３８μｍのポリプロピレンフィルムより成るベースフィルム３８上に、厚さ１０μｍの熱硬化性樹脂３９を塗布し、更に、厚さ３０μｍのポリエチレンフィルムより成る保護フィルム４０を貼り付けることにより構成されている。熱硬化性樹脂３９には高誘電率フィラーが混合されており、これにより高誘電率フィラーを混合しない場合に比べて、約２倍の誘電率の熱硬化性樹脂３９が得られる。
【００５２】
次に、樹脂シート３６から、保護フィルム４０を剥離する。この後、保護フィルム４０が剥離された樹脂シート３６を樹脂基板１０上に載置する。その際、樹脂シート３６の熱硬化性樹脂３９側を、樹脂基板１０に対向させる（図３（ｃ）参照）。
【００５３】
次に、樹脂シート３６が上面に載置された樹脂基板１０を、ラミネート装置内に導入する。この後、ラミネート装置内を減圧し、７０℃で加熱しながら、ラミネート装置の加圧壁により、樹脂シート３６と樹脂基板１０とを圧着する。これにより、半硬化状態の熱硬化性樹脂３９が、スタッドビア１８ａやＣｕ膜１２等の隙間に充填される。また、スタッドビア１８の上面が、熱硬化性樹脂３９より成る樹脂層２０の表面に露出する。
【００５４】
なお、熱硬化性樹脂３９に用いられている溶剤より成る希薄蒸気雰囲気内において、樹脂シート３６と樹脂基板１０とを圧着してもよい。
【００５５】
次に、樹脂基板１０を大気中に開放する。樹脂基板１０を大気中に開放すると、樹脂層２０に大気圧が加わるため、スタッドビア１８、Ｃｕ膜１２及び樹脂層２０間の微小な間隙に熱硬化性樹脂がほぼ完全に充填され、全面が平坦化される。冷却後、ベースフィルム３８を剥離する。次に、１５０℃、６０分の熱処理を行うことにより、熱硬化性の樹脂層２０を硬化する（図３（ｄ）参照）。
【００５６】
次に、６５℃の膨潤剤に樹脂層２０を１０分間浸漬することにより、樹脂層２０に前処理を施す。この後、７５℃の酸化剤に樹脂層２０を１０分間浸漬することにより、樹脂層２０の表面を粗化する。この後、６０℃の中和剤に樹脂層２０を１０分間浸漬することにより、樹脂層２０の表面を中和する。こうして、樹脂層２０の表面が粗化されることとなる。
【００５７】
次に、全面に、無電解めっき法により、Ｃｕより成るシード層（図示せず）を形成する。この後、電解めっき法により、膜厚１８μｍのＣｕ膜２２を形成する（図４（ａ）参照）。
【００５８】
次に、全面に、フォトレジスト膜を形成する。この後、フォトリソグラフィ技術により、Ｃｕ膜２２に達する開口部４２を形成する。開口部４２の平面形状は、スタッドビア１８ａの平面形状と同様とする。こうして、開口部４２が形成されたフォトレジストマスク４４が形成される（図４（ｂ）参照）。
【００５９】
次に、フォトレジストマスク４４をマスクとして、電解めっき法により、開口部４２内にスタッドビアを形成する。これにより、高さ約１００μｍのスタッドビア１８ｂが形成される（図４（ｃ）参照）。
【００６０】
次に、図８（ｂ）に示すような熱硬化性の樹脂シート４６を用意する。この樹脂シート４６は、厚さ３８μｍのポリプロピレンフィルムより成るベースフィルム４８上に、厚さ１００μｍの熱硬化性樹脂４９を塗布し、更に、厚さ３０μｍのポリエチレンフィルムより成る保護フィルム５０を貼り付けることにより構成されている。
【００６１】
次に、樹脂シート４６から保護フィルム５０を剥離する。この後、保護フィルム５０が剥離された樹脂シート４６を樹脂基板１０上に載置する。その際、樹脂シート４６の熱硬化性樹脂４９側を、樹脂基板１０に対向させる（図４（ｄ）参照）。
【００６２】
次に、図３（ｄ）に示す回路基板の製造方法と同様にして、Ｃｕ膜２２上に、熱硬化性樹脂４９より成る樹脂層２４ａを形成する（図５（ａ）参照）。
【００６３】
次に、上記と同様にして、樹脂層２４ａの表面を粗化する。この後、上記と同様にして、Ｃｕより成るシード層５２を形成する（図５（ｂ）参照）。
【００６４】
次に、全面に、フォトレジスト膜を形成する。この後、フォトリソグラフィ技術により、フォトレジスト膜に、スタッドビア１８ｂと同様の平面形状の開口部５４と、配線２６（図１参照）の形状の開口部５６とを形成する。こうして、フォトレジスト膜より成るフォトレジストマスク５８が形成される（図５（ｃ）参照）。
【００６５】
次に、フォトレジストマスク５８をマスクとして、電解めっき法により、高さ１８μｍの配線２６を形成する。この際、スタッドビア１８ｂも、配線２６と同様の成膜速度で成長する。この後、アッシングにより、フォトレジストマスク５８を除去する（図５（ｄ）参照）。
【００６６】
次に、全面に、フォトレジスト膜を形成する。この後、フォトリソグラフィ技術により、フォトレジスト膜に、スタッドビア１８ｂと同様の平面形状の開口部６０を形成する。こうして、フォトレジスト膜より成るフォトレジストマスク６２が形成される。
【００６７】
次に、フォトレジストマスク６２をマスクとして、電解めっき法により、開口部６０内にスタッドビア１８ｂを更に成長する。この後、溶剤により、フォトレジストマスク６２を除去する。この後、塩化第二鉄溶液により、露出しているシード層５２をエッチングする（図６（ｂ）参照）。
【００６８】
次に、図８（ｂ）に示す熱硬化性の樹脂シート４６を用意する。この後、樹脂シート４６から保護フィルム５０を剥離し、保護フィルム５０が剥離された樹脂シート４９を樹脂基板１０上に載置する（図６（ｃ）参照）。
【００６９】
次に、図４（ｄ）に示す回路基板の製造方法と同様にして、樹脂層２４ｂを形成する。こうして、樹脂層２４ａ及び樹脂層２４ｂより成る樹脂層２４が形成される。
【００７０】
この後、上記と同様にして配線等を適宜多層化してもよい。こうして本実施形態による半導体装置が製造される。
【００７１】
本実施形態による回路基板の製造方法は、スタッドビアを形成した回路基板に、熱硬化性樹脂が塗布された樹脂シートを圧着することにより、簡便な工程で多層配線基板を形成することに主な特徴の一つがある。本実施形態によれば、樹脂シートを圧着することにより、簡便な工程で多層配線基板を形成するので、製造工数を削減することができ、ひいては低コストで回路基板を製造することができる。
【００７２】
また、本実施形態による回路基板の製造方法は、高誘電率フィラーが混合された熱硬化性樹脂が塗布された樹脂シートを圧着することにより、デカップリングコンデンサの誘電体膜を形成することにも主な特徴の一つがある。本実施形態によれば、熱硬化性の樹脂を加熱・圧着することにより、デカップリングコンデンサの誘電体膜を形成するので、ピンホールが少なく信頼性の高いデカップリングコンデンサを回路基板に一体形成することができる。これにより、半導体素子の電源ラインの直近に信頼性の高いデカップリングコンデンサを接続することができ、また、動作周波数の更なる高周波化を実現することができる。
【００７３】
しかも、本実施形態によれば、回路基板に別個にデカップリングコンデンサを実装する必要がないので、部品点数を少なくすることができ、ひいてはコストダウンに寄与することができる。
【００７４】
［第２実施形態］
本発明の第２実施形態による半導体装置及びその製造方法を図９乃至図１１を用いて説明する。図９は、本実施形態による半導体装置を示す断面図である。図１０及び図１１は、本実施形態による半導体装置の製造方法を示す工程断面図である。図１乃至図８に示す第１実施形態による回路基板及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【００７５】
（半導体装置）
まず、本実施形態による半導体装置を図９を用いて説明する。
【００７６】
シリコン基板１００上には、半導体素子（図示せず）が形成されており、また、シリコン基板１００上に形成された層間絶縁膜１０２には、配線１０４や導体プラグ（図示せず）等が埋め込まれている。
【００７７】
層間絶縁膜１０２上には、膜厚０．５μｍのシリコン窒化膜１０６が形成されており、シリコン窒化膜１０６上には、膜厚１０μｍのポリイミド膜１０８が形成されている。ポリイミド膜１０８は、フリップチップボンディングの接合応力を緩和するものである。
【００７８】
こうして構成された下地基板上には、Ｃｕより成る高さ３μｍ、幅１０μｍの配線１１０が形成されている。配線１１０は、配線１０４に達するコンタクトホール１１２を介して、配線１０４に接続されている。配線１１０上には、Ｃｕより成る高さ２０μｍ、直径１０μｍのスタッドビア１１４が形成されている。なお、配線１０４の幅やスタッドビア１１４の直径は、更に微細化することが可能である。
【００７９】
配線１１０及びスタッドビア１１４が形成された下地基板上には、熱硬化性の樹脂層１１６が形成されている。
【００８０】
スタッドビア１１４上には、膜厚３μｍのＮｉ／Ａｕより成る導電膜１１８が形成されており、導電膜１１８上には、半田バンプ１２０が形成されている。こうして、本実施形態による半導体装置が構成されている。
【００８１】
（半導体装置の製造方法）
次に、本実施形態による半導体装置の製造方法を図１０乃至図１１を用いて説明する。なお、本実施形態による半導体装置の製造方法の基本的な原理は、第１実施形態に示す回路基板の製造方法と同様であるので、適宜説明を省略し、説明を簡略化する。
【００８２】
まず、８インチのシリコンウェハ１００に、半導体素子（図示せず）、導体プラグ（図示せず）、配線１０４等を形成する。これにより、導体プラグや配線１０４が層間絶縁膜１０２に埋め込まれる。
【００８３】
次に、全面に、ＣＶＤ法により、膜厚０．５μｍのシリコン窒化膜１０６を形成する。次に、全面に、スピンコート法により、膜厚１０μｍのポリイミド膜１０８を形成する。こうして、下地基板が構成される。
【００８４】
次に、フォトリソグラフィ技術により、配線１０４に達するコンタクトホール１１２を形成する（図１０（ａ）参照）。
【００８５】
次に、下地基板上に、第１実施形態と同様にして、Ｃｕより成る高さ３μｍの配線１１０を形成する。配線１１０は、コンタクトホール１１２を介して、層間絶縁膜１０２に埋め込まれた配線１０４に接続される（図１０（ｂ）参照）。
【００８６】
次に、配線１１０上に、第１実施形態と同様にして、Ｃｕより成る高さ２０μｍのスタッドビア１１４を形成する（図１０（ｃ）参照）。
【００８７】
次に、全面に、第１実施形態と同様にして、熱硬化性の樹脂層１１６を形成する。これにより、下地基板の表面が樹脂層１１６により封止される（図１１（ａ）参照）。
【００８８】
次に、樹脂層１１６表面に露出するスタッドビア１１４上に、膜厚３μｍのＮｉ／Ａｕより成る導電膜１１８を形成する。
【００８９】
次に、導電膜１１８上に、半田バンプ１２０を形成する（図１１（ｂ）参照）。
【００９０】
この後、シリコンウェハ１００をダイシングすることにより、ＣＳＰが製造される。
【００９１】
本実施形態は、熱硬化性の樹脂シートを用いて半導体ウェハの表面を封止することに主な特徴がある。本実施形態によれば、熱硬化性の樹脂シートを用いて半導体ウェハの表面を封止するので、大型の半導体ウェハを用いた場合であっても、半導体ウェハの全面を熱硬化性の樹脂で封止することができる。従って、本実施形態によれば、ウェハレベルＣＳＰ技術を用いて微細な半導体装置を簡便な工程で製造することができ、低いコストで半導体装置を提供することができる。
【００９２】
（変形例）
次に、本実施形態による変形例による半導体装置を図１２乃至図１４を用いて説明する。図１２は、本変形例による半導体装置の実装状態を示す断面図である。図１３は、本変形例による半導体装置で用いられる回路基板を示す断面図である。図１４は、本変形例による半導体装置で用いられるＭＣＭ（Multi Chip Module、マルチチップモジュール）基板を示す断面図である。
【００９３】
本変形例による半導体装置は、図９に示す半導体装置が、デカップリングコンデンサが形成された回路基板を介して、ＭＣＭ基板に実装されていることに主な特徴がある。
【００９４】
まず、本変形例で用いられる回路基板について、図１３を用いて説明する。
【００９５】
図１３に示すように、シリコン基板２００上には、膜厚１μｍのＣｕ膜２０２が形成されており、Ｃｕ膜２０２上には、高誘電率フィラーが混合された膜厚１μｍの熱硬化性樹脂より成る誘電体膜２０４が形成されている。誘電体膜２０４上には、膜厚１μｍのＣｕ膜２０６が形成されている。これらＣｕ膜２０２、誘電体膜２０４及びＣｕ膜２０６により、デカップリングコンデンサ２０８が構成されている。
【００９６】
Ｃｕ膜２０２はＣｕより成るビア２１０ａに接続されており、Ｃｕ膜２０６はＣｕより成るビア２１０ｃに接続されている。なお、後述するように、ビア２１０ａはグランド線に接続され、ビア２１０ｂは信号線に接続され、ビア２１０ｃは電源線に接続される。
【００９７】
Ｃｕ膜２０６上には、膜厚１０μｍのポリイミドより成る絶縁膜２１２が形成されている。
【００９８】
ビア２１０ａ〜２１０ｃの上面及び下面には、膜厚３μｍのＮｉ／Ａｕより成る導電膜２１４、２１６が形成されている。更に、導電膜２１４上には、半田バンプ２１８が形成されている。
【００９９】
次に、本変形例で用いられるＭＣＭ基板について図１４を用いて説明する。
【０１００】
図１４に示すように、シリコン基板３００上に形成された層間絶縁膜３０２には、グランド線３０４ａ、信号線３０４ｂ、電源線３０４ｃが埋め込まれている。
【０１０１】
層間絶縁膜３０２上には、導電膜３０６が形成されている。
【０１０２】
次に、本実施形態による半導体装置の実装状態を図１２を用いて説明する。図１２は、本実施形態による半導体装置の実装状態を示す断面図である。
【０１０３】
図１２に示すように、図１４に示すＭＣＭ基板上には、図１３に示す回路基板が実装されており、図１３に示す回路基板上には、図９に示す半導体装置が実装されている。こうして、本変形例による半導体装置が構成されている。
【０１０４】
このように、本変形例によれば、内部にデカップリングコンデンサが形成された回路基板を介して、ＭＣＭ基板とＣＳＰとを接続するので、配線を延在することなく電源線に直接デカップリングコンデンサを接続することができる。
【０１０５】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【０１０６】
例えば、第１及び第２実施形態では、樹脂フィルムに熱硬化性樹脂を用いたが、熱硬化性樹脂のみならず熱可塑性樹脂を用いてもよい。熱可塑性樹脂としては、例えばテクノアルファ株式会社製のポリイミドフィルムを用いることができる。熱可塑性樹脂を用いる場合には、ラミネート装置で加圧する際に、加熱温度を例えば２６０℃、加熱時間を例えば３０分とすればよい。熱可塑性樹脂を用いる場合には、長時間の熱硬化を行う必要がないので、迅速に回路基板を製造することができる。なお、熱可塑性樹脂を用いる場合には、シード層はスパッタ法により形成することが望ましい。
【０１０７】
また、第２実施形態では、半導体基板上にキャパシタを形成しなかったが、第１実施形態の技術を適用することにより、半導体基板上にキャパシタを形成してもよい。半導体基板上にキャパシタを形成すれば、別途キャパシタを設ける必要がなくなるので、更なるコストダウンに寄与することができる。また、キャパシタに接続する配線を設ける必要がないので、配線のレイアウトを簡略化することができる。また、半導体素子の直近の電源線にキャパシタを設けるので、動作速度の更なる高速化を実現することができる。
【０１０８】
また、第１及び第２実施形態では、ポリプロピレンフィルムより成るベースフィルムを用いたが、ベースフィルムとして導電膜、例えば銅箔を用いてもよい。この導電膜を剥がさなければ、配線等として用いることが可能である。
【０１０９】
また、第１及び第２実施形態では、樹脂層を形成した後に表面を研磨しなかったが、樹脂層を形成した後に表面を研磨してもよい。これにより、スタッドビアの電気抵抗を低減することができる。
【０１１０】
また、第２実施形態では、樹脂層を形成した後に半田バンプを形成したが、半田バンプを形成した後に樹脂層を形成してもよい。
【０１１１】
【発明の効果】
以上の通り、本発明によれば、樹脂シートを圧着することにより、簡便な工程で多層配線基板を形成するので、製造工数を削減することができ、ひいては低コストで回路基板を製造することができる。
【０１１２】
また、本発明によれば、熱硬化性の樹脂を加熱・圧着することにより、デカップリングコンデンサの誘電体膜を形成するので、ピンホールが少なく信頼性の高いデカップリングコンデンサを回路基板に一体形成することができる。これにより、半導体素子の電源ラインの直近に信頼性の高いデカップリングコンデンサを接続することができ、また、動作周波数の更なる高周波化を実現することができる。
【０１１３】
また、本発明によれば、回路基板に別個にデカップリングコンデンサを実装する必要がないので、部品点数を少なくすることができ、ひいてはコストダウンに寄与することができる。
【０１１４】
また、本発明によれば、熱硬化性の樹脂シートを用いて半導体ウェハの表面を封止するので、大型の半導体ウェハを用いた場合であっても、半導体ウェハの全面を熱硬化性の樹脂で封止することができる。従って、本発明によれば、ウェハレベルＣＳＰ技術を用いて微細な半導体装置を簡便な工程で製造することができ、低いコストで半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による回路基板を示す断面図である。
【図２】本発明の第１実施形態による回路基板の製造方法を示す工程断面図（その１）である。
【図３】本発明の第１実施形態による回路基板の製造方法を示す工程断面図（その２）である。
【図４】本発明の第１実施形態による回路基板の製造方法を示す工程断面図（その３）である。
【図５】本発明の第１実施形態による回路基板の製造方法を示す工程断面図（その４）である。
【図６】本発明の第１実施形態による回路基板の製造方法を示す工程断面図（その５）である。
【図７】本発明の第１実施形態による回路基板の製造方法を示す工程断面図（その６）である。
【図８】樹脂シートを示す断面斜視図である。
【図９】本発明の第２実施形態による半導体装置を示す断面図である。
【図１０】本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図１１】本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図１２】本発明の第２実施形態の変形例による半導体装置を示す断面図である。
【図１３】本発明の第２実施形態の変形例で用いられる回路基板を示す断面図である。
【図１４】本発明の第２実施形態の変形例で用いられるＭＣＭ基板を示す断面図である。
【符号の説明】
１０…樹脂基板
１２…Ｃｕ膜
１４…Ｃｕ膜
１６…開口部
１８、１８ａ、１８ｂ…スタッドビア
２０…樹脂層
２２…Ｃｕ膜
２３…デカップリングコンデンサ
２４、２４ａ、２４ｂ…樹脂層
２６…配線
２８…開口部
３０…フォトレジストマスク
３２…開口部
３４…フォトレジストマスク
３６…樹脂シート
３８…ベースフィルム
３９…熱硬化性樹脂
４０…保護フィルム
４２…開口部
４４…フォトレジストマスク
４６…樹脂シート
４８…ベースフィルム
４９…熱硬化性樹脂
５０…保護フィルム
５２…シード層
５４…開口部
５６…開口部
５８…フォトレジストマスク
６０…開口部
６２…フォトレジストマスク
１００…シリコン基板
１０２…層間絶縁膜
１０４…配線
１０６…シリコン窒化膜
１０８…ポリイミド膜
１１０…配線
１１２…コンタクトホール
１１４…スタッドビア
１１６…樹脂層
１１８…導電膜
１２０…半田バンプ
２００…シリコン基板
２０２…Ｃｕ膜
２０４…誘電体膜
２０６…Ｃｕ膜
２０８…デカップリングコンデンサ
２１０ａ〜２１０ｃ…ビア
２１２…絶縁膜
２１４…導電膜
２１６…導電膜
２１８…半田バンプ
３００…シリコン基板
３０２…層間絶縁膜
３０４ａ…グランド線
３０４ｂ…信号線
３０４ｃ…電源線
３０６…導電膜
【発明の属する技術分野】
本発明は、回路基板及びその製造方法並びに半導体装置及びその製造方法に係り、特に微細化・高密度化を実現しうる回路基板及びその製造方法並びに半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近時、ベアチップタイプの半導体装置やＣＳＰ（Chip Size Package)タイプの半導体装置等、端子間隔の狭い半導体装置に対応しうる回路基板として、ビルドアップ基板が提案されている。ビルドアップ基板は、コア部を挟んで高密度配線パターンを積み上げることにより構成されるものであり、配線のピッチの微細化、配線の高密度化に寄与するものとして注目されている。
【０００３】
一方、ＣＳＰタイプの半導体装置を短い工程で製造することができる技術として、いわゆるウェハレベルＣＳＰ技術が注目されている。かかる技術では、半導体ウェハをダイシングする前に表面を樹脂封止するので、工数削減に寄与することができるものとして注目されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述したビルドアップ基板は、高密度パターンを積み上げた後にビアを形成するため、ビアのレイアウト上、微細化に限界がある。これを解決する技術として、ビアを形成した後に液状樹脂を塗布する技術が提案されているが（特開平１０−７５０６３号公報、特開平１０−３２１９９０号公報参照）、液状樹脂は膜厚の制御が困難であり、熱硬化時間が長いこと等の欠点がある。そこで、製造工数を増加することなく、微細な回路基板を製造する技術が待望されていた。
【０００５】
更には、半導体装置の動作速度の高速化に伴い、電源ノイズを低減すべく、回路基板内にデカップリングコンデンサを内蔵する技術が待望されている。しかし、デカップリングコンデンサの誘電体膜として液状樹脂を塗布した場合には、誘電体膜にピンホールが多くなってしまうため、実用化は困難である。そこで、歩留りを確保しつつ、回路基板内にデカップリングコンデンサを内蔵する技術が待望されていた。
【０００６】
また、上述したウェハレベルＣＳＰ技術では、電極突起を形成したウェハを治具に入れ、加熱しながら熱硬化性樹脂を押しつぶすことによりウェハ表面を樹脂封止していたため（特開平１０−７９３６２号公報、特開平１０−１２５７０５号公報参照）、大型の半導体ウェハを用いた場合には、熱硬化性樹脂が全面に広がりきらない場合が生じうる。一方、半導体ウェハを大型化した場合には、半導体ウェハの熱膨張率と熱硬化性樹脂の熱膨張率との整合性を確保すべく、熱硬化性樹脂に無機フィラーを導入することが必要であるが、無機フィラーを導入すると熱硬化性樹脂の流動性が更に低くなるため、更に熱硬化性樹脂がウェハ全面に広がりにくくなってしまう。ここで、電極突起を形成した半導体ウェハに、液状の熱硬化性樹脂を印刷したり塗布したりすることも考えられるが、この場合には熱硬化性樹脂を所望の膜厚に制御することが必ずしも容易ではなく、また、熱硬化時間が長い等の欠点がある。そこで、半導体ウェハの大型化に対応しうるウェハレベルＣＳＰ技術が求められていた。
【０００７】
本発明の目的は、製造工数を増加することなく、微細な回路基板を提供しうる回路基板及びその製造方法を提供することにある。
【０００８】
また、本発明の他の目的は、回路基板に高い歩留りでデカップリングコンデンサを内蔵しうる回路基板及びその製造方法を提供することにある。
【０００９】
また、本発明の更に他の目的は、大型の半導体ウェハを用いた場合であってもウェハレベルＣＳＰ技術を適用しうる半導体装置及びその製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
上記目的は、基板上に、第１の導電膜と、前記第１の導電膜から絶縁され、前記第１の導電膜の厚さより高い柱状の導電体とを形成する工程と、前記第１の導電膜及び前記柱状の導電体が形成された前記基板上に、高誘電率フィラーが混合された熱硬化性又は熱可塑性の樹脂から成る層を含む樹脂シートを加熱圧着し、前記第１の導電膜上を覆い且つ前記柱状の導電体の側面を覆うように形成された前記樹脂から成る絶縁膜を形成する工程と、前記絶縁膜上に、前記柱状の導電体に接続された第２の導電膜を形成する工程とを有し、前記第１の導電膜、前記絶縁膜、前記第２の導電膜により構成されるキャパシタを形成することを特徴とする回路基板の製造方法により達成される。これにより、ピンホールの少ないデカップリングコンデンサを回路基板に一体形成することができるので、半導体装置に供給される電源ラインのノイズを低減することができ、半導体装置の動作速度の高速化に対応することができる。
また、上記の回路基板の製造方法において、前記高誘電率フィラーは、チタン酸バリウムストロンチウムであることが望ましい。
【００１６】
また、上記目的は、半導体基板上に、第１の導電膜と、前記第１の導電膜から絶縁され、前記第１の導電膜の厚さより高い柱状の導電体とを形成する工程と、前記第１の導電膜及び前記柱状の導電体が形成された前記半導体基板上に、高誘電率フィラーが混合された熱硬化性又は熱可塑性の樹脂から成る層を含む樹脂シートを加熱圧着し、前記第１の導電膜上を覆い且つ前記柱状の導電体の側面を覆うように形成された前記樹脂から成る絶縁膜を形成する工程と、前記絶縁膜上に、前記柱状の導電体に接続された第２の導電膜を形成する工程とを有し、前記第１の導電膜、前記絶縁膜、前記第２の導電膜により構成されるキャパシタを形成することを特徴とする半導体装置の製造方法により達成される。これにより、ピンホールの少ないデカップリングコンデンサを半導体装置に一体形成することができるので、半導体装置に供給される電源ラインのノイズを低減することができ、半導体装置の動作速度の高速化に対応することができる。
【００１８】
【発明の実施の形態】
［第１実施形態］
本発明の第１実施形態による回路基板及びその製造方法を図１乃至図８を用いて説明する。図１は、本実施形態による回路基板を示す断面図である。図２乃至図７は、本実施形態による回路基板の製造方法を示す工程断面図である。図８は、樹脂シートを示す断面斜視図である。
【００１９】
（回路基板）
図１に示すように、ＢＴレジンより成る樹脂基板１０の上面及び下面には、膜厚１８μｍのＣｕ膜１２、１４が形成されている。なお、樹脂基板１０の材料として、ＢＴレジンのみならず、ＦＲ４等を適宜用いることができる。ここでＦＲ４とは、難燃性のグレードが４の材料である。
【００２０】
Ｃｕ膜１２には、樹脂基板１０に達する直径３０μｍの開口部１６が形成されている。開口部１６の内側には、直径１０μｍ以下、高さ１０μｍのスタッドビア１８ａが、Ｃｕ膜１２から離間して形成されている。ここでスタッドビア１８ａとは、柱状に形成された導電体のことである。
【００２１】
Ｃｕ膜１２とスタッドビア１８ａとが形成された樹脂基板１０上には、膜厚１０μｍの熱硬化性の樹脂層２０が形成されている。この樹脂層２０には、高誘電率フィラーが混合されており、これにより高誘電率フィラーを混合しない場合に比べて、約２倍の誘電率の膜が得られるようになっている。樹脂層２０上及びスタッドビア１８ａ上には、全面に、膜厚１８μｍのＣｕ膜２２が形成されている。こうして、Ｃｕ膜１２、樹脂層２０及びＣｕ膜２２より成るキャパシタ２３が構成されている。
【００２２】
スタッドビア１８ａの上方には、高さ２００μｍのスタッドビア１８ｂが延在している。こうして形成されたスタッドビア１８ａ及びスタッドビア１８ｂにより、全体の高さが約３００μｍのスタッドビア１８が構成されている。
【００２３】
Ｃｕ膜２２上及びスタッドビア１８ｂの側面には、膜厚１００μｍの熱硬化性の樹脂層２４ａが形成されており、樹脂層２４ａ上には、高さ１８μｍの配線２６が形成されている。
【００２４】
更に、樹脂層２４ａ上及び配線２６上には、膜厚１００μｍの熱硬化性の樹脂層２４ｂが形成されている。こうして、樹脂層２４ａ及び樹脂層２４ｂにより、全体として厚さ約２００μｍの樹脂層２４が構成されている。
【００２５】
なお、樹脂層２４上に、更に配線やスタッドビアを適宜形成してもよいし、更に熱硬化性の樹脂層を適宜形成してもよい。
【００２６】
本実施形態による回路基板は、Ｃｕ膜１２、樹脂層２０及びＣｕ膜２２により、デカップリングコンデンサ２３が構成されていることに一つの特徴がある。
【００２７】
従来は、回路基板上にデカップリングコンデンサを別途実装して、電源線とカップリングコンデンサとを配線により接続していたため、半導体素子の直近にデカップリングコンデンサを実装することができず、このため更なる電源ラインのノイズを更に低減することができなかった。
【００２８】
これに対し、本実施形態では、デカップリングコンデンサが回路基板に一体形成されているので、電源ノイズの低減を図ることができ、半導体装置の動作速度を更に高速化することが可能となる。具体的には、ＧＨｚレベルの高周波を用いることが可能となる。
【００２９】
しかも、本実施形態では、回路基板に別個にデカップリングコンデンサを実装する必要がないので、部品点数を少なくすることができ、ひいてはコストダウンに寄与することができる。
【００３０】
（回路基板の製造方法）
次に、本実施形態による回路基板の製造方法を図２乃至図８を用いて説明する。
【００３１】
本実施形態による回路基板の製造方法に先立って、本実施形態で用いられる熱硬化性の樹脂シートの作製方法について説明する。
【００３２】
まず、図８（ｂ）に示す熱硬化性の樹脂シートの作製方法について説明する。
【００３３】
はじめに、脂環式エポキシ樹脂（ダイセル化学製）１００重量部、フェノールノボラック樹脂（群栄化学製）６０重量部、２−メチル−４−エチル−イミダゾール（四国化成製）５重量部、シリカ３０重量部、及び６−（４−ビニルベンジル−ｎ−プロピル）アミノ−１，３，５−トリアジン−２，４−ジチオール５重量部を、ジオキサンより成る溶剤に溶解し、塗液を調製する。なお、シリカの添加量は、適用する基板の熱膨張率に応じて適宜調整する。
【００３４】
次に、調製した塗液を、ポリプロピレンフィルムより成るベースフィルム４８上に、約１００μｍの厚さになるように塗布する。なお、熱硬化性樹脂４９の厚さを薄くする場合には、塗液の塗布厚や溶剤の量を適宜調製すればよい。
【００３５】
次に、１００℃、２０分間の加熱・乾燥を行う。
【００３６】
次に、熱硬化性樹脂４９上に、ポリエチレンフィルムより成る保護膜５０を貼り付ける。こうして、図８（ｂ）に示す熱硬化性の樹脂シート４６を作製しうる。
【００３７】
次に、図８（ａ）に示す高誘電率フィラーを混合した樹脂シートの作製方法について説明する。
【００３８】
まず、脂環式エポキシ樹脂（ダイセル化学製）１００重量部、フェノールノボラック樹脂（群栄化学製）６０重量部、２−メチル−４−エチル−イミダゾール（四国化成製）５重量部、粒径１μｍのチタン酸バリウムストロンチウム２００重量部、及び６−（４−ビニルベンジル−ｎ−プロピル）アミノ−１，３，５−トリアジン−２，４−ジオチール５重量部を、ジオキサンより成る溶剤に溶解し、塗液を調製する。
【００３９】
次に、調製した塗液を、ポリプロピレンフィルムより成るベースフィルム３８上に、約１０μｍの厚さに成るように塗布する。
【００４０】
次に、１００℃、２０分間の加熱・乾燥を行う。
【００４１】
次に、熱硬化性樹脂３９上に、ポリエチレンフィルムより成る保護膜４０を貼り付ける。
【００４２】
こうして、高誘電率フィラーが混合された熱硬化性の樹脂シート３６を作製する。こうして、図８（ａ）に示す高誘電率フィラーを混合した樹脂シート３６を作製しうる。
【００４３】
次に、本実施形態による回路基板の製造方法について図２乃至図８を用いて説明する。
【００４４】
まず、図２（ａ）に示すように、上面及び下面に膜厚１８μｍのＣｕ膜１２、１４が形成された樹脂基板１０を用意する。Ｃｕ膜１２、１４は、例えば銅箔を樹脂基板１０の表面に張ることにより形成される。また、樹脂基板１０としては、例えばＢＴレジンより成る樹脂基板（三菱ガス化学株式会社製）を用いることができる。
【００４５】
次に、全面に、フォトレジスト膜を形成する。フォトレジスト膜は、一般のフォトレジストを塗布することにより形成してもよいし、ドライフィルムレジストをラミネートすることにより形成してもよい。ドライフィルムレジストとしては、例えば旭化成株式会社製のドライフィルムレジストを用いることができる。
【００４６】
次に、フォトリソグラフィ技術により、フォトレジスト膜に、Ｃｕ膜１２に達する開口部２８を形成する。開口部２８の形状は、例えば直径１０μｍとする。なお、開口部の直径は必要に応じて更に微細化することも可能である。こうして、開口部２８が形成されたフォトレジストマスク３０が形成される（図２（ｂ）参照）。
【００４７】
次に、フォトレジストマスク３０をマスクとして、Ｃｕ膜１２を硫酸銅浴に浸漬し、電解めっきを行う。これにより、開口部２８内に、直径１０μｍ、高さ１０μｍのスタッドビア１８ａが形成される（図２（ｃ）参照）。
【００４８】
次に、アッシングにより、フォトレジストマスク３０を除去する（図２（ｄ）参照）。
【００４９】
次に、全面に、フォトレジスト膜を形成する。この後、フォトリソグラフィ技術により、フォトレジスト膜に、スタッドビア１８ａの周囲を囲うようにリング状の開口部３２を形成する。これにより、リング状の開口部３２を有するフォトレジストマスク３４が形成される（図３（ａ）参照）。
【００５０】
次に、フォトレジストマスク３４をマスクとして、Ｃｕ膜１２をエッチングする。これにより、スタッドビア１８ａの周囲のＣｕ膜１２がエッチングされ、スタッドビア１８ａとＣｕ膜１２とが互いに絶縁される（図３（ｂ）参照）。この後、アッシングにより、フォトレジストマスク３４を除去する。
【００５１】
次に、図８（ａ）に示すような熱硬化性の樹脂シート３６を用意する。この樹脂シート３６は、厚さ３８μｍのポリプロピレンフィルムより成るベースフィルム３８上に、厚さ１０μｍの熱硬化性樹脂３９を塗布し、更に、厚さ３０μｍのポリエチレンフィルムより成る保護フィルム４０を貼り付けることにより構成されている。熱硬化性樹脂３９には高誘電率フィラーが混合されており、これにより高誘電率フィラーを混合しない場合に比べて、約２倍の誘電率の熱硬化性樹脂３９が得られる。
【００５２】
次に、樹脂シート３６から、保護フィルム４０を剥離する。この後、保護フィルム４０が剥離された樹脂シート３６を樹脂基板１０上に載置する。その際、樹脂シート３６の熱硬化性樹脂３９側を、樹脂基板１０に対向させる（図３（ｃ）参照）。
【００５３】
次に、樹脂シート３６が上面に載置された樹脂基板１０を、ラミネート装置内に導入する。この後、ラミネート装置内を減圧し、７０℃で加熱しながら、ラミネート装置の加圧壁により、樹脂シート３６と樹脂基板１０とを圧着する。これにより、半硬化状態の熱硬化性樹脂３９が、スタッドビア１８ａやＣｕ膜１２等の隙間に充填される。また、スタッドビア１８の上面が、熱硬化性樹脂３９より成る樹脂層２０の表面に露出する。
【００５４】
なお、熱硬化性樹脂３９に用いられている溶剤より成る希薄蒸気雰囲気内において、樹脂シート３６と樹脂基板１０とを圧着してもよい。
【００５５】
次に、樹脂基板１０を大気中に開放する。樹脂基板１０を大気中に開放すると、樹脂層２０に大気圧が加わるため、スタッドビア１８、Ｃｕ膜１２及び樹脂層２０間の微小な間隙に熱硬化性樹脂がほぼ完全に充填され、全面が平坦化される。冷却後、ベースフィルム３８を剥離する。次に、１５０℃、６０分の熱処理を行うことにより、熱硬化性の樹脂層２０を硬化する（図３（ｄ）参照）。
【００５６】
次に、６５℃の膨潤剤に樹脂層２０を１０分間浸漬することにより、樹脂層２０に前処理を施す。この後、７５℃の酸化剤に樹脂層２０を１０分間浸漬することにより、樹脂層２０の表面を粗化する。この後、６０℃の中和剤に樹脂層２０を１０分間浸漬することにより、樹脂層２０の表面を中和する。こうして、樹脂層２０の表面が粗化されることとなる。
【００５７】
次に、全面に、無電解めっき法により、Ｃｕより成るシード層（図示せず）を形成する。この後、電解めっき法により、膜厚１８μｍのＣｕ膜２２を形成する（図４（ａ）参照）。
【００５８】
次に、全面に、フォトレジスト膜を形成する。この後、フォトリソグラフィ技術により、Ｃｕ膜２２に達する開口部４２を形成する。開口部４２の平面形状は、スタッドビア１８ａの平面形状と同様とする。こうして、開口部４２が形成されたフォトレジストマスク４４が形成される（図４（ｂ）参照）。
【００５９】
次に、フォトレジストマスク４４をマスクとして、電解めっき法により、開口部４２内にスタッドビアを形成する。これにより、高さ約１００μｍのスタッドビア１８ｂが形成される（図４（ｃ）参照）。
【００６０】
次に、図８（ｂ）に示すような熱硬化性の樹脂シート４６を用意する。この樹脂シート４６は、厚さ３８μｍのポリプロピレンフィルムより成るベースフィルム４８上に、厚さ１００μｍの熱硬化性樹脂４９を塗布し、更に、厚さ３０μｍのポリエチレンフィルムより成る保護フィルム５０を貼り付けることにより構成されている。
【００６１】
次に、樹脂シート４６から保護フィルム５０を剥離する。この後、保護フィルム５０が剥離された樹脂シート４６を樹脂基板１０上に載置する。その際、樹脂シート４６の熱硬化性樹脂４９側を、樹脂基板１０に対向させる（図４（ｄ）参照）。
【００６２】
次に、図３（ｄ）に示す回路基板の製造方法と同様にして、Ｃｕ膜２２上に、熱硬化性樹脂４９より成る樹脂層２４ａを形成する（図５（ａ）参照）。
【００６３】
次に、上記と同様にして、樹脂層２４ａの表面を粗化する。この後、上記と同様にして、Ｃｕより成るシード層５２を形成する（図５（ｂ）参照）。
【００６４】
次に、全面に、フォトレジスト膜を形成する。この後、フォトリソグラフィ技術により、フォトレジスト膜に、スタッドビア１８ｂと同様の平面形状の開口部５４と、配線２６（図１参照）の形状の開口部５６とを形成する。こうして、フォトレジスト膜より成るフォトレジストマスク５８が形成される（図５（ｃ）参照）。
【００６５】
次に、フォトレジストマスク５８をマスクとして、電解めっき法により、高さ１８μｍの配線２６を形成する。この際、スタッドビア１８ｂも、配線２６と同様の成膜速度で成長する。この後、アッシングにより、フォトレジストマスク５８を除去する（図５（ｄ）参照）。
【００６６】
次に、全面に、フォトレジスト膜を形成する。この後、フォトリソグラフィ技術により、フォトレジスト膜に、スタッドビア１８ｂと同様の平面形状の開口部６０を形成する。こうして、フォトレジスト膜より成るフォトレジストマスク６２が形成される。
【００６７】
次に、フォトレジストマスク６２をマスクとして、電解めっき法により、開口部６０内にスタッドビア１８ｂを更に成長する。この後、溶剤により、フォトレジストマスク６２を除去する。この後、塩化第二鉄溶液により、露出しているシード層５２をエッチングする（図６（ｂ）参照）。
【００６８】
次に、図８（ｂ）に示す熱硬化性の樹脂シート４６を用意する。この後、樹脂シート４６から保護フィルム５０を剥離し、保護フィルム５０が剥離された樹脂シート４９を樹脂基板１０上に載置する（図６（ｃ）参照）。
【００６９】
次に、図４（ｄ）に示す回路基板の製造方法と同様にして、樹脂層２４ｂを形成する。こうして、樹脂層２４ａ及び樹脂層２４ｂより成る樹脂層２４が形成される。
【００７０】
この後、上記と同様にして配線等を適宜多層化してもよい。こうして本実施形態による半導体装置が製造される。
【００７１】
本実施形態による回路基板の製造方法は、スタッドビアを形成した回路基板に、熱硬化性樹脂が塗布された樹脂シートを圧着することにより、簡便な工程で多層配線基板を形成することに主な特徴の一つがある。本実施形態によれば、樹脂シートを圧着することにより、簡便な工程で多層配線基板を形成するので、製造工数を削減することができ、ひいては低コストで回路基板を製造することができる。
【００７２】
また、本実施形態による回路基板の製造方法は、高誘電率フィラーが混合された熱硬化性樹脂が塗布された樹脂シートを圧着することにより、デカップリングコンデンサの誘電体膜を形成することにも主な特徴の一つがある。本実施形態によれば、熱硬化性の樹脂を加熱・圧着することにより、デカップリングコンデンサの誘電体膜を形成するので、ピンホールが少なく信頼性の高いデカップリングコンデンサを回路基板に一体形成することができる。これにより、半導体素子の電源ラインの直近に信頼性の高いデカップリングコンデンサを接続することができ、また、動作周波数の更なる高周波化を実現することができる。
【００７３】
しかも、本実施形態によれば、回路基板に別個にデカップリングコンデンサを実装する必要がないので、部品点数を少なくすることができ、ひいてはコストダウンに寄与することができる。
【００７４】
［第２実施形態］
本発明の第２実施形態による半導体装置及びその製造方法を図９乃至図１１を用いて説明する。図９は、本実施形態による半導体装置を示す断面図である。図１０及び図１１は、本実施形態による半導体装置の製造方法を示す工程断面図である。図１乃至図８に示す第１実施形態による回路基板及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【００７５】
（半導体装置）
まず、本実施形態による半導体装置を図９を用いて説明する。
【００７６】
シリコン基板１００上には、半導体素子（図示せず）が形成されており、また、シリコン基板１００上に形成された層間絶縁膜１０２には、配線１０４や導体プラグ（図示せず）等が埋め込まれている。
【００７７】
層間絶縁膜１０２上には、膜厚０．５μｍのシリコン窒化膜１０６が形成されており、シリコン窒化膜１０６上には、膜厚１０μｍのポリイミド膜１０８が形成されている。ポリイミド膜１０８は、フリップチップボンディングの接合応力を緩和するものである。
【００７８】
こうして構成された下地基板上には、Ｃｕより成る高さ３μｍ、幅１０μｍの配線１１０が形成されている。配線１１０は、配線１０４に達するコンタクトホール１１２を介して、配線１０４に接続されている。配線１１０上には、Ｃｕより成る高さ２０μｍ、直径１０μｍのスタッドビア１１４が形成されている。なお、配線１０４の幅やスタッドビア１１４の直径は、更に微細化することが可能である。
【００７９】
配線１１０及びスタッドビア１１４が形成された下地基板上には、熱硬化性の樹脂層１１６が形成されている。
【００８０】
スタッドビア１１４上には、膜厚３μｍのＮｉ／Ａｕより成る導電膜１１８が形成されており、導電膜１１８上には、半田バンプ１２０が形成されている。こうして、本実施形態による半導体装置が構成されている。
【００８１】
（半導体装置の製造方法）
次に、本実施形態による半導体装置の製造方法を図１０乃至図１１を用いて説明する。なお、本実施形態による半導体装置の製造方法の基本的な原理は、第１実施形態に示す回路基板の製造方法と同様であるので、適宜説明を省略し、説明を簡略化する。
【００８２】
まず、８インチのシリコンウェハ１００に、半導体素子（図示せず）、導体プラグ（図示せず）、配線１０４等を形成する。これにより、導体プラグや配線１０４が層間絶縁膜１０２に埋め込まれる。
【００８３】
次に、全面に、ＣＶＤ法により、膜厚０．５μｍのシリコン窒化膜１０６を形成する。次に、全面に、スピンコート法により、膜厚１０μｍのポリイミド膜１０８を形成する。こうして、下地基板が構成される。
【００８４】
次に、フォトリソグラフィ技術により、配線１０４に達するコンタクトホール１１２を形成する（図１０（ａ）参照）。
【００８５】
次に、下地基板上に、第１実施形態と同様にして、Ｃｕより成る高さ３μｍの配線１１０を形成する。配線１１０は、コンタクトホール１１２を介して、層間絶縁膜１０２に埋め込まれた配線１０４に接続される（図１０（ｂ）参照）。
【００８６】
次に、配線１１０上に、第１実施形態と同様にして、Ｃｕより成る高さ２０μｍのスタッドビア１１４を形成する（図１０（ｃ）参照）。
【００８７】
次に、全面に、第１実施形態と同様にして、熱硬化性の樹脂層１１６を形成する。これにより、下地基板の表面が樹脂層１１６により封止される（図１１（ａ）参照）。
【００８８】
次に、樹脂層１１６表面に露出するスタッドビア１１４上に、膜厚３μｍのＮｉ／Ａｕより成る導電膜１１８を形成する。
【００８９】
次に、導電膜１１８上に、半田バンプ１２０を形成する（図１１（ｂ）参照）。
【００９０】
この後、シリコンウェハ１００をダイシングすることにより、ＣＳＰが製造される。
【００９１】
本実施形態は、熱硬化性の樹脂シートを用いて半導体ウェハの表面を封止することに主な特徴がある。本実施形態によれば、熱硬化性の樹脂シートを用いて半導体ウェハの表面を封止するので、大型の半導体ウェハを用いた場合であっても、半導体ウェハの全面を熱硬化性の樹脂で封止することができる。従って、本実施形態によれば、ウェハレベルＣＳＰ技術を用いて微細な半導体装置を簡便な工程で製造することができ、低いコストで半導体装置を提供することができる。
【００９２】
（変形例）
次に、本実施形態による変形例による半導体装置を図１２乃至図１４を用いて説明する。図１２は、本変形例による半導体装置の実装状態を示す断面図である。図１３は、本変形例による半導体装置で用いられる回路基板を示す断面図である。図１４は、本変形例による半導体装置で用いられるＭＣＭ（Multi Chip Module、マルチチップモジュール）基板を示す断面図である。
【００９３】
本変形例による半導体装置は、図９に示す半導体装置が、デカップリングコンデンサが形成された回路基板を介して、ＭＣＭ基板に実装されていることに主な特徴がある。
【００９４】
まず、本変形例で用いられる回路基板について、図１３を用いて説明する。
【００９５】
図１３に示すように、シリコン基板２００上には、膜厚１μｍのＣｕ膜２０２が形成されており、Ｃｕ膜２０２上には、高誘電率フィラーが混合された膜厚１μｍの熱硬化性樹脂より成る誘電体膜２０４が形成されている。誘電体膜２０４上には、膜厚１μｍのＣｕ膜２０６が形成されている。これらＣｕ膜２０２、誘電体膜２０４及びＣｕ膜２０６により、デカップリングコンデンサ２０８が構成されている。
【００９６】
Ｃｕ膜２０２はＣｕより成るビア２１０ａに接続されており、Ｃｕ膜２０６はＣｕより成るビア２１０ｃに接続されている。なお、後述するように、ビア２１０ａはグランド線に接続され、ビア２１０ｂは信号線に接続され、ビア２１０ｃは電源線に接続される。
【００９７】
Ｃｕ膜２０６上には、膜厚１０μｍのポリイミドより成る絶縁膜２１２が形成されている。
【００９８】
ビア２１０ａ〜２１０ｃの上面及び下面には、膜厚３μｍのＮｉ／Ａｕより成る導電膜２１４、２１６が形成されている。更に、導電膜２１４上には、半田バンプ２１８が形成されている。
【００９９】
次に、本変形例で用いられるＭＣＭ基板について図１４を用いて説明する。
【０１００】
図１４に示すように、シリコン基板３００上に形成された層間絶縁膜３０２には、グランド線３０４ａ、信号線３０４ｂ、電源線３０４ｃが埋め込まれている。
【０１０１】
層間絶縁膜３０２上には、導電膜３０６が形成されている。
【０１０２】
次に、本実施形態による半導体装置の実装状態を図１２を用いて説明する。図１２は、本実施形態による半導体装置の実装状態を示す断面図である。
【０１０３】
図１２に示すように、図１４に示すＭＣＭ基板上には、図１３に示す回路基板が実装されており、図１３に示す回路基板上には、図９に示す半導体装置が実装されている。こうして、本変形例による半導体装置が構成されている。
【０１０４】
このように、本変形例によれば、内部にデカップリングコンデンサが形成された回路基板を介して、ＭＣＭ基板とＣＳＰとを接続するので、配線を延在することなく電源線に直接デカップリングコンデンサを接続することができる。
【０１０５】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【０１０６】
例えば、第１及び第２実施形態では、樹脂フィルムに熱硬化性樹脂を用いたが、熱硬化性樹脂のみならず熱可塑性樹脂を用いてもよい。熱可塑性樹脂としては、例えばテクノアルファ株式会社製のポリイミドフィルムを用いることができる。熱可塑性樹脂を用いる場合には、ラミネート装置で加圧する際に、加熱温度を例えば２６０℃、加熱時間を例えば３０分とすればよい。熱可塑性樹脂を用いる場合には、長時間の熱硬化を行う必要がないので、迅速に回路基板を製造することができる。なお、熱可塑性樹脂を用いる場合には、シード層はスパッタ法により形成することが望ましい。
【０１０７】
また、第２実施形態では、半導体基板上にキャパシタを形成しなかったが、第１実施形態の技術を適用することにより、半導体基板上にキャパシタを形成してもよい。半導体基板上にキャパシタを形成すれば、別途キャパシタを設ける必要がなくなるので、更なるコストダウンに寄与することができる。また、キャパシタに接続する配線を設ける必要がないので、配線のレイアウトを簡略化することができる。また、半導体素子の直近の電源線にキャパシタを設けるので、動作速度の更なる高速化を実現することができる。
【０１０８】
また、第１及び第２実施形態では、ポリプロピレンフィルムより成るベースフィルムを用いたが、ベースフィルムとして導電膜、例えば銅箔を用いてもよい。この導電膜を剥がさなければ、配線等として用いることが可能である。
【０１０９】
また、第１及び第２実施形態では、樹脂層を形成した後に表面を研磨しなかったが、樹脂層を形成した後に表面を研磨してもよい。これにより、スタッドビアの電気抵抗を低減することができる。
【０１１０】
また、第２実施形態では、樹脂層を形成した後に半田バンプを形成したが、半田バンプを形成した後に樹脂層を形成してもよい。
【０１１１】
【発明の効果】
以上の通り、本発明によれば、樹脂シートを圧着することにより、簡便な工程で多層配線基板を形成するので、製造工数を削減することができ、ひいては低コストで回路基板を製造することができる。
【０１１２】
また、本発明によれば、熱硬化性の樹脂を加熱・圧着することにより、デカップリングコンデンサの誘電体膜を形成するので、ピンホールが少なく信頼性の高いデカップリングコンデンサを回路基板に一体形成することができる。これにより、半導体素子の電源ラインの直近に信頼性の高いデカップリングコンデンサを接続することができ、また、動作周波数の更なる高周波化を実現することができる。
【０１１３】
また、本発明によれば、回路基板に別個にデカップリングコンデンサを実装する必要がないので、部品点数を少なくすることができ、ひいてはコストダウンに寄与することができる。
【０１１４】
また、本発明によれば、熱硬化性の樹脂シートを用いて半導体ウェハの表面を封止するので、大型の半導体ウェハを用いた場合であっても、半導体ウェハの全面を熱硬化性の樹脂で封止することができる。従って、本発明によれば、ウェハレベルＣＳＰ技術を用いて微細な半導体装置を簡便な工程で製造することができ、低いコストで半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による回路基板を示す断面図である。
【図２】本発明の第１実施形態による回路基板の製造方法を示す工程断面図（その１）である。
【図３】本発明の第１実施形態による回路基板の製造方法を示す工程断面図（その２）である。
【図４】本発明の第１実施形態による回路基板の製造方法を示す工程断面図（その３）である。
【図５】本発明の第１実施形態による回路基板の製造方法を示す工程断面図（その４）である。
【図６】本発明の第１実施形態による回路基板の製造方法を示す工程断面図（その５）である。
【図７】本発明の第１実施形態による回路基板の製造方法を示す工程断面図（その６）である。
【図８】樹脂シートを示す断面斜視図である。
【図９】本発明の第２実施形態による半導体装置を示す断面図である。
【図１０】本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図１１】本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図１２】本発明の第２実施形態の変形例による半導体装置を示す断面図である。
【図１３】本発明の第２実施形態の変形例で用いられる回路基板を示す断面図である。
【図１４】本発明の第２実施形態の変形例で用いられるＭＣＭ基板を示す断面図である。
【符号の説明】
１０…樹脂基板
１２…Ｃｕ膜
１４…Ｃｕ膜
１６…開口部
１８、１８ａ、１８ｂ…スタッドビア
２０…樹脂層
２２…Ｃｕ膜
２３…デカップリングコンデンサ
２４、２４ａ、２４ｂ…樹脂層
２６…配線
２８…開口部
３０…フォトレジストマスク
３２…開口部
３４…フォトレジストマスク
３６…樹脂シート
３８…ベースフィルム
３９…熱硬化性樹脂
４０…保護フィルム
４２…開口部
４４…フォトレジストマスク
４６…樹脂シート
４８…ベースフィルム
４９…熱硬化性樹脂
５０…保護フィルム
５２…シード層
５４…開口部
５６…開口部
５８…フォトレジストマスク
６０…開口部
６２…フォトレジストマスク
１００…シリコン基板
１０２…層間絶縁膜
１０４…配線
１０６…シリコン窒化膜
１０８…ポリイミド膜
１１０…配線
１１２…コンタクトホール
１１４…スタッドビア
１１６…樹脂層
１１８…導電膜
１２０…半田バンプ
２００…シリコン基板
２０２…Ｃｕ膜
２０４…誘電体膜
２０６…Ｃｕ膜
２０８…デカップリングコンデンサ
２１０ａ〜２１０ｃ…ビア
２１２…絶縁膜
２１４…導電膜
２１６…導電膜
２１８…半田バンプ
３００…シリコン基板
３０２…層間絶縁膜
３０４ａ…グランド線
３０４ｂ…信号線
３０４ｃ…電源線
３０６…導電膜
Claims (3)
- 基板上に、第１の導電膜と、前記第１の導電膜から絶縁され、前記第１の導電膜の厚さより高い柱状の導電体とを形成する工程と、
前記第１の導電膜及び前記柱状の導電体が形成された前記基板上に、高誘電率フィラーが混合された熱硬化性又は熱可塑性の樹脂から成る層を含む樹脂シートを加熱圧着し、前記第１の導電膜上を覆い且つ前記柱状の導電体の側面を覆うように形成された前記樹脂から成る絶縁膜を形成する工程と、
前記絶縁膜上に、前記柱状の導電体に接続された第２の導電膜を形成する工程とを有し、
前記第１の導電膜、前記絶縁膜、前記第２の導電膜により構成されるキャパシタを形成する
ことを特徴とする回路基板の製造方法。 - 請求項１記載の回路基板の製造方法において、
前記高誘電率フィラーは、チタン酸バリウムストロンチウムである
ことを特徴とする回路基板の製造方法。 - 半導体基板上に、第１の導電膜と、前記第１の導電膜から絶縁され、前記第１の導電膜の厚さより高い柱状の導電体とを形成する工程と、
前記第１の導電膜及び前記柱状の導電体が形成された前記半導体基板上に、高誘電率フィラーが混合された熱硬化性又は熱可塑性の樹脂から成る層を含む樹脂シートを加熱圧着し、前記第１の導電膜上を覆い且つ前記柱状の導電体の側面を覆うように形成された前記樹脂から成る絶縁膜を形成する工程と、
前記絶縁膜上に、前記柱状の導電体に接続された第２の導電膜を形成する工程とを有し、
前記第１の導電膜、前記絶縁膜、前記第２の導電膜により構成されるキャパシタを形成する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000022926A JP4056671B2 (ja) | 2000-01-31 | 2000-01-31 | 回路基板の製造方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000022926A JP4056671B2 (ja) | 2000-01-31 | 2000-01-31 | 回路基板の製造方法及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001217339A JP2001217339A (ja) | 2001-08-10 |
| JP4056671B2 true JP4056671B2 (ja) | 2008-03-05 |
Family
ID=18549157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000022926A Expired - Fee Related JP4056671B2 (ja) | 2000-01-31 | 2000-01-31 | 回路基板の製造方法及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4056671B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4247880B2 (ja) * | 2002-12-24 | 2009-04-02 | Ｔｄｋ株式会社 | 電子部品の製造方法 |
-
2000
- 2000-01-31 JP JP2000022926A patent/JP4056671B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001217339A (ja) | 2001-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7545049B2 (en) | Electronic parts packaging structure | |
| US6504227B1 (en) | Passive semiconductor device mounted as daughter chip on active semiconductor device | |
| JP3813402B2 (ja) | 半導体装置の製造方法 | |
| US6943442B2 (en) | Electronic parts packaging structure having mutually connected electronic parts that are buried in a insulating film | |
| US8222747B2 (en) | Multilayer wiring substrate mounted with electronic component and method for manufacturing the same | |
| US7981722B2 (en) | Semiconductor device and fabrication method thereof | |
| US8003895B2 (en) | Electronic parts packaging structure and method of manufacturing the same | |
| JP2003031719A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JP2003249601A (ja) | 半導体装置用基板及びその製造方法及び半導体パッケージ | |
| JP2005327984A (ja) | 電子部品及び電子部品実装構造の製造方法 | |
| JP2002170921A (ja) | 半導体装置およびその製造方法 | |
| JP2004179578A (ja) | 配線基板及びその製造方法 | |
| JPWO2009041159A1 (ja) | 素子搭載用基板及びその製造方法、回路装置及びその製造方法、携帯機器 | |
| JP2006134914A (ja) | 電子部品内蔵モジュール | |
| JP3110389B2 (ja) | 印刷配線板とその製造方法 | |
| JP4056671B2 (ja) | 回路基板の製造方法及び半導体装置の製造方法 | |
| JP2012004506A (ja) | 半導体装置及びその製造方法 | |
| JP4528018B2 (ja) | 半導体装置及びその製造方法 | |
| TW200901419A (en) | Packaging substrate surface structure and method for fabricating the same | |
| JP2003258196A (ja) | 半導体装置及びその製造方法 | |
| US20240363566A1 (en) | Electronic devices and methods of manufacturing electronic devices | |
| JP2004063808A (ja) | 半導体装置のパッケージ構造とその製造方法 | |
| TW202437409A (zh) | 半導體裝置及製造半導體裝置的方法 | |
| JP2020113613A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2004179577A (ja) | 配線基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070814 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071108 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071212 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131221 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |