JP2003249601A - 半導体装置用基板及びその製造方法及び半導体パッケージ - Google Patents

半導体装置用基板及びその製造方法及び半導体パッケージ

Info

Publication number
JP2003249601A
JP2003249601A JP2002046448A JP2002046448A JP2003249601A JP 2003249601 A JP2003249601 A JP 2003249601A JP 2002046448 A JP2002046448 A JP 2002046448A JP 2002046448 A JP2002046448 A JP 2002046448A JP 2003249601 A JP2003249601 A JP 2003249601A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
silicon substrate
semiconductor
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002046448A
Other languages
English (en)
Other versions
JP4044769B2 (ja
Inventor
Yoshiyuki Yoneda
義之 米田
Masae Minamizawa
正栄 南澤
Eiji Watanabe
英二 渡辺
Mitsutaka Sato
光孝 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002046448A priority Critical patent/JP4044769B2/ja
Priority to US10/262,074 priority patent/US6781224B2/en
Priority to TW091122868A priority patent/TW563231B/zh
Priority to KR1020020062626A priority patent/KR100847033B1/ko
Priority to CNB021471800A priority patent/CN1225783C/zh
Publication of JP2003249601A publication Critical patent/JP2003249601A/ja
Priority to US10/862,403 priority patent/US6905951B2/en
Application granted granted Critical
Publication of JP4044769B2 publication Critical patent/JP4044769B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 本発明は特殊な加工工程を用いずに安価且つ
容易に製造することができ、狭ピッチの微細端子を有す
る半導体装置用基板及びその製造方法を提供することを
課題とする。 【解決手段】 インターポーザ１をシリコン基板２を用
いて形成する。シリコン基板２の表面と裏面との間を貫
通して延在し、先端が表面又は裏面のいずれから突出し
た角錐形状の実装端子６をシリコン基板２中に形成す
る。シリコン基板２の表面に、実装端子６に電気的に接
続された導電層を含む配線層４を形成する。実装端子６
の角錐形状は、シリコン基板２の異方性エッチングによ
り形成した凹部を用いる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置用基板に
係り、特にシリコン基板上に微細配線が形成された半導
体装置用基板及びその製造方法に関する。
【０００２】
【従来の技術】半導体装置の高密度化に伴って実装端子
のピッチは狭まっている。しかし、半導体装置が実装さ
れる回路基板の接続端子パッドは、半導体装置の実装端
子より大きなピッチで形成されため、半導体装置そのま
までは、回路基板に実装することが困難となる。
【０００３】そこで、半導体装置をインターポーザと呼
ばれる基板上に搭載し、インターポーザを介して半導体
装置を回路基板に実装することが行われている。すなわ
ち、半導体装置の電極配列をインターポーザにより配列
しなおしてピッチの広い実装端子を形成することによ
り、回路基板上の接続端子パッドのピッチに合わせてい
る。
【０００４】上述のような半導体装置用基板（インター
ポーザ）は、一般的に多層構造を有し、半導体装置が搭
載される面から反対側の面（実装端子が形成される面）
まで貫通して延在する導電体を有する。一般的には、イ
ンターポーザは有機微細基板を使用することが多いが、
より微細な配線を得るためには、シリコン基板を使用す
ることも多い。多層構造はシリコン基板の上に絶縁層と
導電層を積み重ねて形成される。絶縁層を貫通する導電
体は、一般的にビルドアップ基板のビアホールのような
メッキを施したスルーホールにより容易に形成すること
ができるが、シリコン基板は、インターポーザ単体とし
ての強度を維持するように、比較的厚さが大きい。した
がって、微細ピッチで厚み方向に貫通して延在した導電
体を形成するためには特別な製造工程が必要となる。
【０００５】シリコン基板を貫通して延在する導電体を
形成する一つの方法として、以下のような方法がある。
【０００６】まず、厚いシリコン基板を用意し、シリコ
ン基板に実装端子と同じ配列で細い円柱状の穴を形成す
る。この円柱状の穴は、ブラインドビアと称されるよう
なシリコン基板の途中まで延在した穴である。このよう
な穴の内面に絶縁膜を形成した後、電解メッキやメタル
ペースト埋め込み等で穴の中に金属を埋め込む。この埋
め込まれた金属が、最終的にシリコン基板を貫通した導
電体となり、その先端部分が回路基板に対する実装端子
として機能する。
【０００７】穴に金属を埋め込んだ後に、シリコン基板
の上面に配線層を形成する。シリコン基板の穴に埋め込
まれた金属と配線層の上面に形成された電極パッドとは
ヴィアホール等で電気的に接続される。この電極パッド
に半導体装置の電極が接続されることとなる。
【０００８】シリコン基板の上面に配線層が形成された
後、シリコン基板の裏面を研削（バックグラインド）や
エッチングすることにより、シリコン基板の穴に埋め込
まれた金属の先端を露出させる。この際、シリコン基板
の裏面側を穴に埋め込まれた金属の先端が削られる直前
まで研削し、その後、エッチングにより選択的にシリコ
ン基板のみ除去することにより、金属の先端をシリコン
基板の裏面から突出させる。この突出部が実装端子とし
て機能し、半導体装置用基板（インターポーザ）に搭載
れた半導体装置を回路基板にフリップチップ実装するこ
とが可能となる。
【０００９】
【発明が解決しようとする課題】上述のインターポーザ
の製造方法では、シリコン基板に対して狭いピッチで互
いに並行な多数の深い円柱状の穴を形成する必要があ
る。このような深い穴をシリコン基板に形成するには、
例えばリアクティブイオンエッチング（ＩＣＰ−ＲＩ
Ｅ）のような特殊なドライエッチングを用いなければな
らない。リアクティブイオンエッチングは通常の当該半
導体装置製造工程（インターポーザなどの実装基板）で
は使用することはなく、特殊で高価な装置及び処理工程
を必要とする。したがって、その分半導体装置用基板
（インターポーザ）の製造コストが上昇してしまう。
【００１０】また、シリコン基板中の深い穴に金属を埋
め込む工程が必要であるが、深い穴に隙間や空隙なく金
属を埋め込むことは難しく、例えばメッキ法により金属
を充填する場合には、長い処理時間を必要とする。
【００１１】本発明は上記の点に鑑みてなされたもので
あり、特殊な加工工程を用いずに安価且つ容易に製造す
ることができ、狭ピッチの微細端子を有する半導体装置
用基板及びその製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】上記の課題を解決するた
めに本発明では、次に述べる各手段を講じたことを特徴
とするものである。
【００１３】請求項１記載の発明は、半導体装置用基板
であって、シリコン基板と、該シリコン基板の第１の面
と第２の面との間を貫通して延在し、先端が該第１及び
第２の面のいずれか一方から突出した角錐形状の実装端
子と、前記シリコン基板の第１の面に形成され、該実装
端子に電気的に接続された導電層を含む配線層とよりな
ることを特徴とするものである。
【００１４】請求項１記載の発明によれば、例えば特殊
な処理装置を必要としないエッチングによりシリコン基
板に対して角錐形状の凹部を容易に形成することができ
るため、このような凹部を利用して角錐形状の実装端子
を容易に製造することができる。また、実装端子の先端
が角錐形状の頂点であるため、実装端子を接続する相手
側に実装端子の先端を食い込ませることができ、良好な
電気的接触を得ることができる。
【００１５】請求項２記載の発明は、請求項１記載の半
導体装置用基板であって、前記実装端子と前記シリコン
基板との間にシリコン酸化膜よりなる絶縁膜が介在する
ことを特徴とするものである。
【００１６】請求項２記載の発明によれば、シリコン酸
化膜により実装端子とシリコン基板との間を絶縁するこ
とができる。
【００１７】請求項３記載の発明は、請求項１記載の半
導体装置用基板であって、前記シリコン基板の第２の面
は有機絶縁膜よりなる絶縁層で被覆されていることを特
徴とするものである。
【００１８】請求項３記載の発明によれば、実装端子と
シリコン基板の第２の面との間を確実に絶縁することが
できる。
【００１９】請求項４記載の発明は、請求項１記載の半
導体装置用基板であって、前記実装端子の角錐形状は、
シリコン基板の結晶面により画成される形状であること
を特徴とするものである。
【００２０】請求項４記載の発明によれば、シリコン基
板の結晶面のエッチングレートの差により容易に四角錐
形状の凹部をシリコン基板中に形成することができ、し
たがって、四角錐形状の実装端子を容易に形成すること
ができる。
【００２１】請求項５記載の発明は、半導体装置用基板
の製造方法であって、シリコン基板の第１の面に角錐形
状の凹部を形成する凹部形成工程と、該シリコン基板の
第１の面と前記凹部の内面に絶縁膜を形成する絶縁工程
と、実装端子となる導電層を前記凹部内に形成する端子
形成工程と、前記凹部内の導電層に電気的に接続した導
電層を含む配線層を前記シリコン基板の第１の面に形成
する配線層形成工程と、前記シリコン基板を前記第１の
面とは反対側の第２の面側から除去し、前記凹部内に形
成した導電層の一部を突出した状態で露出させる除去工
程とを有することを特徴とするものである。
【００２２】請求項５記載の発明によれば、例えば特殊
な処理装置を必要としないエッチングによりシリコン基
板に対して角錐形状の凹部を容易に形成することができ
るため、このような凹部を利用して角錐形状の実装端子
を容易に製造することができる。また、実装端子の先端
が角錐形状の頂点であるため、実装端子を接続する相手
側に実装端子の先端を食い込ませることができ、良好な
電気的接触を得ることができる。
【００２３】請求項６記載の発明は、請求項５記載の半
導体装置用基板の製造方法であって、前記凹部形成工程
は、前記シリコン基板の所定の部位を異方性エッチング
により角錐形状に除去する工程を含むことを特徴とする
ものである。
【００２４】請求項６記載の発明によれば、異方性エッ
チングを用いることにより角錐形状の凹部を容易に形成
することができる。
【００２５】請求項７記載の発明は、請求項５記載の半
導体装置用基板であって、前記除去工程は、前記シリコ
ン基板の第２の面を研削する第１の工程と、該第１の工
程の後に研削面を更にエッチングにより除去して前記実
装基板の先端を突出させる第２の工程とを含むことを特
徴とするものである。
【００２６】請求項７記載の発明によれば、実装端子の
頂部の僅か手前まで研削によりシリコン基板を除去し、
その後、エッチングによりシリコン基板のみを除去して
実装端子の頂部を露出させることができ、短時間で実装
端子を露出させることができる。
【００２７】請求項８記載の発明は、半導体パッケージ
であって、請求項１乃至４のうちいずれか一項記載の半
導体装置用基板と、電極パッドに金属バンプが設けられ
た半導体素子とを有する半導体パッケージであって、前
記半導体装置用基板の実装端子の先端が前記半導体素子
の金属バンプに食い込んだ状態で接続されたことを特徴
とするものである。
【００２８】請求項８記載の発明によれば、半導体装置
用基板の実装端子と半導体との間で良好な電気的接触を
達成することができる。
【００２９】請求項９記載の発明は、半導体パッケージ
であって、請求項１乃至４のうちいずれか一項記載の半
導体装置用基板と、電極パッドに金属バンプが設けられ
た半導体素子とを有する半導体パッケージであって、前
記半導体素子は、前記半導体装置用基板の配線層上に搭
載され、角錐形状の前記実装端子を外部接続端子として
用いたことを特徴とするものである。
【００３０】請求項９記載の発明によれば、半導体パッ
ケージの外部接続端子は角錐形状となるので、半導体パ
ッケージを回路基板に実装する際に良好な電気的接続を
得ることができる。
【００３１】請求項１０記載の発明は、半導体パッケー
ジであって、請求項１乃至４のうちいずれか一項記載の
半導体装置用基板の第１の面側に半導体素子を搭載し、
該第１の面とは反対側の第２の面側にパッケージ基板を
接続し、前記半導体素子と前記パッケージ基板とを前記
半導体装置用基板を介して電気的に接続したことを特徴
とするものである。
【００３２】請求項１０記載の発明によれば、請求項１
乃至４のうちいずれか一項記載の半導体装置用基板は、
微細構造とすることが容易であるため、パッケージ基板
を微細構造としなくても、微細構造を有する半導体素子
をパッケージ基板に搭載することができ、容易に半導体
パッケージを形成することができる。
【発明の実施の形態】次に、本発明の第１実施例による
半導体装置用基板であるインターポーザについて図１を
参照しながら説明する。図１は本発明の第１実施例によ
るインターポーザ１の拡大断面図である。
【００３３】図１に示すインターポーザ１は、シリコン
基板２と、シリコン基板２の上面に形成された多層配線
層４と、シリコン基板２の下面から突出した複数の実装
端子６とよりなる。インターポーザ１の配線層４の上側
に半導体素子が搭載され、半導体パッケージが形成され
る。シリコン基板２の下面から突出した実装端子６を介
して、半導体パッケージは回路基板にフリップチップ実
装される。
【００３４】実装端子６は導電層により形成されてお
り、その外形は例えば図２に示すようなピラミッド形状
のような角錐形状である。角錐形状の頂部がシリコン基
板２の下面から突出している。実装端子６の形成方法に
ついては後から詳述するが、実装端子６は図３に示すよ
うにシリコン基板２を（１００）面側からエッチングし
て（１１１）面と他の面のエッチングレートの相違によ
り得られる凹部の形状（逆ピラミッドのような角錐形
状）に対応した形状である。
【００３５】シリコン基板２の上面側に形成される多層
配線層４は、配線パターンとし形成される導電層８−
１，８−２，８−３と、導電層間を絶縁する絶縁層１０
−１，１０−２，１０−３，１０−４とを含む多層構造
である。導電層８−１，８−２，８−３及び実装端子６
の根元部分から延在する導電層６−１は、ビア１２によ
り接続される。これにより、最上層の導電層８−３に形
成された接続パッド１４は、対応する実装端子６に電気
的に接続される。なお、上述の多層配線層４の多層配線
構造は既存の有機微細基板の多層配線構造と同様であ
り、その詳細な説明は省略する。
【００３６】また、シリコン基板２の上面及び実装端子
が形成される凹部の内面には、絶縁層としてシリコン酸
化膜１６が形成される。また、シリコン基板２の下面に
も絶縁膜としてシリコン酸化膜１８が形成される。な
お、シリコン酸化膜の代わりに有機絶縁膜を形成しても
よい。
【００３７】なお、本実施例において、シリコン基板２
の厚みは例えば３０μｍ程度であり、実装端子６を構成
する導電層の厚みは５μｍ以上である。また、実装端子
６のピッチは２００μｍ程度（１５０μｍ）であり、実
装端子６の先端がシリコン基板の裏面から突出する距離
は４０μｍ程度である。
【００３８】次に、本実施例によるインターポーザ１の
製造方法について、図４及図５を参照しながら説明す
る。図４はインターポーザ１の製造工程を説明するため
の図であり、図５は図４に示す工程に対応したインター
ポ−ザ１の製造途中の断面図である。
【００３９】まず、シリコン酸化膜を有する厚さ６５０
μｍ程度のシリコン基板２を準備し、工程１において、
シリコン基板２の表面（上面）にレジスト層を形成し、
レジスト層をパターン化することにより、実装端子６が
内部に形成される凹部２ａの形状に対応した開口を形成
する。次に、工程２において、４０％ＫＯＨ溶液などの
エッチャントを用いてシリコン基板２をエッチングし、
凹部２ａを形成する（図５（ａ）参照）。本実施例で
は、表面が結晶面（００１）に沿ったシリコン基板２が
用いられる。したがって、シリコン基板２を表面側から
エッチングすると、シリコン基板の結晶面（１１１）と
他の方位面とのエッチングレートの差（例えば（１１
０）：（１１１）＝１８０：１）により、逆ピラミッド
型の凹部２ａが形成される。
【００４０】次に、工程３においてレジストを除去、工
程４においてシリコン基板２の表面に絶縁層として酸化
シリコン（ＳｉＯ２）膜を形成する。酸化シリコン膜は
熱処理により形成されるため、シリコン基板２の表面、
凹部２ａの内面及びシリコン基板２の裏面を含む面全体
に酸化シリコン膜が形成される。この酸化シリコン膜の
形成はＣＶＤにより行うこともできる。続いて、工程５
において、シリコン基板２の表面及び凹部２ａの内面に
形成された酸化シリコン膜の上に、スパッタリングある
いは無電解メッキにより例えば厚さ１μｍ以下のシード
メタル層を形成する（図５（ｂ）参照）。シードメタル
層はクロム（Ｃｒ）又はチタン（Ｔｉ）のスパッタリン
グで形成することが好ましい。
【００４１】次に、工程６において、シードメタル層の
上にレジスト層を形成し、実装端子６及び導電層６−１
が形成される形状となるようにレジスト層をパターン化
する。そして、工程７において、シードメタル層上に金
属よりなる導電層を形成する。本実施例では、Ｃｕ電解
メッキにより銅よりなる導電層を形成する（図４（ｃ）
参照）。この導電層が実装端子６及び導電層６−１に相
当し、導電層の厚みは例えば５μｍ程度である。導電層
は凹部２ａの内面に沿って形成されるため、実装端子６
の外形はピラミッド状となる。
【００４２】次に、工程８においてレジストを除去し、
工程９において、除去したレジストの下にあったシード
メタル層をエッチングにより除去する。シードメタル層
は厚みが小さいため、ライトエッチングでよい。そし
て、工程１０において、シリコン基板２の表面側に絶縁
層１０−１を形成して、ビア１２を形成する位置に貫通
孔を形成する（図５（ｅ）参照）。絶縁層１０−１は、
例えばポリイミドあるいはベンゾシクロブテン（ＢＣ
Ｂ）をスピンコーティングすることにより形成する。
【００４３】次に、工程１１において、絶縁層１０−１
上にシードメタル層をスパッタリングにより形成し、工
程１２においてシードメタル層上にレジスト層を形成し
てパターン化し、工程１３において配線パターンに相当
する導電層８−１を金属メッキ（銅電解メッキ）により
形成する。この際、導電層８−１と導電層６−１とを電
気的に接続するビア１２も同時に形成する。そして工程
１４においてレジストを除去し、工程１５においてシー
ドメタルをエッチングする（図５（ｆ）参照）。
【００４４】上述の工程１０から工程１５までを繰り返
すことにより、多層配線層４を形成する（図５（ｇ）参
照）。必要な多層構造を形成した後、工程１６において
最上層（本実施例の場合導電層８−３に形成された接続
パッド１４にニッケルメッキ及び金メッキを施す。
【００４５】次に、工程１７において、シリコン基板２
の裏面側を砥粒や砥石を用いて研削する（バックグライ
ンド）。この際、シリコン基板２の中に形成された実装
端子６の頂部の僅かに手前まで研削を行う。そして、工
程１８において、プラズマガスによるドライエッチング
によりシリコン基板２やシリコン酸化膜のみを選択的に
除去し、実装端子６の頂部を僅かに露出させる（図５
（ｈ）参照）。この際、実装端子６の頂部に付着してい
るシリコン酸化膜（工程４において形成したもの）も同
時に除去される。また、シリコン基板２の厚みは最終的
に３０μｍ程度となる。そして、工程１９において、シ
リコン基板の裏面にＣＶＤによりシリコン酸化膜１８を
絶縁膜として形成する。
【００４６】以上の工程では、ウェハ状のシリコン基板
２に複数のインターポーザ１を一括して形成するため、
最後に工程２０においてシリコン基板２（インターポー
ザ）をダイシングして個片化することにより図１に示す
インターポーザ１が完成する。
【００４７】ここで、工程１９においてシリコン酸化膜
１８を形成せずに、図６（ａ）に示すように、シリコン
基板２の裏面が露出した状態としておいてもよい。工程
１９において絶縁膜を形成する理由は、実装端子６の露
出した頂部とシリコン基板の２の裏面との間で短絡しな
いようにするためである。しかし、実装端子とシリコン
基板２との間には、絶縁層としてシリコン酸化膜１６が
介在しているため、シリコン基板の裏面を絶縁層で覆わ
なくてもある程度の絶縁性は保たれる。また、図６
（ｂ）に示すように、シリコン酸化膜１８の代わりに有
機絶縁膜１８Ａをスピンコート法などにより形成しても
よい。
【００４８】次に上述のインターポーザ１を用いて半導
体パッケージを形成する例について説明する。
【００４９】図７はインターポーザ１の実装端子６に対
して半導体装置を実装して形成した半導体パッケージの
断面図である。半導体素子２０の電極端子２０ａにハン
ダボール２２を形成しておき、ハンダバンプ２２をイン
ターポーザ１の実装端子６に接合する。実装端子は角錐
の頂部であり、尖っているため、ハンダバンプ２２を押
し付けるだけでハンダバンプ２２に食い込ませることが
でき、良好な電気的接触が得られる。なお、ハンダバン
プの代わりに金バンプ等を用いてもよい。この状態でア
ンダーフィル材２４をインターポーザ１と半導体素子２
０との間に充填してインターポーザ１と半導体素子２０
とを固定する。
【００５０】また、図８に示すように、実装端子６を半
導体素子２０の電極パッド２０ａに直接接続することと
してもよい。この場合は、電極表面のメタル（実装端子
６）に柔らかな金属膜を使用し、電極パッド２０ａと接
触させた上で、アンダーフィル等により固定する。この
場合でも、先端の尖った実装端子６の作用により、実装
端子６と電極パッド２０ａとの間で良好な電気的な接触
が得られる。
【００５１】さらに、図７及び図８に示す半導体パッケ
ージを更にパッケージ基板３０に搭載して半導体パッケ
ージとすることもできる。図９は図７の半導体パッケー
ジを更にパッケージ基板３０に搭載して形成した半導体
パッケージの断面図である。パッケージ基板３０として
は、ガラスセラミック基板、アルミナ基板、ビルドアッ
プ基板、ＦＲ−４基板、ＢＴ基板などの有機基板等の様
々な基板を使用することができる。また、中継基板とし
てのインターポーザ１がパッケージ基板３０に実装され
た後、インターポーザ１とパッケージ基板３０の間にア
ンダーフィル材２８を充填することにより、インターポ
ーザ１を含む半導体パッケージはパッケージ基板３０に
対して固定される。図９に示すように、インターポーザ
１を中継基板として用いることにより、半導体素子の電
極パッド数が多く、微細化された場合であっても、パッ
ケージ基板側に微細な配線を施すことなく、中継基板側
のみの対応で半導体パッケージを構成することができ
る。
【００５２】図１０はインターポーザ１の接続パッド１
４側に半導体素子２０をフリップチップ実装して形成し
た半導体パッケージの断面図である。半導体素子２０の
電極パッド２０ａとインターポーザ１の接続パッド１４
とは、ハンダボール２６により接続される。ハンダボー
ル２６は、予め半導体素子２０の電極パッド２０ａに設
けられていてもよく、あるいはインターポーザ１の接続
パッド１４に設けられていてもよい。図１０に示す半導
体パッケージの場合、実装端子６を用いてマザーボード
等の回路基板に実装されることとなる。
【００５３】図１１はインターポーザ１の接続パッド１
４側に半導体素子２０をワイヤボンディングして形成し
た半導体パッケージの断面図である。半導体素子２０は
フェイスアップの状態でインターポーザ１の多層配線層
４の上に搭載され、銀ペースト３２等で固定される。そ
して、半導体素子２０の電極パッド２０ａとインターポ
ーザ１の接続パッド１４とは金ワイヤ３４等のボンディ
ングワイヤンにより電気的に接続される。半導体素子２
０及び金ワイヤ３４はポティング封止樹脂３６により封
止されるが、トランスファモールド法による封止でもよ
い。なお、図１０及び１１は１つの素子を搭載した例を
示すが、複数の素子を搭載してもよい。
【００５４】図１２は図１０に示す半導体パッケージを
更にパッケージ基板３０に搭載して形成した半導体パッ
ケージの断面図である。図１２に示す例では、インター
ポーザの実装端子６とパッケージ基板３０の接続パッド
３０ａとをハンダバンプ３８を介して接続する。ハンダ
バンプ３８は、予め実装端子６に設けることとしてもよ
く、またパッケージ基板３０の接続パッド３０ａに設け
ることとしてもよい。また、ハンダバンプの代わりにＡ
ｕバンプを用いてもよい。接続パッド３０ａに予めハン
ダバンプ３８を設けておくことにより、実装端子６をハ
ンダバンプに押圧して食い込ませるだけで十分な電気的
接続を得ることができる。
【００５５】図１３は図１２に示す半導体パッケージに
おいて、ハンダバンプを用いずに実装端子６をパッケー
ジ基板３０の接続パッド３０ａに直接接続して構成した
半導体パッケージの断面図である。この場合、実装端子
６の先端部分をパッケージ基板３０の接続パッドを接触
または食い込ませることにより、十分な電気的接続を得
ることができる。
【００５６】次に、本発明の第２実施例による半導体装
置用基板について図１４及び図１５を参照しながら説明
する。図１４は本発明の第２実施例によるインターポー
ザ４０の拡大断面図である。図１５は図１４に示すイン
ターポーザ４０の製造途中の断面図である。図１４及び
図１５において、図１に示す構成部品と同等な部品には
同じ符号を付し、その説明は省略する。
【００５７】本発明の第２実施例によるインターポーザ
４０は、図１に示すインターポーザ１において、シリコ
ン基板２の裏面側（実装端子６の先端が突出した側）に
多層配線層４Ａを形成した構成である。したがって、実
装端子６は、その頂部が多層配線層４Ａに対して突出し
た状態であり、シリコン基板２の凹部２ａの内面に沿っ
て形成された部分が、外部接続端子として機能する。
【００５８】図１５に示す製造工程において、（ａ）〜
（ｄ）までは、図５に示す（ａ）〜（ｄ）までの工程に
略対応する。ただし、図１５（ｃ）において、実装端子
６となる部分にのみ導電層が形成され、導電層６−１は
形成されない。
【００５９】本実施例では、実装端子６をシリコン基板
２上に形成した後に、図１５（ｅ）に示すように直ちに
バックグラインド及びケミカルエッチングを行う。この
工程は、図５（ｈ）に示す工程と同様に行うことができ
る。これにより、実装端子の先端部分がシリコン基板２
の裏面から突出した状態となる。次に、図１５（ｆ）に
示すように、シリコン基板２の裏面に絶縁膜としてシリ
コン酸化膜１８を形成する。シリコン酸化膜の代わりに
有機絶縁膜を形成してもよい。
【００６０】続いて、図１５（ｇ）に示すように、シリ
コン基板の裏面にレジストを形成してパターン化したマ
スクを用いて導電層４２を形成する。導電層４２は実装
端子６の先端部に接続したパターン配線として形成され
る。その後、図１５（ｈ）に示すように、多層配線層４
Ａを導電層４２の上に形成して最上部に接続パッド１４
を形成し、図１４に示すインターポーザ４０が完成す
る。なお、図１４に示す多層配線層４Ａは３層構造であ
るが、図１に示す多層配線層４のように４層構造として
もよく、また、任意の数の層構造としてもよい。
【００６１】図１６は図１４に示すインターポーザの変
形例であるインターポーザ４０Ａの断面図である。イン
ターポーザ４０Ａでは、導電層４２を形成せずに、多層
配線層４Ａ−１の導電層８−１と実装端子６とをビア１
２により接続している。
【００６２】図１７は、図１４に示すインターポーザ４
０を組み込んだ半導体パッケージの断面図である。半導
体素子２０はインターポーザ４０を介してパッケージ基
板３０に搭載されている。すなわち、半導体素子２０の
電極パッド２０ａは、ハンダバンプ２２によりインター
ポーザ４０の接続パッド１４に接続され、半導体素子２
０とインターポーザ４０との間にアンダーフィル材２４
が充填され固定されている。また、インターポーザ４０
の実装端子６とパッケージ基板３０の接続パッド３０ａ
とはハンダバンプ２６を介して接続され、インターポー
ザ４０とパッケージ基板３０との間にアンダーフィル材
２８が充填されて固定されている。ハンダボールは実装
端子６の角錐形状の内側に収容された状態であり、接触
面積が大きく、確実な接触が得られる。
【００６３】上述の実施例では、インターポーザの基板
としてシリコン基板を用い、エッチングにより四角錐形
状の凹部を形成することにより、対応した四角錐形状の
実装端子を形成しているが、本発明はシリコン基板に限
ることなく、三角錐あるいは五角錐以上の角錐形状の凹
部をエッチング等により容易に作成できる基板であれば
使用することができる。また、凹部の形状は角錐形状に
限ることなく、先端角度が比較的大きい円錐形状であっ
てもよい。
【００６４】以上のように、本明細書は以下の発明を開
示する。
【００６５】（付記１） シリコン基板と、該シリコン
基板の第１の面と第２の面との間を貫通して延在し、先
端が該第１及び第２の面のいずれか一方から突出した角
錐形状の実装端子と、前記シリコン基板の第１の面に形
成され、該実装端子に電気的に接続された導電層を含む
配線層とよりなることを特徴とする半導体装置用基板。
【００６６】（付記２） 付記１記載の半導体装置用基
板であって、前記実装端子と前記シリコン基板との間に
シリコン酸化膜よりなる絶縁膜が介在することを特徴と
する半導体装置用基板。
【００６７】（付記３） 付記１記載の半導体装置用基
板であって、前記シリコン基板の第２の面は有機絶縁膜
よりなる絶縁層で被覆されていることを特徴とする半導
体装置用基板。
【００６８】（付記４） 付記１記載の半導体装置用基
板であって、前記シリコン基板の第２の面は有機絶縁膜
よりなる絶縁層で被覆されていることを特徴とする半導
体装置用基板。
【００６９】（付記５） 付記１記載の半導体装置用基
板であって、前記配線層は、絶縁層と導電層とが交互に
重なった多層構造を有することを特徴とする半導体装置
用基板。
【００７０】（付記６） 付記１記載の半導体装置用基
板であって、前記実装端子の角錐形状は、シリコン基板
の結晶面により画成される形状であることを特徴とする
半導体装置用基板。 （付記７） 付記６記載の半導体装置用基板であって、
前記シリコン基板の第１及び第２の面は、実質的にシリ
コン結晶の（００１）面に沿っていることを特徴とする
半導体装置用基板。
【００７１】（付記８） 付記７記載の半導体装置用基
板であって、前記実装端子は角錐形状であることを特徴
とする半導体装置用基板。
【００７２】（付記９） 付記１記載の半導体装置用基
板であって、前記実装基板の先端は前記シリコン基板の
第２の面から突出することを特徴とする半導体装置用基
板。
【００７３】（付記１０） シリコン基板の第１の面に
角錐形状の凹部を形成する凹部形成工程と、該シリコン
基板の第１の面と前記凹部の内面に絶縁膜を形成する絶
縁工程と、実装端子となる導電層を前記凹部内に形成す
る端子形成工程と、前記凹部内の導電層に電気的に接続
した導電層を含む配線層を前記シリコン基板の第１の面
に形成する配線層形成工程と、前記シリコン基板を前記
第１の面とは反対側の第２の面側から除去し、前記凹部
内に形成した導電層の一部を突出した状態で露出させる
除去工程と、を有することを特徴とする半導体装置用基
板の製造方法。 （付記１１） 付記１０記載の半導体装置用基板の製造
方法であって、前記凹部形成工程は、前記シリコン基板
の所定の部位を異方性エッチングにより四角錐形状に除
去する工程を含むことを特徴とする半導体装置用基板の
製造方法。 （付記１２） 付記１０記載の半導体装置用基板の製造
方法であって、前記除去工程の後に前記シリコン基板の
第２の面に絶縁膜を形成する工程を更に有することを特
徴とする半導体装置用基板の製造方法。
【００７４】（付記１３） 付記１２記載の半導体装置
用基板の製造方法であって、前記第２の面に絶縁膜を形
成する工程は、シリコン酸化膜を形成する工程であるこ
とを特徴とする半導体装置用基板の製造方法。
【００７５】（付記１４） 付記１２記載の半導体装置
用基板の製造方法であって、前記第２の面に絶縁膜を形
成する工程は、有機絶縁膜を塗布して形成する工程であ
ることを特徴とする半導体装置用基板の製造方法。
【００７６】（付記１５） 付記１０記載の半導体装置
用基板であって、前記除去工程は、前記シリコン基板の
第２の面を研削する第１の工程と、該第１の工程の後に
研削面を更にエッチングにより除去して前記実装基板の
先端を突出させる第２の工程とを含むことを特徴とする
半導体装置用基板の製造方法。 （付記１６） 付記１乃至９のうちいずれか一項記載の
半導体装置用基板と、電極パッドに金属バンプが設けら
れた半導体素子とを有する半導体パッケージであって、
前記半導体装置用基板の実装端子の先端が前記半導体素
子の金属バンプに食い込んだ状態で接続されたことを特
徴とする半導体パッケージ。
【００７７】（付記１７） 付記１乃至９のうちいずれ
か一項記載の半導体装置用基板と、電極パッドに金属バ
ンプが設けられた半導体素子とを有する半導体パッケー
ジであって、前記半導体素子は、前記半導体装置用基板
の配線層上に搭載され、角錐形状の前記実装端子を外部
接続端子として用いたことを特徴とする半導体パッケー
ジ。
【００７８】（付記１８） 半導体素子とパッケージ基
板との間に、付記１乃至９のうちいずれか一項記載の半
導体装置用基板の第１の面側に半導体素子を搭載し、該
第１の面とは反対側の第２の面側にパッケージ基板を接
続し、前記半導体素子と前記パッケージ基板とを前記半
導体装置用基板を介して電気的に接続したことを特徴と
する半導体パッケージ。
【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。
【００７９】請求項１記載の発明によれば、例えば特殊
な処理装置を必要としないエッチングによりシリコン基
板に対して角錐形状の凹部を容易に形成することができ
るため、このような凹部を利用して角錐形状の実装端子
を容易に製造することができる。また、実装端子の先端
が角錐形状の頂点であるため、実装端子を接続する相手
側に実装端子の先端を食い込ませることができ、良好な
電気的接触及び実装信頼性を得ることができる。
【００８０】請求項２記載の発明によれば、シリコン酸
化膜により実装端子とシリコン基板との間を絶縁するこ
とができる。
【００８１】請求項３記載の発明によれば、実装端子と
シリコン基板の第２の面との間を確実に絶縁することが
できる。
【００８２】請求項４記載の発明によれば、シリコン基
板の結晶面のエッチングレートの差により容易に四角錐
形状の凹部をシリコン基板中に形成することができ、し
たがって、四角錐形状の実装端子を容易に形成すること
ができる。
【００８３】請求項５記載の発明によれば、例えば特殊
な処理装置を必要としないエッチングによりシリコン基
板に対して角錐形状の凹部を容易に形成することができ
るため、このような凹部を利用して角錐形状の実装端子
を容易に製造することができる。また、実装端子の先端
が角錐形状の頂点であるため、実装端子を接続する相手
側に実装端子の先端を食い込ませることができ、良好な
電気的接触及び実装信頼性を得ることができる。
【００８４】請求項６記載の発明によれば、異方性エッ
チングを用いることにより角錐形状の凹部を容易に形成
することができる。
【００８５】請求項７記載の発明によれば、実装端子の
頂部の僅か手前まで研削によりシリコン基板を除去し、
その後、エッチングによりシリコン基板のみを除去して
実装端子の頂部を露出させることができ、短時間で実装
端子を露出させることができる。
【００８６】請求項８記載の発明によれば、半導体装置
用基板の実装端子と半導体との間で良好な電気的接触及
び実装信頼性を達成することができる。
【００８７】請求項９記載の発明によれば、半導体パッ
ケージの外部接続端子は角錐形状となるので、半導体パ
ッケージを回路基板に実装する際に良好な電気的接続及
び実装信頼性を得ることができる。
【００８８】請求項１０記載の発明によれば、請求項１
乃至４のうちいずれか一項記載の半導体装置用基板は、
微細構造とすることが容易であるため、パッケージ基板
を微細構造としなくても、微細構造を有する半導体素子
をパッケージ基板に搭載することができ、容易に半導体
パッケージを形成することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例によるインターポーザの拡
大断面図である。
【図２】実装端子を頂部側から見た平面図である。
【図３】基板に形成された凹部のａ）平面図及びｂ）断
面図である。
【図４】図１に示すインターポーザの製造工程を説明す
るための図である。
【図５】図４に示す工程に対応したインターポーザの製
造途中の断面図である。
【図６】（ａ）はシリコン基板の裏面に絶縁膜を設けな
いインターポーザの断面図であり、（ｂ）はシリコン基
板の裏面に有機絶縁膜を設けたインターポーザの断面図
である。
【図７】図１に示すインターポーザの実装端子に対して
半導体装置のハンダボール接続して形成した半導体パッ
ケージの断面図である。
【図８】図１に示すインターポーザの実装端子に対して
半導体装置の電極パッドを接続して形成した半導体パッ
ケージの断面図である。
【図９】図７の半導体パッケージを更にパッケージ基板
に搭載して形成した半導体パッケージの断面図である。
【図１０】図１に示すインターポーザの接続パッド側に
半導体素子をフリップチップ実装して形成した半導体パ
ッケージの断面図である。
【図１１】図１に示すインターポーザの接続パッド側に
半導体素子をワイヤボンディングして形成した半導体パ
ッケージの断面図である。
【図１２】図１０に示す半導体パッケージを更にパッケ
ージ基板に搭載して形成した半導体パッケージの断面図
である。
【図１３】図１２に示す半導体パッケージにおいて、ハ
ンダバンプを用いずに実装端子をパッケージ基板の接続
パッドに直接接続して構成した半導体パッケージの断面
図である。
【図１４】本発明の第２実施例によるインターポーザの
拡大断面図である。
【図１５】図１４に示すインターポーザの製造途中の断
面図である。
【図１６】図１４に示すインターポーザの変形例である
インターポーザの断面図である。
【図１７】図１４に示すインターポーザを組み込んだ半
導体パッケージの断面図である。
【符号の説明】
１，４０，４０Ａ インターポーザ ２ 実装基板 ４，４Ａ，４Ａ−１ 多層配線層 ６ 実装端子 ６−１，８−１，８−２，８−３ 導電層 １０−１，１０−２，１０−３，１０−４ 絶縁層 １２ ビア １４ 接続パッド １６，１８ シリコン酸化膜 ２０ 半導体素子 ２０ａ 電極パッド ２２，２６ ハンダバンプ ２４，２８ アンダーフィル材 ３０ パッケージ基板 ３０ａ 接続パッド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 英二 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 佐藤 光孝 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 シリコン基板と、 該シリコン基板の第１の面と第２の面との間を貫通して
    延在し、先端が該第１及び第２の面のいずれか一方から
    突出した角錐形状の実装端子と、 前記シリコン基板の第１の面に形成され、該実装端子に
    電気的に接続された導電層を含む配線層とよりなること
    を特徴とする半導体装置用基板。
  2. 【請求項２】 請求項１記載の半導体装置用基板であっ
    て、 前記実装端子と前記シリコン基板との間にシリコン酸化
    膜よりなる絶縁膜が介在することを特徴とする半導体装
    置用基板。
  3. 【請求項３】 請求項１記載の半導体装置用基板であっ
    て、 前記シリコン基板の第２の面は有機絶縁膜よりなる絶縁
    層で被覆されていることを特徴とする半導体装置用基
    板。
  4. 【請求項４】 請求項１記載の半導体装置用基板であっ
    て、 前記実装端子の角錐形状は、シリコン基板の結晶面によ
    り画成される形状であることを特徴とする半導体装置用
    基板。
  5. 【請求項５】 シリコン基板の第１の面に角錐形状の凹
    部を形成する凹部形成工程と、 該シリコン基板の第１の面と前記凹部の内面に絶縁膜を
    形成する絶縁工程と、 実装端子となる導電層を前記凹部内に形成する端子形成
    工程と、 前記凹部内の導電層に電気的に接続した導電層を含む配
    線層を前記シリコン基板の第１の面に形成する配線層形
    成工程と、 前記シリコン基板を前記第１の面とは反対側の第２の面
    側から除去し、前記凹部内に形成した導電層の一部を突
    出した状態で露出させる除去工程と、 を有することを特徴とする半導体装置用基板の製造方
    法。
  6. 【請求項６】 請求項５記載の半導体装置用基板の製造
    方法であって、 前記凹部形成工程は、前記シリコン基板の所定の部位を
    異方性エッチングにより角錐形状に除去する工程を含む
    ことを特徴とする半導体装置用基板の製造方法。
  7. 【請求項７】 請求項５記載の半導体装置用基板であっ
    て、 前記除去工程は、前記シリコン基板の第２の面を研削す
    る第１の工程と、該第１の工程の後に研削面を更にエッ
    チングにより除去して前記実装基板の先端を突出させる
    第２の工程とを含むことを特徴とする半導体装置用基板
    の製造方法。
  8. 【請求項８】 請求項１乃至４のうちいずれか一項記載
    の半導体装置用基板と、 電極パッドに金属バンプが設けられた半導体素子とを有
    する半導体パッケージであって、 前記半導体装置用基板の実装端子の先端が前記半導体素
    子の金属バンプに食い込んだ状態で接続されたことを特
    徴とする半導体パッケージ。
  9. 【請求項９】 請求項１乃至４のうちいずれか一項記載
    の半導体装置用基板と、 電極パッドに金属バンプが設けられた半導体素子とを有
    する半導体パッケージであって、 前記半導体素子は、前記半導体装置用基板の配線層上に
    搭載され、角錐形状の前記実装端子を外部接続端子とし
    て用いたことを特徴とする半導体パッケージ。
  10. 【請求項１０】 請求項１乃至４のうちいずれか一項記
    載の半導体装置用基板の第１の面側に半導体素子を搭載
    し、該第１の面とは反対側の第２の面側にパッケージ基
    板を接続し、前記半導体素子と前記パッケージ基板とを
    前記半導体装置用基板を介して電気的に接続したことを
    特徴とする半導体パッケージ。
JP2002046448A 2002-02-22 2002-02-22 半導体装置用基板及びその製造方法及び半導体パッケージ Expired - Fee Related JP4044769B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002046448A JP4044769B2 (ja) 2002-02-22 2002-02-22 半導体装置用基板及びその製造方法及び半導体パッケージ
US10/262,074 US6781224B2 (en) 2002-02-22 2002-10-02 Semiconductor device and package including forming pyramid mount protruding through silicon substrate
TW091122868A TW563231B (en) 2002-02-22 2002-10-03 Semiconductor device substrate and manufacturing method thereof and semiconductor package
KR1020020062626A KR100847033B1 (ko) 2002-02-22 2002-10-15 반도체 장치용 기판 및 그 제조 방법과 반도체 패키지
CNB021471800A CN1225783C (zh) 2002-02-22 2002-10-25 半导体器件基底及其制造方法及半导体封装件
US10/862,403 US6905951B2 (en) 2002-02-22 2004-06-08 Method of forming a device substrate and semiconductor package including a pyramid contact

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002046448A JP4044769B2 (ja) 2002-02-22 2002-02-22 半導体装置用基板及びその製造方法及び半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2003249601A true JP2003249601A (ja) 2003-09-05
JP4044769B2 JP4044769B2 (ja) 2008-02-06

Family

ID=27750633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002046448A Expired - Fee Related JP4044769B2 (ja) 2002-02-22 2002-02-22 半導体装置用基板及びその製造方法及び半導体パッケージ

Country Status (5)

Country Link
US (2) US6781224B2 (ja)
JP (1) JP4044769B2 (ja)
KR (1) KR100847033B1 (ja)
CN (1) CN1225783C (ja)
TW (1) TW563231B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180351A (ja) * 2005-12-28 2007-07-12 Casio Comput Co Ltd 回路基板、半導体装置及び回路基板の製造方法
WO2009041159A1 (ja) * 2007-09-28 2009-04-02 Sanyo Electric Co., Ltd. 素子搭載用基板及びその製造方法、回路装置及びその製造方法、携帯機器
JP2009123763A (ja) * 2007-11-12 2009-06-04 Denso Corp 半導体装置及びその製造方法
JP2010166095A (ja) * 2010-04-28 2010-07-29 Casio Computer Co Ltd 半導体装置及び回路基板の製造方法
JP2010272895A (ja) * 2004-12-16 2010-12-02 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
US8373069B2 (en) 2008-12-29 2013-02-12 Ibiden Co., Ltd. Electronic component mounting substrate and method for manufacturing electronic component mounting substrate
US9198290B2 (en) 2011-09-15 2015-11-24 Shinko Electric Industries Co., Ltd. Wiring substrate, method of manufacturing the same, and semiconductor device
JP2019106475A (ja) * 2017-12-13 2019-06-27 凸版印刷株式会社 微細配線層付きキャリア基板、微細配線層付き半導体パッケージ基板、半導体パッケージおよび半導体装置並びに微細配線層付き半導体パッケージ基板の製造方法

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6821348B2 (en) * 2002-02-14 2004-11-23 3M Innovative Properties Company In-line deposition processes for circuit fabrication
US6897164B2 (en) * 2002-02-14 2005-05-24 3M Innovative Properties Company Aperture masks for circuit fabrication
US6767817B2 (en) * 2002-07-11 2004-07-27 Micron Technology, Inc. Asymmetric plating
KR100499006B1 (ko) * 2002-12-30 2005-07-01 삼성전기주식회사 도금 인입선이 없는 패키지 기판의 제조 방법
JP3994924B2 (ja) * 2003-06-02 2007-10-24 セイコーエプソン株式会社 回路基板の製造方法
JP3855992B2 (ja) * 2003-12-17 2006-12-13 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005347353A (ja) * 2004-05-31 2005-12-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP4865197B2 (ja) * 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2006019361A (ja) * 2004-06-30 2006-01-19 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP3961537B2 (ja) * 2004-07-07 2007-08-22 日本電気株式会社 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
JP2006186321A (ja) * 2004-12-01 2006-07-13 Shinko Electric Ind Co Ltd 回路基板の製造方法及び電子部品実装構造体の製造方法
JP4619223B2 (ja) * 2004-12-16 2011-01-26 新光電気工業株式会社 半導体パッケージ及びその製造方法
US8048789B2 (en) * 2005-04-26 2011-11-01 Northwestern University Mesoscale pyramids, arrays and methods of preparation
WO2007008171A2 (en) * 2005-07-09 2007-01-18 Gautham Viswanadam Integrated circuit device and method of manufacturing thereof
US7633167B2 (en) * 2005-09-29 2009-12-15 Nec Electronics Corporation Semiconductor device and method for manufacturing same
KR100699874B1 (ko) * 2005-11-08 2007-03-28 삼성전자주식회사 삽입형 연결부를 갖는 비. 지. 에이 패키지 그 제조방법 및이를 포함하는 보드 구조
JP4907178B2 (ja) * 2006-01-26 2012-03-28 パナソニック株式会社 半導体装置およびそれを備えた電子機器
JP4503039B2 (ja) * 2006-04-27 2010-07-14 三洋電機株式会社 回路装置
KR100824635B1 (ko) * 2006-09-13 2008-04-24 동부일렉트로닉스 주식회사 시스템 인 패키지를 이용한 인덕터 제조 방법
US10074553B2 (en) * 2007-12-03 2018-09-11 STATS ChipPAC Pte. Ltd. Wafer level package integration and method
US9460951B2 (en) 2007-12-03 2016-10-04 STATS ChipPAC Pte. Ltd. Semiconductor device and method of wafer level package integration
US7749887B2 (en) 2007-12-18 2010-07-06 Micron Technology, Inc. Methods of fluxless micro-piercing of solder balls, and resulting devices
KR100924559B1 (ko) * 2008-03-07 2009-11-02 주식회사 하이닉스반도체 반도체 패키지의 제조 방법
JP4601686B2 (ja) * 2008-06-17 2010-12-22 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
KR20100037300A (ko) * 2008-10-01 2010-04-09 삼성전자주식회사 내장형 인터포저를 갖는 반도체장치의 형성방법
US7964974B2 (en) * 2008-12-02 2011-06-21 General Electric Company Electronic chip package with reduced contact pad pitch
US8344495B2 (en) * 2009-12-11 2013-01-01 Stats Chippac Ltd. Integrated circuit packaging system with interconnect and method of manufacture thereof
US20110175218A1 (en) 2010-01-18 2011-07-21 Shiann-Ming Liou Package assembly having a semiconductor substrate
US20130026609A1 (en) * 2010-01-18 2013-01-31 Marvell World Trade Ltd. Package assembly including a semiconductor substrate with stress relief structure
US20110186960A1 (en) * 2010-02-03 2011-08-04 Albert Wu Techniques and configurations for recessed semiconductor substrates
TWI473551B (zh) * 2011-07-08 2015-02-11 Unimicron Technology Corp 封裝基板及其製法
US8802504B1 (en) * 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
JP6064705B2 (ja) * 2013-03-18 2017-01-25 富士通株式会社 半導体装置の製造方法および半導体実装基板
US9263376B2 (en) * 2013-04-15 2016-02-16 Intel Deutschland Gmbh Chip interposer, semiconductor device, and method for manufacturing a semiconductor device
JP6623508B2 (ja) * 2014-09-30 2019-12-25 日亜化学工業株式会社 光源及びその製造方法、実装方法
TWI557819B (zh) * 2014-12-04 2016-11-11 欣興電子股份有限公司 中介板及其製造方法
US9859202B2 (en) * 2015-06-24 2018-01-02 Dyi-chung Hu Spacer connector
US10468363B2 (en) 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
US11495560B2 (en) * 2015-08-10 2022-11-08 X Display Company Technology Limited Chiplets with connection posts
US9748167B1 (en) * 2016-07-25 2017-08-29 United Microelectronics Corp. Silicon interposer, semiconductor package using the same, and fabrication method thereof
US11064609B2 (en) 2016-08-04 2021-07-13 X Display Company Technology Limited Printable 3D electronic structure
KR102019355B1 (ko) * 2017-11-01 2019-09-09 삼성전자주식회사 반도체 패키지
US11640934B2 (en) * 2018-03-30 2023-05-02 Intel Corporation Lithographically defined vertical interconnect access (VIA) in dielectric pockets in a package substrate
US11037874B2 (en) * 2018-10-29 2021-06-15 Intel Corporation Plane-less voltage reference interconnects
US10989735B2 (en) 2019-08-21 2021-04-27 Facebook Technologies, Llc Atomic force microscopy tips for interconnection
US11387178B2 (en) * 2020-03-06 2022-07-12 X-Celeprint Limited Printable 3D electronic components and structures
US20220293509A1 (en) * 2021-03-10 2022-09-15 Intel Corporation Dielectric-to-metal adhesion promotion material

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US30245A (en) * 1860-10-02 Improvement in revolving fire-arms
JP3186941B2 (ja) * 1995-02-07 2001-07-11 シャープ株式会社 半導体チップおよびマルチチップ半導体モジュール
US6114221A (en) * 1998-03-16 2000-09-05 International Business Machines Corporation Method and apparatus for interconnecting multiple circuit chips
JP3903650B2 (ja) * 1999-06-18 2007-04-11 住友電気工業株式会社 光増幅器および光増幅器制御方法
JP4043146B2 (ja) 1999-06-25 2008-02-06 イビデン株式会社 パッケージ基板
JP2001091544A (ja) * 1999-09-27 2001-04-06 Hitachi Ltd 半導体検査装置の製造方法
JP3879816B2 (ja) * 2000-06-02 2007-02-14 セイコーエプソン株式会社 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
US20020115293A1 (en) * 2001-01-03 2002-08-22 Bahram Ghodsian Device to rapidly and accurately sequence long DNA fragments

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010272895A (ja) * 2004-12-16 2010-12-02 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
JP2007180351A (ja) * 2005-12-28 2007-07-12 Casio Comput Co Ltd 回路基板、半導体装置及び回路基板の製造方法
JP4609317B2 (ja) * 2005-12-28 2011-01-12 カシオ計算機株式会社 回路基板
WO2009041159A1 (ja) * 2007-09-28 2009-04-02 Sanyo Electric Co., Ltd. 素子搭載用基板及びその製造方法、回路装置及びその製造方法、携帯機器
JP2009123763A (ja) * 2007-11-12 2009-06-04 Denso Corp 半導体装置及びその製造方法
US8373069B2 (en) 2008-12-29 2013-02-12 Ibiden Co., Ltd. Electronic component mounting substrate and method for manufacturing electronic component mounting substrate
JP2010166095A (ja) * 2010-04-28 2010-07-29 Casio Computer Co Ltd 半導体装置及び回路基板の製造方法
US9198290B2 (en) 2011-09-15 2015-11-24 Shinko Electric Industries Co., Ltd. Wiring substrate, method of manufacturing the same, and semiconductor device
JP2019106475A (ja) * 2017-12-13 2019-06-27 凸版印刷株式会社 微細配線層付きキャリア基板、微細配線層付き半導体パッケージ基板、半導体パッケージおよび半導体装置並びに微細配線層付き半導体パッケージ基板の製造方法
JP7087369B2 (ja) 2017-12-13 2022-06-21 凸版印刷株式会社 微細配線層付きキャリア基板および微細配線層付き半導体パッケージ基板の製造方法

Also Published As

Publication number Publication date
KR20030069774A (ko) 2003-08-27
US6905951B2 (en) 2005-06-14
CN1225783C (zh) 2005-11-02
TW563231B (en) 2003-11-21
US20030160325A1 (en) 2003-08-28
US20040224499A1 (en) 2004-11-11
JP4044769B2 (ja) 2008-02-06
US6781224B2 (en) 2004-08-24
KR100847033B1 (ko) 2008-07-17
CN1440073A (zh) 2003-09-03

Similar Documents

Publication Publication Date Title
JP4044769B2 (ja) 半導体装置用基板及びその製造方法及び半導体パッケージ
US7422978B2 (en) Methods of manufacturing interposers with flexible solder pad elements
EP2172089B1 (en) Method for manufacturing a multilayer wiring element having pin interface
US6611052B2 (en) Wafer level stackable semiconductor package
US6472745B1 (en) Semiconductor device
JP4472682B2 (ja) イメージセンサのウエハレベルチップスケールパッケージの製造方法
KR100658543B1 (ko) 반도체 장치 및 그 제조 방법
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
US6236112B1 (en) Semiconductor device, connecting substrate therefor, and process of manufacturing connecting substrate
JP2002190551A (ja) 配線基板、半導体装置、及び配線基板の製造方法
JPH1154649A (ja) 半導体装置およびその製造方法
JP3625815B2 (ja) 半導体装置とその製造方法
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
TW200903763A (en) Inter-connecting structure for semiconductor device package and method of the same
JPS62230027A (ja) 半導体装置の製造方法
JP4511148B2 (ja) 半導体装置の製造方法
JP2004006835A (ja) 半導体装置及びその製造方法
JP2002231765A (ja) 半導体装置
JP2012004506A (ja) 半導体装置及びその製造方法
JP2011029370A (ja) 積層型半導体装置及びその製造方法
JP4241202B2 (ja) めっきポスト型配線基板の製造方法
JP2006191152A (ja) 半導体装置及びその製造方法
JP2007335642A (ja) パッケージ基板
JP4056671B2 (ja) 回路基板の製造方法及び半導体装置の製造方法
JP2000091496A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060704

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071116

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees