JP3994924B2 - 回路基板の製造方法 - Google Patents
回路基板の製造方法 Download PDFInfo
- Publication number
- JP3994924B2 JP3994924B2 JP2003156848A JP2003156848A JP3994924B2 JP 3994924 B2 JP3994924 B2 JP 3994924B2 JP 2003156848 A JP2003156848 A JP 2003156848A JP 2003156848 A JP2003156848 A JP 2003156848A JP 3994924 B2 JP3994924 B2 JP 3994924B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- lead electrode
- lead
- protruding
- resist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0367—Metallic bump or raised conductor not used as solder bump
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は回路基板、半導体モジュールおよび回路基板の製造方法に関し、特に、フリップチップ方式やＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式などに用いられるリード電極に適用して好適なものである。
【０００２】
【従来の技術】
従来のＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）などでは、半導体チップとフィルム基板とを接続するために、例えば、特許文献１に開示されているように、半導体チップ上に形成されたバンプ電極をリード電極に接合する方法がある。
【０００３】
【特許文献１】
特開平５−６３１３４号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、従来のリード電極の断面形状は台形であるため、リード電極のトップ幅が広くなる。このため、バンプ電極の接合時に高荷重がかかり、半導体チップなどにダメージが発生するという問題があった。また、リード電極の配列ピッチが狭くなると、リード電極のトップ幅よりも、リード電極の高さの方が大きくなる。このため、リード電極の平坦度が劣化し、リード電極の接合時に位置ずれが発生したり、リードこけが発生したりするという問題もあった。
【０００５】
そこで、本発明の目的は、リード電極の狭ピッチ化に対応しつつ、リード電極への接合精度を向上させることが可能な回路基板、半導体モジュールおよび回路基板の製造方法を提供することである。
【０００６】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様に係る回路基板によれば、絶縁基板と、前記絶縁基板に設けられ、接合面が先鋭化されたリード電極とを備えることを特徴とする。
これにより、リード電極の接合面を突出電極に食い込ませながら、突出電極をリード電極に接合することができる。このため、突出電極をリード電極に繋止させながら、突出電極をリード電極に接合することが可能となり、突出電極の位置ずれを防止することを可能として、突出電極を精度よく接合することが可能となる。また、突出電極をリード電極に接合する際に、リード電極の接合面に荷重を集中させることが可能となり、突出電極接合時の荷重を減らすことが可能となることから、半導体チップへのダメージを減らすことが可能となる。さらに、リード電極の接合面を先鋭化することで、リード電極のトップ面を平坦化する必要がなくなり、リード電極の平坦度の管理を不要として、リード電極の狭ピッチ化に容易に対応することが可能となる。
【０００７】
また、本発明の一態様に係る回路基板によれば、前記接合面のトップ幅の平均は７μｍ以下であることを特徴とする。
これにより、リード電極の接合面を突出電極に容易に食い込ませることが可能となり、突出電極をリード電極に接合する際に、突出電極の位置がずれることを防止することが可能となるとともに、リード電極の接合面に荷重を集中させることが可能となり、突出電極接合時の荷重を減らすことが可能となる。
【０００８】
また、本発明の一態様に係る回路基板によれば、絶縁基板と、前記絶縁基板に設けられたリード電極と、前記リード電極の接合面上に設けられた突起部とを備えることを特徴とする。
これにより、リード電極の接合面上に設けられた突起部を突出電極に食い込ませながら、突出電極をリード電極に接合することができる。このため、突出電極をリード電極に繋止させながら、突出電極をリード電極に接合することが可能となり、突出電極の位置ずれを防止することを可能として、突出電極を精度よく接合することが可能となる。また、突出電極をリード電極に接合する際に、リード電極の接合面上に設けられた突起部に荷重を集中させることが可能となり、突出電極接合時の荷重を減らすことが可能となることから、半導体チップへのダメージを減らすことが可能となる。さらに、リード電極の接合面上に突起部を設けることで、リード電極のトップ面を平坦化する必要がなくなり、リード電極の平坦度の管理を不要として、リード電極の狭ピッチ化に容易に対応することが可能となる。
【０００９】
また、本発明の一態様に係る半導体モジュールによれば、半導体チップと、前記半導体チップに設けられた突出電極と、前記突出電極が接合され、接合面が先鋭化されたれたリード電極と、前記リード電極が形成された基材とを備えることを特徴とする。
これにより、リード電極の接合面を突出電極に食い込ませながら、突出電極をリード電極に接合することができ、突出電極をリード電極に接合する際に、突出電極の位置がずれることを防止することが可能となるとともに、リード電極の接合面に荷重を集中させることが可能となり、突出電極接合時の荷重を減らすことが可能となる。
【００１０】
また、本発明の一態様に係る半導体モジュールによれば、半導体チップと、前記半導体チップに設けられ突出電極と、前記突出電極が接合されたリード電極と、前記リード電極が形成された基材と、前記突出電極の接合面に設けられた突起部とを備えることを特徴とする。
これにより、リード電極の接合面に設けられた突起部を突出電極に食い込ませながら、突出電極をリード電極に接合することができ、突出電極をリード電極に接合する際に、突出電極の位置がずれることを防止することが可能となるとともに、リード電極の接合面に設けられた突起部に荷重を集中させることが可能となり、突出電極接合時の荷重を減らすことが可能となる。
【００１１】
また、本発明の一態様に係る回路基板の製造方法によれば、絶縁基板上に第１レジスト層を形成する工程と、前記第１レジスト層をパターニングすることにより、第１開口部を前記第１レジスト層に形成する工程と、前記第１開口部内に導電層を形成することにより、前記絶縁基板上にリード電極を形成する工程と、前記第１レジスト層を除去する工程と、前記第１レジスト層を除去する工程の後、前記リード電極が形成された前記絶縁基板上に第２レジスト層を形成する工程と、前記第２レジスト層をパターニングすることにより、前記第１開口部よりも開口面積の小さな第２開口部を前記リード電極上に形成する工程と、前記第２開口部内に導電層を形成することにより、前記リード電極上に突起部を形成する工程と、前記第２レジスト層を除去する工程とを備えることを特徴とする。
【００１２】
これにより、メッキを用いることでリード電極の接合面に突起部を設けることが可能となるとともに、第２開口部の開口面積を調整することで、突起部の太さを容易に調整することが可能となる。このため、突起部が設けられた複数のリード電極を絶縁基板上に一括して形成することが可能となり、製造工程の煩雑化を抑制しつつ、リード電極の狭ピッチ化に対応することが可能となるとともに、突出電極とリード電極との接合精度を向上させることが可能となる。
【００１３】
また、本発明の一態様に係る回路基板の製造方法によれば、絶縁基板上に導電層を形成する工程と、前記導電層が形成された絶縁基板上にレジスト層を形成する工程と、前記レジスト層をパターニングすることにより、前記導電層を露出させる工程と、前記パターニングされたレジスト層をマスクとして前記導電層の等方性エッチングを行うことにより、前記絶縁基板を露出させる工程とを備えることを特徴とする。
【００１４】
これにより、導電層の厚み方向におけるエッチング量を変化させることが可能となり、導電層の上面に近づくに従って横方向のエッチング量を増やすことが可能となる。このため、リード電極の接合面を先鋭化させながら、リード電極を形成することが可能となり、製造工程の煩雑化を抑制しつつ、リード電極の狭ピッチ化に対応することが可能となるとともに、リード電極の接合面を食い込ませながら、リード電極との接合を行うことが可能なり、突出電極とリード電極の接合精度を向上させることが可能となる。
【００１５】
また、本発明の一態様に係る回路基板の製造方法によれば、絶縁基板上に導電材料を吐出させることにより、接合面が先鋭化されたリード電極を前記絶縁基板上に形成することを特徴とする。
これにより、導電材料の吐出位置を制御することで、リード電極の形状を変化させることが可能となり、接合面が先鋭化されたリード電極を容易に形成することが可能となる。
【００１６】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体モジュールおよび回路基板の製造方法について図面を参照しながら説明する。
図１（ａ）は、本発明の第１実施形態（参考形態）に係る半導体モジュールの概略構成を示す断面図、図１（ｂ）は、図１（ａ）の突出電極およびリード電極の概略構成を示す平面図である。
【００１７】
図１において、フィルム基板１上には、接合面が先鋭化されたリード電極２が形成され、半導体チップ３には突出電極４が設けられている。そして、突出電極４がリード電極２上に接合されることにより、半導体チップ３がフィルム基板１上に実装されている。なお、突出電極４のボトム面の幅は、例えば、１５μｍ程度、リード電極２の幅は、例えば、１０μｍ程度に設定することができる。また、リード電極２の接合面のトップ幅の平均は７μｍ以下に設定することが好ましい。
【００１８】
これにより、リード電極２の接合面を突出電極４に食い込ませながら、突出電極４をリード電極２に接合することができる。このため、突出電極４をリード電極２に繋止させながら、突出電極４をリード電極２に接合することが可能となり、突出電極４の位置ずれを防止することを可能として、突出電極４を精度よく接合することが可能となる。また、突出電極４をリード電極２に接合する際に、リード電極２の接合面に荷重を集中させることが可能となり、突出電極４接合時の荷重を減らすことが可能となることから、半導体チップ３へのダメージを減らすことが可能となる。さらに、リード電極２の接合面を先鋭化することで、リード電極２のトップ面を平坦化する必要がなくなり、リード電極２の平坦度の管理を不要として、リード電極２の狭ピッチ化に容易に対応することが可能となる。
【００１９】
なお、図１の実施形態では、リード電極２をフィルム基板１に形成する方法について説明したが、フィルム基板１の他、例えば、プリント基板、多層配線基板、ビルドアップ基板、テープ基板、ガラス基板などを用いるようにしてもよい。また、リード電極２が形成される基板の材質としては、例えば、ポリイミド樹脂、ガラスエポキシ樹脂、ＢＴレジン、アラミドとエポキシのコンポジットまたはセラミックなどを用いることができる。また、突出電極４としては、例えば、Ａｕバンプ、Ａｕ／Ｎｉバンプ、半田材などで被覆されたＣｕバンプやＮｉバンプ、あるいは半田ボールなどを用いることができる。また、リード電極２としては、例えば、銅Ｃｕ、鉄Ｆｅ、金Ａｕ、銀Ａｇ、半田材で被覆された銅Ｃｕ、金Ａｕで被覆された銅Ｃｕなどを用いることができる。
【００２０】
また、突出電極４をリード電極２に接合する場合、例えば、半田接合や合金接合などの金属接合を用いるようにしてもよく、ＡＣＦ（ＡｎｉｓｏｔｒｏｐｉｃＣｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）接合、ＮＣＦ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）接合、ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ ＣｏｎｄｕｃｔｉｖｅＰａｓｔｅ）接合、ＮＣＰ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）接合などの圧接接合を用いるようにしてもよい。また、上述した実施形態では、リード端子２および突出電極４をストレート配列する方法について説明したが、例えば、リード端子２および突出電極４を千鳥状配列または放射状配列するようにしてもよい。また、リード電極２の接合面は丸みを帯びていてもよい。
【００２１】
また、上述した実施形態では、ＣＯＦ（チップ・オン・フィルム）を例にとって説明したが、例えば、ＴＣＰ（テープ・キャリア、パッケージ）、ＣＯＧ（チップ・オン・グラス）、ＴＣＭ（テープキャリアモジュール）などのフェースダウン実装が行われる全ての半導体パッケージに適用するようにしてもよい。
また、上述した実施形態では、突出電極４の幅がリード端子２の底面の幅よりも大きい場合を例にとって説明したが、突出電極４の幅がリード端子２の底面の幅と同じでもよく、突出電極４の幅はリード端子２の底面の幅より小さくてもよい。
【００２２】
図２は、本発明の第２実施形態に係る回路基板の製造方法を示す断面図である。
図２（ａ）において、例えば、無電解メッキ、スパッタまたは蒸着などにより、フィルム基板１１上にシード電極１２を形成する。なお、シード電極１２としては、例えば、ニッケルＮｉ、クロムＣｒ、チタンＴｉ、タングステンＷ、銅Ｃｕなどの導電材料を用いることができる。そして、シード電極１２が形成されたフィルム基板１１上にレジスト層１３を形成し、レジスト層１３の露光・現像を行うことにより、シード電極１２を露出させる開口部１３ａをレジスト層１３に形成する。
【００２３】
次に、図２（ｂ）に示すように、シード電極１２をメッキリードとした電解メッキを行うことにより、シード電極１２に接続されたリード電極１４を開口部１３ａ内に形成する。なお、リード電極１４としては、例えば、ニッケルＮｉ、金Ａｕ、銅Ｃｕ、半田材などを用いることができる。
次に、図２（ｃ）に示すように、レジスト層１３を除去する。そして、リード電極１４が形成されたフィルム基板１１上にレジスト層１５を形成し、レジスト層１５の露光・現像を行うことにより、リード電極１４上に配置された開口部１５ａをレジスト層１５に形成する。なお、開口部１５ａの開口面積は、開口部１３ａの開口面積よりも小さくなるように設定することができる。
【００２４】
次に、図２（ｄ）に示すように、シード電極１２をメッキリードとした電解メッキを行うことにより、リード電極１４上に配置された突起部１６を開口部１５ａ内に形成する。なお、突起部１６としては、例えば、ニッケルＮｉ、金Ａｕ、銅Ｃｕ、半田材などを用いることができる。
次に、図２（ｅ）に示すように、レジスト層１５を除去する。そして、リード電極１４をマスクとして、シード電極１２のエッチングを行うことにより、フィルム基板１１を露出させる。
【００２５】
これにより、電解メッキを用いることでリード電極１４の先端に突起部１６を設けることが可能となるとともに、レジスト層１５に形成される開口部１５ａの開口面積を調整することで、突起部１６の太さを容易に調整することが可能となる。このため、突起部１６が設けられた複数のリード電極１４をフィルム基板１１上に一括して形成することが可能となり、製造工程の煩雑化を抑制しつつ、リード電極１４の狭ピッチ化に対応することが可能となるとともに、リード電極１４の接合精度を向上させることが可能となる。
【００２６】
なお、図２の実施形態では、電解メッキにより、突起部１６が設けられたリード電極１４を形成する方法について説明したが、無電解メッキにより、突起部１６が設けられたリード電極１４を形成するようにしてもよい。なお、突起部１６は丸みを帯びていてもよい。
図３は、本発明の第３実施形態（参考形態）に係る回路基板の製造方法を示す断面図である。
【００２７】
図３（ａ）において、銅Ｃｕなどからなる金属箔をフィルム基板２１上に貼り付けることにより、フィルム基板２１上に導電層２２を形成する。
次に、図３（ｂ）に示すように、導電層２２上にレジストを塗布する。そして導電層２２上に塗布されたレジストの露光・現像を行うことにより、所定間隔を隔てて配置されたレジスト層２３を導電層２２上に形成する。
【００２８】
次に、図３（ｃ）に示すように、レジスト層２３をマスクとして、導電層２２の等方性エッチングを行うことにより、フィルム基板２１の表面を露出させ、接合面が先鋭化されたリード電極２４をフィルム基板２１上に形成する。なお、導電層２２の等方性エッチングとしては、ウエットエッチングまたはプラズマエッチングなどを用いることができる。そして、図３（ｄ）に示すように、リード電極２４上のレジスト層２３を除去する。
【００２９】
ここで、導電層２２の等方性エッチングを用いてフィルム基板２１の表面を露出させることにより、導電層２２の厚み方向におけるエッチング量を変化させることが可能となり、導電層２２の上面に近づくに従って横方向のエッチング量を増やすことが可能となる。このため、リード電極２４の接合面を先鋭化させながら、リード電極２４を形成することが可能となり、製造工程の煩雑化を抑制しつつ、リード電極２４の狭ピッチ化に対応することが可能となるとともに、リード電極２４の接合面を食い込ませながら、リード電極２４との接合を行うことが可能なり、リード電極２４への接合精度を向上させることが可能となる。
【００３０】
なお、図３の実施形態では、金属箔をフィルム基板２１上に貼り付けることにより、フィルム基板２１上に導電層２２を形成する方法について説明したが、メッキなどの方法を用いることにより、フィルム基板２１上に導電層２２を形成するようにしてもよい。
図４は、本発明の第４実施形態（参考形態）に係る回路基板の製造方法を示す断面図である。
【００３１】
図４（ａ）において、フィルム基板３１上にインクジェットヘッド３３を配置する。そして、図４（ｂ）に示すように、インクジェットヘッド３３の位置を制御しながら、インクジェットヘッド３３を介し、導電性材料からなる液滴３４をフィルム基板３１上に吐出させることで、接合面が先鋭化されたリード電極３２をフィルム基板３１上に形成する。なお、液滴３３としては、例えば、ニッケルＮｉ、金Ａｕまたは銅Ｃｕなどの金属粉が溶媒に分散された金属スラリーあるいは金属ペーストなどを用いることができる。
【００３２】
これにより、液滴３４の吐出位置を制御することで、リード電極３２の形状を変化させることが可能となり、接合面が先鋭化されたリード電極３２をフィルム基板３１上に容易に形成することが可能となる。
【図面の簡単な説明】
【図１】 第１実施形態（参考形態）に係る半導体モジュールの概略構成を示す図。
【図２】 第２実施形態に係る回路基板の製造方法を示す断面図。
【図３】 第３実施形態（参考形態）に係る回路基板の製造方法を示す断面図。
【図４】 第４実施形態（参考形態）に係る回路基板の製造方法を示す断面図。
【符号の説明】
１、１１、２１、３１ フィルム基板、２、１４、２４、３２ リード電極、３ 半導体チップ、４ 突出電極、１２ シード電極、１３、１５、２３ レジスト、１３ａ、１５ａ 開口部、１６ 突起部、２２ 導電層、３３ インクジェットヘッド、３４ 液滴
【発明の属する技術分野】
本発明は回路基板、半導体モジュールおよび回路基板の製造方法に関し、特に、フリップチップ方式やＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式などに用いられるリード電極に適用して好適なものである。
【０００２】
【従来の技術】
従来のＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）などでは、半導体チップとフィルム基板とを接続するために、例えば、特許文献１に開示されているように、半導体チップ上に形成されたバンプ電極をリード電極に接合する方法がある。
【０００３】
【特許文献１】
特開平５−６３１３４号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、従来のリード電極の断面形状は台形であるため、リード電極のトップ幅が広くなる。このため、バンプ電極の接合時に高荷重がかかり、半導体チップなどにダメージが発生するという問題があった。また、リード電極の配列ピッチが狭くなると、リード電極のトップ幅よりも、リード電極の高さの方が大きくなる。このため、リード電極の平坦度が劣化し、リード電極の接合時に位置ずれが発生したり、リードこけが発生したりするという問題もあった。
【０００５】
そこで、本発明の目的は、リード電極の狭ピッチ化に対応しつつ、リード電極への接合精度を向上させることが可能な回路基板、半導体モジュールおよび回路基板の製造方法を提供することである。
【０００６】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様に係る回路基板によれば、絶縁基板と、前記絶縁基板に設けられ、接合面が先鋭化されたリード電極とを備えることを特徴とする。
これにより、リード電極の接合面を突出電極に食い込ませながら、突出電極をリード電極に接合することができる。このため、突出電極をリード電極に繋止させながら、突出電極をリード電極に接合することが可能となり、突出電極の位置ずれを防止することを可能として、突出電極を精度よく接合することが可能となる。また、突出電極をリード電極に接合する際に、リード電極の接合面に荷重を集中させることが可能となり、突出電極接合時の荷重を減らすことが可能となることから、半導体チップへのダメージを減らすことが可能となる。さらに、リード電極の接合面を先鋭化することで、リード電極のトップ面を平坦化する必要がなくなり、リード電極の平坦度の管理を不要として、リード電極の狭ピッチ化に容易に対応することが可能となる。
【０００７】
また、本発明の一態様に係る回路基板によれば、前記接合面のトップ幅の平均は７μｍ以下であることを特徴とする。
これにより、リード電極の接合面を突出電極に容易に食い込ませることが可能となり、突出電極をリード電極に接合する際に、突出電極の位置がずれることを防止することが可能となるとともに、リード電極の接合面に荷重を集中させることが可能となり、突出電極接合時の荷重を減らすことが可能となる。
【０００８】
また、本発明の一態様に係る回路基板によれば、絶縁基板と、前記絶縁基板に設けられたリード電極と、前記リード電極の接合面上に設けられた突起部とを備えることを特徴とする。
これにより、リード電極の接合面上に設けられた突起部を突出電極に食い込ませながら、突出電極をリード電極に接合することができる。このため、突出電極をリード電極に繋止させながら、突出電極をリード電極に接合することが可能となり、突出電極の位置ずれを防止することを可能として、突出電極を精度よく接合することが可能となる。また、突出電極をリード電極に接合する際に、リード電極の接合面上に設けられた突起部に荷重を集中させることが可能となり、突出電極接合時の荷重を減らすことが可能となることから、半導体チップへのダメージを減らすことが可能となる。さらに、リード電極の接合面上に突起部を設けることで、リード電極のトップ面を平坦化する必要がなくなり、リード電極の平坦度の管理を不要として、リード電極の狭ピッチ化に容易に対応することが可能となる。
【０００９】
また、本発明の一態様に係る半導体モジュールによれば、半導体チップと、前記半導体チップに設けられた突出電極と、前記突出電極が接合され、接合面が先鋭化されたれたリード電極と、前記リード電極が形成された基材とを備えることを特徴とする。
これにより、リード電極の接合面を突出電極に食い込ませながら、突出電極をリード電極に接合することができ、突出電極をリード電極に接合する際に、突出電極の位置がずれることを防止することが可能となるとともに、リード電極の接合面に荷重を集中させることが可能となり、突出電極接合時の荷重を減らすことが可能となる。
【００１０】
また、本発明の一態様に係る半導体モジュールによれば、半導体チップと、前記半導体チップに設けられ突出電極と、前記突出電極が接合されたリード電極と、前記リード電極が形成された基材と、前記突出電極の接合面に設けられた突起部とを備えることを特徴とする。
これにより、リード電極の接合面に設けられた突起部を突出電極に食い込ませながら、突出電極をリード電極に接合することができ、突出電極をリード電極に接合する際に、突出電極の位置がずれることを防止することが可能となるとともに、リード電極の接合面に設けられた突起部に荷重を集中させることが可能となり、突出電極接合時の荷重を減らすことが可能となる。
【００１１】
また、本発明の一態様に係る回路基板の製造方法によれば、絶縁基板上に第１レジスト層を形成する工程と、前記第１レジスト層をパターニングすることにより、第１開口部を前記第１レジスト層に形成する工程と、前記第１開口部内に導電層を形成することにより、前記絶縁基板上にリード電極を形成する工程と、前記第１レジスト層を除去する工程と、前記第１レジスト層を除去する工程の後、前記リード電極が形成された前記絶縁基板上に第２レジスト層を形成する工程と、前記第２レジスト層をパターニングすることにより、前記第１開口部よりも開口面積の小さな第２開口部を前記リード電極上に形成する工程と、前記第２開口部内に導電層を形成することにより、前記リード電極上に突起部を形成する工程と、前記第２レジスト層を除去する工程とを備えることを特徴とする。
【００１２】
これにより、メッキを用いることでリード電極の接合面に突起部を設けることが可能となるとともに、第２開口部の開口面積を調整することで、突起部の太さを容易に調整することが可能となる。このため、突起部が設けられた複数のリード電極を絶縁基板上に一括して形成することが可能となり、製造工程の煩雑化を抑制しつつ、リード電極の狭ピッチ化に対応することが可能となるとともに、突出電極とリード電極との接合精度を向上させることが可能となる。
【００１３】
また、本発明の一態様に係る回路基板の製造方法によれば、絶縁基板上に導電層を形成する工程と、前記導電層が形成された絶縁基板上にレジスト層を形成する工程と、前記レジスト層をパターニングすることにより、前記導電層を露出させる工程と、前記パターニングされたレジスト層をマスクとして前記導電層の等方性エッチングを行うことにより、前記絶縁基板を露出させる工程とを備えることを特徴とする。
【００１４】
これにより、導電層の厚み方向におけるエッチング量を変化させることが可能となり、導電層の上面に近づくに従って横方向のエッチング量を増やすことが可能となる。このため、リード電極の接合面を先鋭化させながら、リード電極を形成することが可能となり、製造工程の煩雑化を抑制しつつ、リード電極の狭ピッチ化に対応することが可能となるとともに、リード電極の接合面を食い込ませながら、リード電極との接合を行うことが可能なり、突出電極とリード電極の接合精度を向上させることが可能となる。
【００１５】
また、本発明の一態様に係る回路基板の製造方法によれば、絶縁基板上に導電材料を吐出させることにより、接合面が先鋭化されたリード電極を前記絶縁基板上に形成することを特徴とする。
これにより、導電材料の吐出位置を制御することで、リード電極の形状を変化させることが可能となり、接合面が先鋭化されたリード電極を容易に形成することが可能となる。
【００１６】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体モジュールおよび回路基板の製造方法について図面を参照しながら説明する。
図１（ａ）は、本発明の第１実施形態（参考形態）に係る半導体モジュールの概略構成を示す断面図、図１（ｂ）は、図１（ａ）の突出電極およびリード電極の概略構成を示す平面図である。
【００１７】
図１において、フィルム基板１上には、接合面が先鋭化されたリード電極２が形成され、半導体チップ３には突出電極４が設けられている。そして、突出電極４がリード電極２上に接合されることにより、半導体チップ３がフィルム基板１上に実装されている。なお、突出電極４のボトム面の幅は、例えば、１５μｍ程度、リード電極２の幅は、例えば、１０μｍ程度に設定することができる。また、リード電極２の接合面のトップ幅の平均は７μｍ以下に設定することが好ましい。
【００１８】
これにより、リード電極２の接合面を突出電極４に食い込ませながら、突出電極４をリード電極２に接合することができる。このため、突出電極４をリード電極２に繋止させながら、突出電極４をリード電極２に接合することが可能となり、突出電極４の位置ずれを防止することを可能として、突出電極４を精度よく接合することが可能となる。また、突出電極４をリード電極２に接合する際に、リード電極２の接合面に荷重を集中させることが可能となり、突出電極４接合時の荷重を減らすことが可能となることから、半導体チップ３へのダメージを減らすことが可能となる。さらに、リード電極２の接合面を先鋭化することで、リード電極２のトップ面を平坦化する必要がなくなり、リード電極２の平坦度の管理を不要として、リード電極２の狭ピッチ化に容易に対応することが可能となる。
【００１９】
なお、図１の実施形態では、リード電極２をフィルム基板１に形成する方法について説明したが、フィルム基板１の他、例えば、プリント基板、多層配線基板、ビルドアップ基板、テープ基板、ガラス基板などを用いるようにしてもよい。また、リード電極２が形成される基板の材質としては、例えば、ポリイミド樹脂、ガラスエポキシ樹脂、ＢＴレジン、アラミドとエポキシのコンポジットまたはセラミックなどを用いることができる。また、突出電極４としては、例えば、Ａｕバンプ、Ａｕ／Ｎｉバンプ、半田材などで被覆されたＣｕバンプやＮｉバンプ、あるいは半田ボールなどを用いることができる。また、リード電極２としては、例えば、銅Ｃｕ、鉄Ｆｅ、金Ａｕ、銀Ａｇ、半田材で被覆された銅Ｃｕ、金Ａｕで被覆された銅Ｃｕなどを用いることができる。
【００２０】
また、突出電極４をリード電極２に接合する場合、例えば、半田接合や合金接合などの金属接合を用いるようにしてもよく、ＡＣＦ（ＡｎｉｓｏｔｒｏｐｉｃＣｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）接合、ＮＣＦ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）接合、ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ ＣｏｎｄｕｃｔｉｖｅＰａｓｔｅ）接合、ＮＣＰ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）接合などの圧接接合を用いるようにしてもよい。また、上述した実施形態では、リード端子２および突出電極４をストレート配列する方法について説明したが、例えば、リード端子２および突出電極４を千鳥状配列または放射状配列するようにしてもよい。また、リード電極２の接合面は丸みを帯びていてもよい。
【００２１】
また、上述した実施形態では、ＣＯＦ（チップ・オン・フィルム）を例にとって説明したが、例えば、ＴＣＰ（テープ・キャリア、パッケージ）、ＣＯＧ（チップ・オン・グラス）、ＴＣＭ（テープキャリアモジュール）などのフェースダウン実装が行われる全ての半導体パッケージに適用するようにしてもよい。
また、上述した実施形態では、突出電極４の幅がリード端子２の底面の幅よりも大きい場合を例にとって説明したが、突出電極４の幅がリード端子２の底面の幅と同じでもよく、突出電極４の幅はリード端子２の底面の幅より小さくてもよい。
【００２２】
図２は、本発明の第２実施形態に係る回路基板の製造方法を示す断面図である。
図２（ａ）において、例えば、無電解メッキ、スパッタまたは蒸着などにより、フィルム基板１１上にシード電極１２を形成する。なお、シード電極１２としては、例えば、ニッケルＮｉ、クロムＣｒ、チタンＴｉ、タングステンＷ、銅Ｃｕなどの導電材料を用いることができる。そして、シード電極１２が形成されたフィルム基板１１上にレジスト層１３を形成し、レジスト層１３の露光・現像を行うことにより、シード電極１２を露出させる開口部１３ａをレジスト層１３に形成する。
【００２３】
次に、図２（ｂ）に示すように、シード電極１２をメッキリードとした電解メッキを行うことにより、シード電極１２に接続されたリード電極１４を開口部１３ａ内に形成する。なお、リード電極１４としては、例えば、ニッケルＮｉ、金Ａｕ、銅Ｃｕ、半田材などを用いることができる。
次に、図２（ｃ）に示すように、レジスト層１３を除去する。そして、リード電極１４が形成されたフィルム基板１１上にレジスト層１５を形成し、レジスト層１５の露光・現像を行うことにより、リード電極１４上に配置された開口部１５ａをレジスト層１５に形成する。なお、開口部１５ａの開口面積は、開口部１３ａの開口面積よりも小さくなるように設定することができる。
【００２４】
次に、図２（ｄ）に示すように、シード電極１２をメッキリードとした電解メッキを行うことにより、リード電極１４上に配置された突起部１６を開口部１５ａ内に形成する。なお、突起部１６としては、例えば、ニッケルＮｉ、金Ａｕ、銅Ｃｕ、半田材などを用いることができる。
次に、図２（ｅ）に示すように、レジスト層１５を除去する。そして、リード電極１４をマスクとして、シード電極１２のエッチングを行うことにより、フィルム基板１１を露出させる。
【００２５】
これにより、電解メッキを用いることでリード電極１４の先端に突起部１６を設けることが可能となるとともに、レジスト層１５に形成される開口部１５ａの開口面積を調整することで、突起部１６の太さを容易に調整することが可能となる。このため、突起部１６が設けられた複数のリード電極１４をフィルム基板１１上に一括して形成することが可能となり、製造工程の煩雑化を抑制しつつ、リード電極１４の狭ピッチ化に対応することが可能となるとともに、リード電極１４の接合精度を向上させることが可能となる。
【００２６】
なお、図２の実施形態では、電解メッキにより、突起部１６が設けられたリード電極１４を形成する方法について説明したが、無電解メッキにより、突起部１６が設けられたリード電極１４を形成するようにしてもよい。なお、突起部１６は丸みを帯びていてもよい。
図３は、本発明の第３実施形態（参考形態）に係る回路基板の製造方法を示す断面図である。
【００２７】
図３（ａ）において、銅Ｃｕなどからなる金属箔をフィルム基板２１上に貼り付けることにより、フィルム基板２１上に導電層２２を形成する。
次に、図３（ｂ）に示すように、導電層２２上にレジストを塗布する。そして導電層２２上に塗布されたレジストの露光・現像を行うことにより、所定間隔を隔てて配置されたレジスト層２３を導電層２２上に形成する。
【００２８】
次に、図３（ｃ）に示すように、レジスト層２３をマスクとして、導電層２２の等方性エッチングを行うことにより、フィルム基板２１の表面を露出させ、接合面が先鋭化されたリード電極２４をフィルム基板２１上に形成する。なお、導電層２２の等方性エッチングとしては、ウエットエッチングまたはプラズマエッチングなどを用いることができる。そして、図３（ｄ）に示すように、リード電極２４上のレジスト層２３を除去する。
【００２９】
ここで、導電層２２の等方性エッチングを用いてフィルム基板２１の表面を露出させることにより、導電層２２の厚み方向におけるエッチング量を変化させることが可能となり、導電層２２の上面に近づくに従って横方向のエッチング量を増やすことが可能となる。このため、リード電極２４の接合面を先鋭化させながら、リード電極２４を形成することが可能となり、製造工程の煩雑化を抑制しつつ、リード電極２４の狭ピッチ化に対応することが可能となるとともに、リード電極２４の接合面を食い込ませながら、リード電極２４との接合を行うことが可能なり、リード電極２４への接合精度を向上させることが可能となる。
【００３０】
なお、図３の実施形態では、金属箔をフィルム基板２１上に貼り付けることにより、フィルム基板２１上に導電層２２を形成する方法について説明したが、メッキなどの方法を用いることにより、フィルム基板２１上に導電層２２を形成するようにしてもよい。
図４は、本発明の第４実施形態（参考形態）に係る回路基板の製造方法を示す断面図である。
【００３１】
図４（ａ）において、フィルム基板３１上にインクジェットヘッド３３を配置する。そして、図４（ｂ）に示すように、インクジェットヘッド３３の位置を制御しながら、インクジェットヘッド３３を介し、導電性材料からなる液滴３４をフィルム基板３１上に吐出させることで、接合面が先鋭化されたリード電極３２をフィルム基板３１上に形成する。なお、液滴３３としては、例えば、ニッケルＮｉ、金Ａｕまたは銅Ｃｕなどの金属粉が溶媒に分散された金属スラリーあるいは金属ペーストなどを用いることができる。
【００３２】
これにより、液滴３４の吐出位置を制御することで、リード電極３２の形状を変化させることが可能となり、接合面が先鋭化されたリード電極３２をフィルム基板３１上に容易に形成することが可能となる。
【図面の簡単な説明】
【図１】 第１実施形態（参考形態）に係る半導体モジュールの概略構成を示す図。
【図２】 第２実施形態に係る回路基板の製造方法を示す断面図。
【図３】 第３実施形態（参考形態）に係る回路基板の製造方法を示す断面図。
【図４】 第４実施形態（参考形態）に係る回路基板の製造方法を示す断面図。
【符号の説明】
１、１１、２１、３１ フィルム基板、２、１４、２４、３２ リード電極、３ 半導体チップ、４ 突出電極、１２ シード電極、１３、１５、２３ レジスト、１３ａ、１５ａ 開口部、１６ 突起部、２２ 導電層、３３ インクジェットヘッド、３４ 液滴
Claims (1)
- 絶縁基板上に第１レジスト層を形成する工程と、
前記第１レジスト層をパターニングすることにより、第１開口部を前記第１レジスト層に形成する工程と、
前記第１開口部内に導電層を形成することにより、前記絶縁基板上にリード電極を形成する工程と、
前記第１レジスト層を除去する工程と、
前記第１レジスト層を除去する工程の後、前記リード電極が形成された前記絶縁基板上に第２レジスト層を形成する工程と、
前記第２レジスト層をパターニングすることにより、前記第１開口部よりも開口面積の小さな第２開口部を前記リード電極上に形成する工程と、
前記第２開口部内に導電層を形成することにより、前記リード電極上に突起部を形成する工程と、
前記第２レジスト層を除去する工程とを備えることを特徴とする回路基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003156848A JP3994924B2 (ja) | 2003-06-02 | 2003-06-02 | 回路基板の製造方法 |
| US10/853,286 US7190065B2 (en) | 2003-06-02 | 2004-05-26 | Circuit substrate, semiconductor module and method of manufacturing circuit substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003156848A JP3994924B2 (ja) | 2003-06-02 | 2003-06-02 | 回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004363177A JP2004363177A (ja) | 2004-12-24 |
| JP3994924B2 true JP3994924B2 (ja) | 2007-10-24 |
Family
ID=33562184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003156848A Expired - Fee Related JP3994924B2 (ja) | 2003-06-02 | 2003-06-02 | 回路基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7190065B2 (ja) |
| JP (1) | JP3994924B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7271034B2 (en) * | 2004-06-15 | 2007-09-18 | International Business Machines Corporation | Semiconductor device with a high thermal dissipation efficiency |
| US7749887B2 (en) * | 2007-12-18 | 2010-07-06 | Micron Technology, Inc. | Methods of fluxless micro-piercing of solder balls, and resulting devices |
| JP5088488B2 (ja) * | 2008-03-03 | 2012-12-05 | セイコーエプソン株式会社 | 半導体モジュール及びその製造方法 |
| FR2928491A1 (fr) * | 2008-03-06 | 2009-09-11 | Commissariat Energie Atomique | Procede et dispositif de fabrication d'un assemblage d'au moins deux puces microelectroniques |
| JP5106197B2 (ja) * | 2008-03-25 | 2012-12-26 | 京セラＳｌｃテクノロジー株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0563134A (ja) | 1991-09-03 | 1993-03-12 | Nec Kyushu Ltd | 半導体装置用リードフレーム |
| US5929521A (en) * | 1997-03-26 | 1999-07-27 | Micron Technology, Inc. | Projected contact structure for bumped semiconductor device and resulting articles and assemblies |
| JP2002261111A (ja) * | 2001-03-06 | 2002-09-13 | Texas Instr Japan Ltd | 半導体装置及びバンプ形成方法 |
| JP4044769B2 (ja) * | 2002-02-22 | 2008-02-06 | 富士通株式会社 | 半導体装置用基板及びその製造方法及び半導体パッケージ |
-
2003
- 2003-06-02 JP JP2003156848A patent/JP3994924B2/ja not_active Expired - Fee Related
-
2004
- 2004-05-26 US US10/853,286 patent/US7190065B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20050006763A1 (en) | 2005-01-13 |
| JP2004363177A (ja) | 2004-12-24 |
| US7190065B2 (en) | 2007-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6939789B2 (en) | Method of wafer level chip scale packaging | |
| US10117336B2 (en) | Method of manufacturing a wiring substrate | |
| US6756671B2 (en) | Microelectronic device with a redistribution layer having a step shaped portion and method of making the same | |
| US7906425B2 (en) | Fluxless bumping process | |
| US20110034022A1 (en) | Semiconductor package and fabrication method | |
| US6756184B2 (en) | Method of making tall flip chip bumps | |
| KR19990035858A (ko) | 전기 회로상에 영구 결속을 위한 돌출 금속 접촉부 형성 방법 | |
| US20100309641A1 (en) | Interposer substrate, lsi chip and information terminal device using the interposer substrate, manufacturing method of interposer substrate, and manufacturing method of lsi chip | |
| US7956472B2 (en) | Packaging substrate having electrical connection structure and method for fabricating the same | |
| US6849534B2 (en) | Process of forming bonding columns | |
| US6620722B2 (en) | Bumping process | |
| JP3994924B2 (ja) | 回路基板の製造方法 | |
| JP2005057264A (ja) | パッケージ化された電気構造およびその製造方法 | |
| WO1999004424A1 (en) | Semiconductor device, mounting structure thereof and method of fabrication thereof | |
| JP3994923B2 (ja) | 半導体装置の製造方法 | |
| JP2003229513A (ja) | 素子内蔵基板および素子内蔵基板の製造方法 | |
| JP4326410B2 (ja) | 回路基板の製造方法 | |
| JP4161463B2 (ja) | チップキャリアの製造方法 | |
| JP3889311B2 (ja) | プリント配線板 | |
| JP3847260B2 (ja) | Ｉｃウエハを用いたフリップチップ型ｉｃの製造方法 | |
| JP5654109B2 (ja) | 積層実装構造体の製造方法 | |
| JP3883497B2 (ja) | 半導体パッケージの製造方法 | |
| JP3967999B2 (ja) | フリップチップ型ｉｃの製造方法 | |
| JP4086771B2 (ja) | バンプ電極、バンプ電極製造方法及びバンプ電極接続構造 | |
| JP3686870B2 (ja) | フリップチップ型ｉｃの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050914 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070326 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070615 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070710 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070723 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130810 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |