JP3994923B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3994923B2
JP3994923B2 JP2003156847A JP2003156847A JP3994923B2 JP 3994923 B2 JP3994923 B2 JP 3994923B2 JP 2003156847 A JP2003156847 A JP 2003156847A JP 2003156847 A JP2003156847 A JP 2003156847A JP 3994923 B2 JP3994923 B2 JP 3994923B2
Authority
JP
Japan
Prior art keywords
electrode
protruding electrode
protruding
resist layer
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003156847A
Other languages
English (en)
Other versions
JP2004363176A (ja
JP2004363176A5 (ja
Inventor
宗英 西面
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003156847A priority Critical patent/JP3994923B2/ja
Priority to US10/853,285 priority patent/US7390733B2/en
Publication of JP2004363176A publication Critical patent/JP2004363176A/ja
Publication of JP2004363176A5 publication Critical patent/JP2004363176A5/ja
Application granted granted Critical
Publication of JP3994923B2 publication Critical patent/JP3994923B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/11318—Manufacturing methods by local deposition of the material of the bump connector in liquid form by dispensing droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1162—Manufacturing methods by patterning a pre-deposited material using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置、半導体モジュールおよび半導体装置の製造方法に関し、特に、フリップチップ方式やＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式などに用いられるバンプ電極に適用して好適なものである。
【０００２】
【従来の技術】
従来のＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）などでは、半導体チップとマザー基板とを接続するために、例えば、特許文献１に開示されているように、半導体チップ上にバンプ電極を形成する方法がある。
【０００３】
【特許文献１】
ＷＯ９６／４２１０７号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、従来のバンプ電極の断面形状は台形であるため、バンプ電極のトップ幅が広くなる。このため、バンプ電極の接合時に高荷重がかかり、半導体チップなどにダメージが発生するという問題があった。また、バンプ電極の配列ピッチが狭くなると、バンプ電極のトップ幅よりも、バンプ電極の高さの方が大きくなる。このため、バンプ電極の平坦度が劣化し、バンプ電極の接合時に位置ずれが発生したり、バンプこけが発生したりするという問題もあった。
【０００５】
そこで、本発明の目的は、突出電極の狭ピッチ化に対応しつつ、突出電極の接合精度を向上させることが可能な半導体装置、半導体モジュールおよび半導体装置の製造方法を提供することである。
【０００６】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、半導体チップと、前記半導体チップに設けられ、先端が先鋭化された突出電極とを備えることを特徴とする。
これにより、突出電極の先端をリード電極に食い込ませながら、突出電極をリード電極に接合することができる。このため、突出電極をリード電極に繋止させながら、突出電極をリード電極に接合することが可能となり、突出電極の位置ずれを防止することを可能として、突出電極を精度よく接合することが可能となる。また、突出電極をリード電極に接合する際に、突出電極の先端に荷重を集中させることが可能となり、突出電極接合時の荷重を減らすことが可能となることから、半導体チップへのダメージを減らすことが可能となる。さらに、突出電極の先端を先鋭化することで、突出電極のトップ面を平坦化する必要がなくなり、突出電極の平坦度の管理を不要として、突出電極の狭ピッチ化に容易に対応することが可能となる。
【０００７】
また、本発明の一態様に係る半導体装置によれば、前記突出電極の先端の平均幅は５μｍ以下であることを特徴とする。
これにより、突出電極の先端をリード電極に容易に食い込ませることが可能となり、突出電極をリード電極に接合する際に、突出電極の位置がずれることを防止することが可能となるとともに、突出電極の先端に荷重を集中させることが可能となり、突出電極接合時の荷重を減らすことが可能となる。
【０００８】
また、本発明の一態様に係る半導体装置によれば、半導体チップと、前記半導体チップに設けられた突出電極と、前記突出電極の先端に設けられた突起部とを備えることを特徴とする。
これにより、突出電極に設けられた突起部をリード電極に食い込ませながら、突出電極をリード電極に接合することができる。このため、突出電極をリード電極に繋止させながら、突出電極をリード電極に接合することが可能となり、突出電極の位置ずれを防止することを可能として、突出電極を精度よく接合することが可能となる。また、突出電極をリード電極に接合する際に、突出電極に設けられた突起部に荷重を集中させることが可能となり、突出電極接合時の荷重を減らすことが可能となることから、半導体チップへのダメージを減らすことが可能となる。さらに、突出電極に突起部を設けることで、突出電極のトップ面を平坦化する必要がなくなり、突出電極の平坦度の管理を不要として、突出電極の狭ピッチ化に容易に対応することが可能となる。
【０００９】
また、本発明の一態様に係る半導体モジュールによれば、半導体チップと、前記半導体チップに設けられ、先端が先鋭化された突出電極と、前記突出電極が接合されたリード電極と、前記リード電極が形成された基材とを備えることを特徴とする。
これにより、突出電極の先端をリード電極に食い込ませながら、突出電極をリード電極に接合することができ、突出電極をリード電極に接合する際に、突出電極の位置がずれることを防止することが可能となるとともに、突出電極の先端に荷重を集中させることが可能となり、突出電極接合時の荷重を減らすことが可能となる。
【００１０】
また、本発明の一態様に係る半導体モジュールによれば、半導体チップと、前記半導体チップに設けられ突出電極と、前記突出電極の先端に設けられた突起部と、前記突起部を介して前記突出電極が接合されたリード電極と、前記リード電極が形成された基材とを備えることを特徴とする。
これにより、突起部をリード電極に食い込ませながら、突出電極をリード電極に接合することができ、突出電極をリード電極に接合する際に、突出電極の位置がずれることを防止することが可能となるとともに、突起部に荷重を集中させることが可能となり、突出電極接合時の荷重を減らすことが可能となる。
【００１１】
また、本発明の一態様に係る半導体装置の製造方法によれば、電極パッドが形成された半導体基板上に第１レジスト層を形成する工程と、前記第１レジスト層をパターニングすることにより、前記電極パッドの位置に対応した第１開口部を前記第１レジスト層に形成する工程と、前記第１開口部内に導電層を形成することにより、前記電極パッド上に突出電極を形成する工程と、前記第１レジスト層を除去する工程と、前記第１レジスト層を除去する工程の後、前記突出電極が形成された前記半導体基板上に第２レジスト層を形成する工程と、前記第２レジスト層をパターニングすることにより、前記第１開口部よりも開口面積の小さな第２開口部を前記突出電極上に形成する工程と、前記第２開口部内に導電層を形成することにより、前記突出電極上に突起部を形成する工程と、前記第２レジスト層を除去する工程とを備えることを特徴とする。
【００１２】
これにより、メッキを用いることで突出電極の先端に突起部を設けることが可能となるとともに、第２開口部の開口面積を調整することで、突起部の太さを容易に調整することが可能となる。このため、突起部が設けられた突出電極を複数の電極パッド上に一括して形成することが可能となり、製造工程の煩雑化を抑制しつつ、突出電極の狭ピッチ化に対応することが可能となるとともに、突出電極の接合精度を向上させることが可能となる。
【００１３】
また、本発明の一態様に係る半導体装置の製造方法によれば、電極パッドが形成された半導体基板上に導電層を形成する工程と、前記導電層が形成された半導体基板上にレジスト層を形成する工程と、前記レジスト層をパターニングすることにより、前記電極パッドの周囲のレジスト層を除去する工程と、前記パターニングされたレジスト層をマスクとして前記導電層の等方性エッチングを行うことにより、前記電極パッドの周囲の導電層を除去する工程とを備えることを特徴とする。
【００１４】
これにより、導電層の厚み方向におけるエッチング量を変化させることが可能となり、導電層の上面に近づくに従って横方向のエッチング量を増やすことが可能となる。このため、突出電極の先端を先鋭化させながら、突出電極を形成することが可能となり、製造工程の煩雑化を抑制しつつ、突出電極の狭ピッチ化に対応することが可能となるとともに、突出電極の接合精度を向上させることが可能となる。
【００１５】
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板上に形成された電極パッド上に導電材料を吐出させることにより、先端が先鋭化された突出電極を前記電極パッド上に形成することを特徴とする。
これにより、導電材料の吐出位置を制御することで、突出電極の形状を変化させることが可能となり、先端が先鋭化された突出電極を容易に形成することが可能となる。
【００１６】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体モジュールおよび半導体装置の製造方法について図面を参照しながら説明する。
図１（ａ）は、本発明の第１実施形態（参考形態）に係る半導体モジュールの概略構成を示す断面図、図１（ｂ）は、図１（ａ）の突出電極およびリード電極の概略構成を示す平面図である。
【００１７】
図１において、フィルム基板１上にはリード電極２が形成され、半導体チップ３には、先端が先鋭化された突出電極４が設けられている。そして、突出電極４がリード電極２上に接合されることにより、半導体チップ３がフィルム基板１上に実装されている。なお、突出電極４の形状としては、例えば、角錐型の突出電極４ａまたは角柱型の突出電極４ｂなどを採用することができる。ここで、突出電極４のボトム面の幅は、例えば、１５μｍ程度、リード電極２の幅は、例えば、１０μｍ程度に設定することができる。また、突出電極の先端の平均幅は５μｍ以下に設定することが好ましい。
【００１８】
これにより、突出電極４の先端をリード電極２に食い込ませながら、突出電極４をリード電極２に接合することができる。このため、突出電極４をリード電極２に繋止させながら、突出電極４をリード電極２に接合することが可能となり、突出電極４の位置ずれを防止することを可能として、突出電極４を精度よく接合することが可能となる。また、突出電極４をリード電極２に接合する際に、突出電極４の先端に荷重を集中させることが可能となり、突出電極４接合時の荷重を減らすことが可能となることから、半導体チップ３へのダメージを減らすことが可能となる。さらに、突出電極４の先端を先鋭化することで、突出電極４のトップ面を平坦化する必要がなくなり、突出電極４の平坦度の管理を不要として、突出電極４の狭ピッチ化に容易に対応することが可能となる。
【００１９】
なお、図１の実施形態では、リード電極２をフィルム基板１に形成する方法について説明したが、フィルム基板１の他、例えば、プリント基板、多層配線基板、ビルドアップ基板、テープ基板、ガラス基板などを用いるようにしてもよい。また、リード電極２が形成される基板の材質としては、例えば、ポリイミド樹脂、ガラスエポキシ樹脂、ＢＴレジン、アラミドとエポキシのコンポジットまたはセラミックなどを用いることができる。また、突出電極４としては、例えば、Ａｕバンプ、Ａｕ／Ｎｉバンプ、半田材などで被覆されたＣｕバンプやＮｉバンプ、あるいは半田ボールなどを用いることができる。また、リード電極としては、例えば、銅Ｃｕ、鉄Ｆｅ、金Ａｕ、銀Ａｇ、半田材で被覆された銅Ｃｕ、金Ａｕで被覆された銅Ｃｕなどを用いることができる。
【００２０】
また、突出電極４をリード電極２に接合する場合、例えば、半田接合や合金接合などの金属接合を用いるようにしてもよく、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）接合、ＮＣＦ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）接合、ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）接合、ＮＣＰ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）接合などの圧接接合を用いるようにしてもよい。また、上述した実施形態では、リード電極２および突出電極４をストレート配列する方法について説明したが、例えば、リード電極２および突出電極４を千鳥状配列または放射状配列するようにしてもよい。
【００２１】
また、上述した実施形態では、ＣＯＦ（チップ・オン・フィルム）を例にとって説明したが、例えば、ＴＣＰ（テープ・キャリア、パッケージ）、ＣＯＧ（チップ・オン・グラス）、ＴＣＭ（テープキャリアモジュール）などのフェースダウン実装が行われる全ての半導体パッケージに適用するようにしてもよい。
また、上述した実施形態では、突出電極４の底面の幅がリード端子２の幅よりも大きい場合を例にとって説明したが、突出電極４の底面の幅がリード端子２の幅と同じでもよく、突出電極４の底面の幅はリード端子２の幅より小さくてもよい。また、突出電極４の先端は丸みを帯びていてもよい。
【００２２】
図２は、本発明の第２実施形態に係る突出電極の製造方法を示す断面図である。
図２（ａ）において、トランジスタなどの能動素子が形成された半導体基板１１には電極パッド１２が設けられ、半導体基板１１上には電極パッド１２が露出するようにして絶縁膜１３が形成されている。そして、例えば、無電解メッキ、スパッタまたは蒸着などにより、電極パッド１２を含む絶縁膜１３上にシード電極１４を形成する。なお、シード電極１４としては、例えば、ニッケルＮｉ、クロムＣｒ、チタンＴｉ、タングステンＷなどの導電材料を用いることができる。
【００２３】
次に、図２（ｂ）に示すように、シード電極１４が形成された半導体基板１１上にレジスト層１５を形成し、レジスト層１５の露光・現像を行うことにより、電極パッド１２上に配置された開口部１５ａをレジスト層１５に形成する。
次に、図２（ｃ）に示すように、シード電極１４をメッキリードとした電解メッキを行うことにより、シード電極１４に接続された突出電極１６を開口部１５ａ内に形成する。なお、突出電極１６としては、例えば、ニッケルＮｉ、金Ａｕ、銅Ｃｕ、半田材などを用いることができる。
【００２４】
次に、図２（ｄ）に示すように、レジスト層１５を除去する。そして、突出電極１６が形成された半導体基板１１上にレジスト層１７を形成し、レジスト層１７の露光・現像を行うことにより、突出電極１６上に配置された開口部１７ａをレジスト層１７に形成する。なお、開口部１７ａの開口面積は、開口部１５ａの開口面積よりも小さくなるように設定することができる。
【００２５】
次に、図２（ｅ）に示すように、シード電極１４をメッキリードとした電解メッキを行うことにより、突出電極１６上に配置された突起部１８を開口部１７ａ内に形成する。なお、突起部１８としては、例えば、ニッケルＮｉ、金Ａｕ、銅Ｃｕ、半田材などを用いることができる。
次に、図２（ｆ）に示すように、レジスト層１７を除去する。そして、突出電極１６をマスクとして、シード電極１４のエッチングを行うことにより、絶縁膜１３を露出させる。
【００２６】
これにより、電解メッキを用いることで突出電極１６の先端に突起部１８を設けることが可能となるとともに、レジスト層１７に形成される開口部１７ａの開口面積を調整することで、突起部１８の太さを容易に調整することが可能となる。このため、突起部１８が設けられた突出電極１６を複数の電極パッド１２上に一括して形成することが可能となり、製造工程の煩雑化を抑制しつつ、突出電極１６の狭ピッチ化に対応することが可能となるとともに、突出電極１６の接合精度を向上させることが可能となる。
【００２７】
なお、図２の実施形態では、電解メッキにより、突起部１８が設けられた突出電極１６を形成する方法について説明したが、無電解メッキにより、突起部１８が設けられた突出電極１６を形成するようにしてもよい。また、突起部１８は丸みを帯びていてもよい。
図３は、本発明の第３実施形態（参考形態）に係る突出電極の製造方法を示す断面図である。
【００２８】
図３（ａ）において、トランジスタなどの能動素子が形成された半導体基板２１には電極パッド２２が設けられ、半導体基板２１上には電極パッド２２が露出するようにして絶縁膜２３が形成されている。そして、銅Ｃｕなどからなる金属箔を絶縁膜２３上に貼り付けることにより、絶縁膜２３上に導電層２４を形成する。
【００２９】
次に、図３（ｂ）に示すように、導電層２４上にレジストを塗布する。そして導電層２４上に塗布されたレジストの露光・現像を行うことにより、電極パッド２２の位置に対応して配置されたレジスト層２５を導電層２４上に形成する。
次に、図３（ｃ）に示すように、レジスト層２５をマスクとして、導電層２４の等方性エッチングを行うことにより、絶縁膜２３の表面を露出させ、先端が先鋭化された突出電極２６を電極パッド２２上に形成する。なお、導電層２４の等方性エッチングとしては、ウエットエッチングまたはプラズマエッチングなどを用いることができる。そして、図３（ｄ）に示すように、突出電極２６上のレジスト層２５を除去する。
【００３０】
ここで、導電層２４の等方性エッチングを用いて絶縁膜２３の表面を露出させることにより、導電層２４の厚み方向におけるエッチング量を変化させることが可能となり、導電層２４の上面に近づくに従って横方向のエッチング量を増やすことが可能となる。このため、突出電極２６の先端を先鋭化させながら、突出電極２６を形成することが可能となり、製造工程の煩雑化を抑制しつつ、突出電極２６の狭ピッチ化に対応することが可能となるとともに、突出電極２６の接合精度を向上させることが可能となる。
【００３１】
なお、図３の実施形態では、金属箔を絶縁膜２３上に貼り付けることにより、絶縁膜２３上に導電層２４を形成する方法について説明したが、メッキなどの方法を用いることにより、絶縁膜２３上に導電層２４を形成するようにしてもよい。
図４は、本発明の第４実施形態（参考形態）に係る突出電極の製造方法を示す断面図である。
【００３２】
図４（ａ）において、トランジスタなどの能動素子が形成された半導体基板３１には電極パッド３２が設けられ、半導体基板３１上には電極パッド３２が露出するようにして絶縁膜３３が形成されている。
次に、図４（ｂ）に示すように、インクジェットヘッド３５を介し、導電性材料からなる液滴３６を電極パッド３２上に吐出させることで、先端が先鋭化された突出電極３４を電極パッド３２上に形成する。なお、液滴３６としては、例えば、ニッケルＮｉ、金Ａｕまたは銅Ｃｕなどの金属粉が溶媒に分散された金属スラリーあるいは金属ペーストなどを用いることができる。
【００３３】
これにより、液滴３６の吐出位置を制御することで、突出電極３４の形状を変化させることが可能となり、先端が先鋭化された突出電極３４を電極パッド３２上に容易に形成することが可能となる。
【図面の簡単な説明】
【図１】 第１実施形態（参考形態）に係る半導体モジュールの概略構成を示す図。
【図２】 第２実施形態に係る突出電極の製造方法を示す断面図。
【図３】 第３実施形態（参考形態）に係る突出電極の製造方法を示す断面図。
【図４】 第４実施形態（参考形態）に係る突出電極の製造方法を示す断面図。
【符号の説明】
１ フィルム基板、２ リード電極、３、１１、２１、３１ 半導体チップ、４、４ａ、４ｂ、１６、２６、３４ 突出電極、１２、２２、３２ 電極パッド、１３、２３、３３ 絶縁膜、１４ シード電極、１５、１７、２５ レジスト、１５ａ、１７ａ 開口部、１８ 突起部、２４ 導電層、３５ インクジェットヘッド、３６ 液滴

Claims (1)

  1. 電極パッドが形成された半導体基板上に第１レジスト層を形成する工程と、
    前記第１レジスト層をパターニングすることにより、前記電極パッドの位置に対応した第１開口部を前記第１レジスト層に形成する工程と、
    前記第１開口部内に導電層を形成することにより、前記電極パッド上に突出電極を形成する工程と、
    前記第１レジスト層を除去する工程と、
    前記第１レジスト層を除去する工程の後、前記突出電極が形成された前記半導体基板上に第２レジスト層を形成する工程と、
    前記第２レジスト層をパターニングすることにより、前記第１開口部よりも開口面積の小さな第２開口部を前記突出電極上に形成する工程と、
    前記第２開口部内に導電層を形成することにより、前記突出電極上に突起部を形成する工程と、
    前記第２レジスト層を除去する工程とを備えることを特徴とする半導体装置の製造方法。
JP2003156847A 2003-06-02 2003-06-02 半導体装置の製造方法 Expired - Fee Related JP3994923B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003156847A JP3994923B2 (ja) 2003-06-02 2003-06-02 半導体装置の製造方法
US10/853,285 US7390733B2 (en) 2003-06-02 2004-05-26 Method of manufacturing a semiconductor device including a protruding electrode bonded to a lead electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003156847A JP3994923B2 (ja) 2003-06-02 2003-06-02 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2004363176A JP2004363176A (ja) 2004-12-24
JP2004363176A5 JP2004363176A5 (ja) 2005-11-04
JP3994923B2 true JP3994923B2 (ja) 2007-10-24

Family

ID=33562183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003156847A Expired - Fee Related JP3994923B2 (ja) 2003-06-02 2003-06-02 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7390733B2 (ja)
JP (1) JP3994923B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040875A (ja) * 2008-08-06 2010-02-18 Sharp Corp 半導体集積回路、プローブカード及び半導体集積回路の試験方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2928491A1 (fr) * 2008-03-06 2009-09-11 Commissariat Energie Atomique Procede et dispositif de fabrication d'un assemblage d'au moins deux puces microelectroniques
US8766439B2 (en) * 2009-12-10 2014-07-01 International Business Machines Corporation Integrated circuit chip with pyramid or cone-shaped conductive pads for flexible C4 connections and a method of forming the integrated circuit chip

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0360036A (ja) 1989-07-27 1991-03-15 Oki Electric Ind Co Ltd バンプの形成方法
WO1996042107A1 (en) 1995-06-13 1996-12-27 Hitachi Chemical Company, Ltd. Semiconductor device, wiring board for mounting semiconductor and method of production of semiconductor device
JPH10308415A (ja) 1997-03-06 1998-11-17 Toshiba Corp 電極、電子部品、電子装置および電子部品の実装方法
JPH11312711A (ja) 1998-04-30 1999-11-09 Murata Mfg Co Ltd 電子部品の接続方法
JP2002261111A (ja) * 2001-03-06 2002-09-13 Texas Instr Japan Ltd 半導体装置及びバンプ形成方法
JP3872319B2 (ja) * 2001-08-21 2007-01-24 沖電気工業株式会社 半導体装置及びその製造方法
JP4047065B2 (ja) 2002-05-17 2008-02-13 株式会社タムラ製作所 半導体装置用パット電極部の形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040875A (ja) * 2008-08-06 2010-02-18 Sharp Corp 半導体集積回路、プローブカード及び半導体集積回路の試験方法

Also Published As

Publication number Publication date
US7390733B2 (en) 2008-06-24
JP2004363176A (ja) 2004-12-24
US20050006762A1 (en) 2005-01-13

Similar Documents

Publication Publication Date Title
JP4618260B2 (ja) 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置
TWI331797B (en) Surface structure of a packaging substrate and a fabricating method thereof
JP5664392B2 (ja) 半導体装置、半導体装置の製造方法、及び配線基板の製造方法
US20080261390A1 (en) Method for forming bumps on under bump metallurgy
JP4131681B2 (ja) 半導体装置の製造方法
US7956472B2 (en) Packaging substrate having electrical connection structure and method for fabricating the same
JP3654116B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20060049519A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP3994923B2 (ja) 半導体装置の製造方法
JP3994924B2 (ja) 回路基板の製造方法
JP4069778B2 (ja) 端子電極の製造方法および半導体装置の製造方法
JPH1197471A (ja) 半導体デバイスおよびその実装構造体並びにその製造方法
JP3801188B2 (ja) 半導体装置および半導体装置の製造方法
JP2003229513A (ja) 素子内蔵基板および素子内蔵基板の製造方法
JP2003243455A (ja) テープ、その製造方法、半導体装置及びその製造方法
US7135355B2 (en) Stencil mask design method and under bump metallurgy for C4 solder bump
JP5685807B2 (ja) 電子装置
JP3889311B2 (ja) プリント配線板
JP2003007762A (ja) 半導体装置のフリップチップ実装方法
JP3847260B2 (ja) Ｉｃウエハを用いたフリップチップ型ｉｃの製造方法
JP4086771B2 (ja) バンプ電極、バンプ電極製造方法及びバンプ電極接続構造
TWI356461B (en) Wafer-level package and fabricating method thereof
TW200816418A (en) Method for manufacturing surface structure of package substrate
JP3967999B2 (ja) フリップチップ型ｉｃの製造方法
JP4364074B2 (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050914

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070123

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070326

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070417

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070723

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130810

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees