TW563231B - Semiconductor device substrate and manufacturing method thereof and semiconductor package - Google Patents

Semiconductor device substrate and manufacturing method thereof and semiconductor package Download PDF

Info

Publication number
TW563231B
TW563231B TW091122868A TW91122868A TW563231B TW 563231 B TW563231 B TW 563231B TW 091122868 A TW091122868 A TW 091122868A TW 91122868 A TW91122868 A TW 91122868A TW 563231 B TW563231 B TW 563231B
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor element
silicon substrate
patent application
mounting terminal
Prior art date
Application number
TW091122868A
Other languages
English (en)
Inventor
Yoshiyuki Yoneda
Masaharu Minamizawa
Eiji Watanabe
Mitsutaka Sato
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of TW563231B publication Critical patent/TW563231B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

563231 實施方纖式酵說明)▲ L明戶斤3 發明範疇 本發明概有關於半導體元件基材，尤係關於一種半體 體·元件基材乃使用一石夕基材而具有精細佈線設於其上者， 5 及其製造方法。
L· iltr U 相關技術描述 隨著半導體元件的高度密集化，各半導體元件端子的 安裝間距已變得愈來愈小。但，由於用來裝設一半導體元 10件之電路板的連結、端子接塾間距係被製成比該半導體元件 之安裝端子的間距更大，故會難以將該半導體元件依其原 樣來安裝。 因此’該半導體元件會被裝在一基材上，其乃被視為 一中介物，而經由該中介物來將該半導體元件安裝在一電 15路板上。即是，遂座一導-韙士彳牛的_务電極會被該中介物來重 辦瘦列丄_俾.歩成ϋ释大間距的安裝端子，巧來匹略該電 -卜’ ，—__ 路板上之連結端子接墊的間距。 一般而言，上述的半導體元件基材（中介物）會具有一多 層結構，其中導電構件會由該半導體元件所裝設之一表面 20上延伸至另一反面上，其上乃設有安裝端子等。通常，一 有機的細小基材會被用來作為該中介物。為能獲得更精細 的佈線圖案，故矽基材會在許多情況下來被使用。一多層 結構係藉在一矽基材上堆疊絕緣層和導電層等而來形成。 貫穿一絕緣層的導電物乃可輕易地以一貫孔，例如一強化 0續次頁（侧說類顿使用時噶_用顏） 563231 玫、發明說明 發明麵續頁 基材的電鍵通孔而來製成。一石夕基材要有較 保持作為一中介物的強度。因此，須要有一特殊的製造方 法來形成該等導電物，它們會以微小的間距來沿該厚度的 方向延伸。 5 一種製成延伸貫穿一石夕基材之導電物的方法乃說明如 下。 首先，一厚矽基材會被備妥，然後各細圓筒狀的小孔 會被形成於該矽基材中，而相同於安裝端子的排列方式。 忒各具有細圓筒狀的小孔係被稱為盲孔道，其會延伸至該 10矽基材的中間。在該各小孔的内壁上形成一絕緣膜之後， 一金屬會被以電鍍來填入各小孔中，或填注一金屬漿料。 所填入的金屬最後會變成貫入該矽基材的導電物，而其末 端會形成可被連接於電路板的安裝端子。 在將該金屬填設於該等小孔内之後，一佈線層會被形 15 成於邊石夕基材的頂面上。在該石夕基材之各小孔内的導電物 及ό又於5亥佈線層頂面上的電極接塾等，將會經由通孔等來 互相電連接。該半導體元件的電極等將會被連接於該等電 極接墊。 當該佈線層被形成於該矽基材的頂面之後，在該矽基 20 材之各小孔内的導電物末端，將會被以研磨（背面研磨）或蝕 刻該矽基材的背面而來曝現。該矽基材的背面亦可被研磨 ，直到在該矽表面之各小孔内的導電物末端被磨到為止； 且然後，該等導電物的末端會被藉選擇性地蝕刻該矽基材 而稍微凸出。如此製成之凸出的末端即會形成安裝端子， 0續次頁（發明說明頁不敷使用時，請註記並使用續頁） 7 563231 玖、發明說明 發明說明續胃 故被衣。又於,亥半‘體元件基材（中介物）上的半導體元件將可 被倒裝在一電路板上。 以上述之中介物的製造方法，乃須要在一矽基材中製 成許多深筒狀孔，並以_小間距來平行排列。為了在1 基材中製成該等深孔，乃必須使用特殊的乾餘刻法，例如 反應離子钱刻（ICP-RIE)。該反應離子餘刻法並未被使用於 一般的半導體元件製程中（供製造-安裝基板例如-中介物 的製程），而需要特殊且昂貴的裝置和製程。因此，該半導 體元件基材（中介物）的製造成本將會增加。 又，上述的方法里^要二將金展填注於鼓应^材之深 孔内的製·程。但是，报難將-金屬填入於級 隙或空隙。且以電鍍來填設一金屬亦須要較長域理時^ 〇 【發明内容】 15 發明概要 本叙月之概括目的係提供一種改良且實用的半導體 元件基材，而可消除上述問題者。 本發明之一具體目的係為提供一種半導體元件基材， 其具有小間距的細微端子，且可不必使用特殊製程而以低 20 成本來容易製成者。 為達到上述目的，本發明之一態樣乃在提供一種半導 體元件基材，其包含··一石夕基材具有一第一表面及一第二 表面相反於第-表面；至少一安裝端子具有角錐形狀而延 伸於第一與第二表面之間，該安裝端子的一端會由該第一 0續次頁（發_頓不雜觸，_記纖臓頁） 8 563231
玖、發明說明 表面或第二表面之一者突出； 第一表面上，該佈線層包含一 子0 及一佈線層設在該矽基材的 導電層會電連接於該安裝端 5 战月辉狀的安裝端子係可藉形成於女 石夕基材中的凹穴來輕易製成，因為該等具有角㈣ 穴將可藉蝕刻來容易地形成該矽基材中，而 j理裝置。此外’由於安裝端子具有—角錐狀頂部:故該
安裝端子的頂端將可被刺人_其所連接的構件中，而達成 一良好的電接觸。 在本發明的半導體元件基材中，一由氧化石夕膜製成的 絕緣膜可被介設於該安裝端子及石夕基材之間。此外，該石夕 基材的第一表面亦被一由有機絕緣膜製成的絕緣層來覆蓋 。又’财基材的第二表面亦可被由_有機絕緣膜製成的 絕緣層來覆蓋。該佈線層可具有一多層結構，其中各絕緣 15 層與導電層會交替堆疊。
在本發明的半導體元件基材中，該安裝端子的角錐造 型係可由該石夕基材的晶體平面來形成。該石夕基材的第一和 第二表面乃可平行於石夕晶體的_)平面。該安裝端子亦可 具有-中空角錐造型。該安裝端子的頂端係可由該石夕基材 2〇 的第二表面突出。 又，依據本發明的另一態樣乃在提供一種製造一半導 體元件基材的方法，其包含下列步驟：在一矽基材的第一 表面中製成-角錐狀的凹穴；在該矽基材的第一表面及該 凹穴的内表面上製成-絕緣膜；在該凹穴内製成一導電層 13續次頁（棚說頓不雛觸，請_嚴用顧） 9 563231 玖、發明說明 發明說明續頁 ，其會被成形且排列形成一安裝端子；在該矽基材的第一 表面上製成-佈線層，其包含-導電層電連接於該凹穴内 的導電層；由該矽基材相反於該第一表面之一第二表面上 除掉部货的石夕基材，而使在該凹穴内的導電層呈突出狀態 5 來曝現。 依據上述方法，具有角錐造型的安襄端子將能使用設 於該矽基材中的凹穴來容易地製成。脸的 級錄1 故基勒殊· 理又且，具有角錐狀頂部的安裝端子之頂端將會被 10戳入一所要連接的構件中，故可達到良好的電接觸。 在本發明的方法中’製成該等凹穴的步驟乃可包括藉 ㈣來除去該石夕基材中一呈角錐狀的預定部份。依據本發 明的方法更可包含-步驟’即在去除該石夕基材之後，於該 石夕基材相反於第-表面的第二表面上再形成—絕緣膜。 15 在该第二表面上形成該絕緣膜的步驟，乃可包括在該 第二表面上製成一氧化石夕膜。或者，在該第二表面上形成 該絕緣膜的步驟，亦可包括在該第二表面上製成一有機絕 緣膜。而該去除步驟可包括：一第一步驟即研磨該石夕基材 的第二表面；及一第二步驟即在第一步驟之後藉蝕刻來除 2〇去石夕基材，而使該安裝端子的末端由祕刻表面突出。 此外，依據本發明之另一態樣係在提供一種半導體封 裝體，其包含··-半導體元件基材；及一半導體元件具有 至少一金屬凸體設在其一電極接塾上；而該半導體元件基 材包含有：一石夕基材具有一第一表面及一第二表面相反於 曜次頁（翻_頁不離_，臟記雌纖頁） 563231 玖、發明說明 發明麵續頁 該第—表面；至少一安裝端子具一角雖形狀而延伸於該第 -與第二表面之間，該安裝端子的—端會由該第—或第二 表面來突出；及-佈線層設在該石夕基材的第一表面上，該 佈線層包含-導電層會電連接於該安裳端子，且該半導體 元件基材之安裝端子的一端，係以突入該金屬凸體的狀態 而來連接該金屬凸體。因此’可在該半導體元件與該半導 體元件基材之間形成良好的電連接。 10 15 又，依據本發明之另一態樣，係在提供一種半導體封 裝體’其包含：-半導體元件基材；及_半導體元件具有 至少-金屬凸體設在其-電極㈣上；而該半導體元件基 材包含：-石夕基材具有-第-表面及_第二表面相反於該 第表面，至；一安裝端子具一角錐造型而延伸於第一與 第二表面之間，該安裝端子的一端會由該第一或第二表面 突出；及一佈線層設在該矽基材的第一表面上，而包含一 導電層電連接於該安裝端子，其中該半導體元件係被固設 在該半導體元件基材的佈線層上，且該角錐狀的安裝端子 係被用來作為外部連接端子。因此，該半導體封裝體的外 部連接端子會變成-⑽造型，而在#該封裝體被連接於 一電路板時，將能提供一良好的電接觸。 20 又’依據本發明之另一態樣，乃在提供一種半導體封 裝體，其包含··一半導體元件；一半導體元件基材具有一 第一表面及一第二表面相反於該第一表面，而該半導體元 件係被設於該第-表面±;及一封裝體基材係、面對該半導 體7L件基材的第二表面，並經由該半導體元件基材來電連 0續次頁（發明說觀不驗卿，瞧記並使用續頁） 11 玫、發明說明 ^ _ 發明說明續頁 接於該半導體元件；其中該半導體元件基材包含：一石夕基 材具有該第一表面及第二表面相反於該第一表面；至少一 安裝端子具有角錐造型而延伸於第一和第二表面之間，該 安裝端子的一端會由該第一或第二表面突出；及一佈線層 設於或矽基材的第一表面上，而包含一導電層電連接於安 裝端子。因該半導體元件基材可被製成一細微結構，故該 具有細微結構的半導體元件能被中接安裝在該封裝體基材 上，而不必將該封裝體基材製成細微結構。 本發明之其它目的、特徵及優點等，將可由以下詳細 說明配合所附圖式而更清楚瞭解。 圖式簡箪說明 第1圖為本發明第一實施例之中介物的放大截面圖； 第2圖為一安裝端子之頂視平面圖； 第3A圖為設於一基材中之一凹穴的平面圖； 第3B圖為設有該凹穴之基材的部份截面圖； 第4圖為供說明該中介物之製造程序的圖表； 第5 A至51圖為第4圖中所示之各步驟中的中介物之截面 圖； 第6 A圖為一背面沒有絕緣膜之中介物的截面圖； 第6B圖為在背面設有一有機絕緣膜之中介物的截面圖 第7圖為一半導體封裝體的截面圖，其係將一半導體元 件裝設於第1圖所示之中介物的安裝端子來製成者； 第8圖為一半導體封裝體的截面圖，其中有一半導體元 0續次頁（發明說明頁不敷使用時，請註記並使用續頁） 玖、發明說明 發明說明續頁 件係連接於第1圖之中介物的安裝端子； 第9圖為一半導體封裝體的戴面圖，其係將第8圖的半 導體封裝體安裝於一封裝體基材上來製成者； 第10圖為一半導體封裝體的截面圖，其係將一半導體 元件倒裝固設於第1圖之中介物設有連接墊丨4的一面上來製 成者； 第11圖為一半導體封裝體的截面圖，其係將一半導體 元件接線於第1圖的中介物來製成者； 第12圖為一半導體封裝體的截面圖，其係將第圖中 的半導體封裝體再安裝於一封裝體基材上來製成者； 第13圖為類似第12圖中之半導體封裝體的截面圖，其 中該等安裝端子係直接連接於該封裝體基材的連接塾上， 而未使用焊球凸體； 第14圖為本發明第二實施例之中介物的放大截面圖，· 第15A至15H圖為第14圖中的中介物之各製程截面圖； 第16圖為第14圖中的中介物之一變化例的截面圖；及 第17圖為一配設第14圖所示中介物之一半導體封装體 的截面圖。 【實施方式3 較佳實施例詳細描述 現將參照第1圖來說明一中介物，其係為本發明第一實 施例的半導體元件基材。第1圖為本發明第一實施例之中介 物1的放大截面圖。 第1圖中所示的中介物1乃包含一矽基材2 , 一多層佈線 0續次頁（發明說明頁不敷使用時，請註記並使用續頁） 563231 玖、發明說明 發明說明纏賓 層4設在該矽基材2的頂面上，及許多的安裝端子6等由該矽 基材2的底面突出。一半導體元件會被裝設於該中介物1之 佈線層4的頂面上，而來形成一半導體封裝體。該半導體封 裝體會透過該等由矽基材2底面伸出的安裝端子6來被倒裝 5 在一電路板上。 該等安裝端子6係由一導電層所製成，而其外部形狀係 為一角錐造型如第2圖所示。該角錐造型的頂部會由該矽基 材2的底面突出。該各安裝端子6的造型係對應於一凹穴的 這型（倒角錐狀），其係由一平面（1〇〇)上蝕刻該矽基材2， 10並藉於平面（111)與其它平面之間的蝕刻率不同而來製成者 ，如第3A與3B圖所示。製成該等安裝端子6的方法將於後 詳述。 設在該矽基材2之頂面上的多層佈線層4具有一多層結 構，乃包含數導電層8·〗、8_2、8_3等形成各佈線圖案，及 15數絕緣層:um、1〇_2、1(M、1(M等隔絕於各導電層之間。 該各導電層8-1、8-2、8_3等及一由該等安裝端子6之根部伸 出的導電層6-1，將會藉孔道12等來連接。因此，設在最上 層之導電層8_3中的連接㈣等，將會電連接於各對應的安 裝端子6。 -要陳明的疋上述多層式佈線層4的多層佈線結構係相同 於既存的有機細小基材之多層佈線結構，故其詳細說明將 予省略。此外，有一作為絕緣層的氧化矽膜16會被設在該 矽基材的頂面上，及設有該安裝端子之各凹穴的内表面上 。另一作為絕緣膜的氧化矽膜18則被設在該矽基材2的底面 0續次頁（__頁不敷使觸，謙記雌用觀） 563231 玖、發明說明 發明說明續頁 上。請瞭解一有機絕緣膜亦可被設來取代該氧化矽膜。 要陳明的是，在本實施例中，該矽基材的厚度係約為 30//m’而形成安裝端子6的導電層之厚度係等於或大於 m。各安裝端子6的間距係約為2〇〇(15〇)//m，而各安裝端子 5 6之末端由該矽基材2背面突出的長度係約為40/zm。 本發明該實施例之中介物1的製造方法，現將參照第4 及5A至51圖來說明。第4圖為該中介物1之製程的說明圖。 第5A至51圖為該中介物1在第4圖中之各步驟的截面圖。 首先，一厚度為650mc而其上具有一氧化矽膜的矽基材 1〇將會備妥，而在步驟1中，一阻抗圖案會被設於該矽基材的 頂面上。嗣，對應於各内部要製成安裝端子6之凹穴2a形狀 的開孔等，將會藉圖案化該阻抗層而來形成。然後，在步 驟2中，該石夕基材2會被使用蝕刻劑例如4〇0/〇的koh溶液來 蝕刻，而製成該等凹穴2a(參見第5入圖）。在本實施例中， 15所使用的矽基材2係具有一表面平行於晶體平面（001)。因此 ，當該矽基材2由正面側被蝕刻時，將會形成倒角錐狀的凹 穴2a等，因為該矽基材之晶體平面（111)與其它晶體平面之 間的I虫刻速率不同（例如，（1 1 〇) : ( 1 1 1 )= 1 : J )。 然後，在步驟3中，該阻抗物會被除去··而在步驟4中 20 ，泫氧化矽膜（Si〇2)會被形成於該矽基材2的正面上來作為 一絕緣膜。由於該氧化矽膜係以熱處理來製成。故該氧化 石夕膜會被形成於該石夕基材2的整個表面上，包括該等凹穴仏 的正面内面，及该矽基材2的背面等。該氧化矽膜的形成 亦可藉化子蒸况沈積（CVD)法來完成。嗣，在步驟5中， 0續次頁（翻說頓顿使觸，_記用顏） 15 563231 玖、發明說明 發明說明續頁 有一厚度例如為1 /z m或更小的晶種金屬層，會被以激射或 無電鍍著法，來被形成於設在該矽基材2正面及凹穴2a之内 表面上的氧化矽膜上（參見第5B圖）。該晶種金屬層較好是 以Cr或Ti的濺鍍來製成。 5 然後’在步驟6中，一阻抗層會被設於該晶種金屬層上 ’且該阻抗層會被圖案化，以供製成該等安裝端子6及導電 層6-1。嗣，在步驟7中，一金屬製成的導電層會被設在該 晶種金屬·層上。於本實施例中，該導電層係以電鍍來 製成（參見第5C圖）。該導電層會對應於該等安裝端子6及導 10 電層6-1，而其厚度係約為5//m。由於該導電層係沿著各凹 穴2a的内表面來形成，故安裝端子6的外部形狀將會變形角 錐狀。 再來’該阻抗物會於步驟8中被除去，且存在於被除去 之阻抗物底下的晶種金屬層將會在步驟9中被餘刻除去。因 15 該晶種金屬層具有較小的厚度，故光蝕刻即已足夠。嗣， 在步驟10中，一絕緣層10-1會被設於該矽基材2的正面上， 且通孔等會被形成於要製設孔道12的位置處（參見第5E圖） 。該絕緣層10-1係以聚醯亞胺或苯環丁烯（BCB)的旋塗來製 成。 20 然後，在步驟11中，一晶種金屬層會被以濺射法來設 在該絕緣層10-1上，而一阻抗層會在第步驟12中被設在該 晶種金屬層上並被圖案化。嗣，在步驟13中，一對應於一 電路圖案的導電層8·〗會被以金屬鍍著法（銅之電鍍）來製成 。在此時，電連接該導電層8-1與導電層6-1的孔道12等亦會 0續次頁（發明說明頁不敷使用時，請註記並使用續頁） 16 玖、發明說明 續頁 被同時形成。嗣，該阻抗物會在步驟14被除去，且該晶種 金屬會在步驟15中被蝕刻（參見第5F圖）。 該多層佈線層4可藉重複上述步驟10至15來製成（參見 第5G圖）。在製成所需的多層結構之後，在步驟丨6中，將會 對形成於最上層（在本實施例中之導電層8-3)的連接墊14等 來鍍以鎳和金。 嗣，在步驟17中，該矽基材2的背面會被以一磨料或 磨石來研磨（背面研磨）。於此時，該研磨僅會在達到該等 没於矽基材2中之各安裝端子6的頂端之前來稍微地前進。 然後，在步驟18中，僅有該矽基材2與氧化矽膜會被使用 一電漿氣體以乾蝕刻來選擇性地除去，而曝露出該等安裝 端子6的頂端（參見第5H圖）。在此製程中，黏附於安裝端 子6頂端上的氧化矽膜（其係於步驟4所製成）亦會被同時除 去。又，該矽基材2的厚度最後會被設為約30 μηι。嗣，在 步驟19中，一作為絕緣膜的氧化矽膜18會被以cVD法來形 成於該矽基材2的背面上。 在上述製程中，為了在一晶圓狀的矽基材上同時一起 來製成多數的中介物丨，故第丨圖中所示的中介物丨將會藉 切割該矽基材2來個別分開各中介物1而被製成。 又，如第6A圖所示，該矽基材2亦可在步驟19中不製 成忒氧化矽膜18，而形成背面曝露的狀態。在步驟19中製 成亥、巴、、彖膜的原因’係為了避免在該等安裝端子6的曝露 頂端與石夕基材2的背面之間造成短路。但，由於有氧化矽 膜被叹來形成安裝端子6與矽基材2之間的絕緣層，故即 _次頁（到_ι:不離觸，_隨使用顧） 563231 發明說明續頁 玖、發明說明 ，亦可保持 使該矽基材2的背面並未被該絕緣層丨8所覆蓋
某種程度的絕緣。又，如第6B圖所示，一有機絕緣膜18A 亦可藉旋塗法等來形成，而取代該氧化矽膜18。 使用上述中介物1來製成一半導體封裝體之例將說明 5 如下。 第7圖為一半導體封裝體的截面圖，其係將一半導體 疋件裝設於該中介物1的安裝端子6而來製成者。焊接凸體 22等會被設在該半導體元件20的各電極端子2〇&上，且該 等焊接凸體22會被接合於該中介物i的安裝端子6上。由於 〇 °亥等女裝端子6的頂端係呈角錐狀而被製成較尖銳，故該 等女裝端子6乃可僅藉壓迫該等焊接凸體22而來突入該各 凸體22中，故能形成良好的電接觸。請注意金的凸體亦可 被用來取代該等焊接凸體。在此情況下，一底部填料會 被填入於該中介物1與半導體元件2〇之間，而將該中介物1 15 固接於該半導體元件20。 又，如第8圖所示，該等安裝端子6亦可被直接連接於 該半導體元件20的電極接墊2〇a上。在此情況下，一軟質 金屬膜會被用來作為該電極表面上的金屬（安裝端子6)，且 在該軟金屬膜被帶至與該等電極接墊2〇a接觸之後，該中 20介物1會被該底部填料24所固定。即使在此情況下，由於 該等具有尖銳頂端之安裝端子6的作用，故在安裝端子6與 電極接墊20之間亦能獲得良好的電接觸。 且，第7及8圖中所示的半導體封裝體又可再安裝於一 封裝體基材30上，而來形成一半導體封裝體。第9圖為該 _次頁（翻麵頁不敷使觸，請註記並麵顏） 18 563231 發明說明續頁 體封裝體安 玖、發明說明 半導體封裝體的戴面圖，其係將第7圖的半導 裝於封裝體基材30上而來製成者。至於該封裝體基材3〇， 各種基材皆可使用，例如一玻璃陶竟基材，一氧化銘基材 ，強化基材，基材，及一有機基材如Βτ基材等 5等。又，在該作為巾接基材的巾介物1被安裝於該封裝體 基材30之後，該含有中介物1的半導體封裝體，乃可藉將 底部填料28填入於該中介物丨與封裝體基材3〇之間，而被 固定於該封裝體基材30上。如第9圖所示，該半導體封裝 體係可將·該中介物1作為一中接基材而來製成，但不在該 10封裝體基材上形成細微佈線，即使該半導體元件的電極接 墊數目很大，且該等電極接墊具有細微結構亦無妨。 第10圖為一半導體封裝體的截面圖，其係將半導體元 件20倒裝在該中介物1的連接墊14之侧上而來製成者。該 半導體元件20的電極接墊2〇a等與該中介物！的各連接墊14 15係以焊球26來互相連接。該等焊球26係可事先製設於該半 導體元件20的電極接墊2〇a上，或亦可設在該中介物丨的連 接墊14上。在第1〇圖的半導體封裝體之例中，該半導體封 裝體係使用該等安裝端子6來裝設於一電路板，例如一母 板上。 20 第11圖為一半導體封裝體的截面圖，其係將該半導體 元件20接線於該中介物1的連接墊14而來製成者。該半導 體元件20係以倒裝方式來安裝於中介物1的多層佈線層4上 ，並被以錕漿32或類似物來固定。嗣，該半導體元件2〇的 電極接墊20a與該中介物1的連接墊14等，會被以接線34例 0續次頁（發明說明頁不敷使用時，請註記並使用續頁） 19 玖、發明說明 發明說明續頁 如金線來互相電連接。雖該半導體元件20與該等金線34係 被一連結密封樹脂36所封罩，惟其亦能以移轉模成型法來 洽、封。應凊注意，雖在第1 〇及丨1圖中所示之例皆裝設一單 一的半導體元件，但多數的半導體元件亦可被安裝。 第12圖為一半導體封裝體的截面圖，其係將第1〇圖中 所不的半導體封裝體再安裝於該封裝體基材3〇上而來製成 者。在第12圖所示之例中，該中介物丨的安裝端子6及該封 裝體基材30的連接墊3〇a等，係以焊接凸體38等來互相連 接。或等焊接凸體38係可事先設在該等安裝端子6上，或 没於该封裝體基材3〇的連接墊3〇a上。又，金（au)凸體亦 可被用來取代該等焊接凸體。藉著事先在該等接墊3〇a上 製成该焊接凸體3 8，則可僅藉將該等安裝端子6壓迫於 该等凸體上，以使各端子6的尖端突入該等凸體38内，而 來獲得充分良好的電連接。 第13圖係為第12圖中所示之半導體封裝體的截面圖， 其中該等安裝端子6係直接連接於該半導體基材30的連接 塾30a，而不使用該等焊接凸體38。在此情況下，藉使該 等安裝端子6的頂端突入該封裝體基材30的連接墊3〇a中， 亦可得到充分的電連接。 現將參照第14及第15A至15H圖，來說明本發明第二 實施例之一半導體元件基材。第14圖為本發明第二實施例 之一中介物40的放大載面圖。而第15A至15H圖為第14圖 之中介物40在各製程中的截面圖。於第14及15A至15H圖 中’與第1圖中相同的構件會被以相同標號來表示，而其 0續次頁（發明說明頁不敷使用時，請註記並使用續頁） 563231 玖、發明說明 ^ • ： ： · ..:. ：：; 說明將予省略。 本發明第二實施例的中介物4〇具有一結構，其中有一 多層佈線層4 A會被設在第1圖所示中介物1的矽基材2之背 面上。因此’該等安裝端子6的頂端會突入該佈線層4A中 5 ’而沿該石夕基材2之各凹穴2a内表面來形成的部份，將會 被作為外部連接端子。 在第15A至15H圖所示的製造程序中，於第15A至15D 圖中所示的製程係相當於第5人至5D圖中所示者。但是， 在第15C圖中，該導電層係僅被設在用來作為安裝端子6的 10 部份，而未設有導電層6_ 1。 在本實施例中，該背面研磨及化學蝕刻係在該等安裝 端子6被製成於矽基材2之後立即來進行，如第15£圖所示 。此程序係可用與第5H圖中所示之相同製法來進行。故， 該等安裝端子6的頂端將會由該矽基材2的背面突出。然後 15 ，如第15F圖所示，該氧化矽膜18會被形成於矽基材2的背 面上成為一絕緣膜。一有機絕緣膜亦可被設來取代該氧化 矽膜。 嗣，如第15G圖所示，一導電層42會被使用一罩幕來 製成於該矽基材2的背面上，而該罩幕係以一設於該矽基 2〇材2背面上之圖案化阻抗物來形成。該導電層42將會被製 成連接於該等安裝端子6頂端的佈線圖案。嗣，如第i5H圖 所示，該多層佈線層4A會被形成於導電層42上，而在最頂 部製成該等連接塾14，則即完成第14圖中所示的中介物4〇 。請注意雖於第14圖中所示的多層佈線層4八具有三層結構 0續次頁（翻說類不敷使觸，離記並使賺頁） 563231 玖、發明說明 發明說#續頁 ，惟該層4A亦可具有四層結構，如第i圖中之多層佈線層4 一般，或亦可為具有任意層數的多層結構。 第16圖為一中介物40A之截面圖，其係為第14圖所示 之中介物的變化例。在該中介物4〇A中，其多層佈線層 5 4A·1的導電層8-1與安裝端子6等係經由孔道12來連接，而 未設有該_導電層42。 第17圖為一配設第14圖所示之中介物4〇的半導體封裝 體之截面圖。该半導體元件2〇係透過該中介物4〇來裝設在 該封裝體基材30上。即，該半導體元件2〇的電極接墊2〇a 1〇等係藉焊接凸體22等來連接於該中介物40的連接墊14等， 且该半導體元件20及中介物40係藉該底部填料24填設其間 而互相固定。又，該中介物4〇的安裝端子6及封裝體基材 3〇的連锋墊30a等係以焊球26來連接，且該中介物4〇和封 裝體基材30亦以底部填料28填設其間而互相固定。由於該 15等焊球26係被容納於角錐狀安裝端子6的内部，故其接觸 面積會較大而形成更佳的接觸。 在上述各實施例中，矽基材係被用來作為該中介物的 基材，而角錐狀的凹穴係藉蝕刻來形成，故可製成具有對 應角錐形狀的安裝端子等。惟本發明並不限於該矽基材， 20而任何基材皆可被使用，只要其能夠容易製成一具有角錐 形狀的凹穴即可，包括三角錐、五角錐或其它多角錐等。 且，5亥4凹穴的形狀並不限於角錐形，其點角度相對較大 的圓錐構造亦可被使用。 本發明並不限於所揭之特定實施例，各種變化修正乃 0續次頁（翻翻好雜腦，謙記雌臓頁） 22 563231 玫、發明說明 發明論明續頁 可被製成而不超出本發明的範圍。 【圖式簡軍^软^明】 第1圖為本發明第一實施例之中介物的放大截面圖； 第2圖為一安裝端子之頂視平面圖； 5 第3A圖為設於一基材中之一凹穴的平面圖； 第3B圖為設有該凹穴之基材的部份截面圖； 第4圖為供說明該中介物之製造程序的圖表； 第5A至51圖為第4圖中所示之各步驟中的中介物之截面 圖； 10 第6A圖為一背面沒有絕緣膜之中介物的截面圖； 第6B圖為在背面設有一有機絕緣膜之中介物的截面圖 第7圖為一半導體封裝體的截面圖，其係將一半導體元 件裝設於第1圖所示之中介物的安裝端子來製成者； I5 第8圖為一半導體封裝體的截面圖，其中有一半導體元 件係連接於第1圖之中介物的安裝端子； 第9圖為一半導體封裝體的截面圖，其係將第8圖的半 導體封裝體安裝於一封裝體基材上來製成者； 第10圖為一半導體封裝體的截面圖，其係將一半導體 20 元件倒裝固設於第1圖之中介物設有連接墊14的一面上來製 成者； 第11圖為一半導體封裝體的戴面圖，其係將一半導體 元件接線於第1圖的中介物來製成者； 第12圖為一半導體封裝體的截面圖，其係將第1〇圖中 0續次頁（發明說明頁不敷使用時，請註記並使用續頁） 23 563231 玫、發明說明 發明說明續頁 的半導體封裝體再安裝於一封裝體基材上來製成者； 第13圖為類似第12圖中之半導體封裝體的截面圖，其 中該等安裝端子係直接連接於該封裝體基材的連接墊上， 而未使用焊球凸體； 5 第Μ圖為本發明第二實施例之中介物的放大截面圖； 第15A至15H圖為第14圖中的中介物之各製程截面圖； 第16圖為第14圖中的中介物之一變化例的截面圖；及 第17圖為一配設第14圖所示中介物之一半導體封裝體 的截面圖。 10 0續次頁（發明說明頁不敷使用時，請註記並使用續頁) 563231 發明說明末頁 玖、發明說明 【圖式之主要元件代表符號表】 1，40…中介物 2…碎基材 2a···凹穴 4,4A…佈線層 6…安裝端子 8,6-1，42…導電層 10…絕緣層 12…孔道 14,30a…連接墊 16，18…氧化矽膜
20…半導體元件 20a…電極端子(接墊) 22,38…焊接凸體 24,28…填料 26…焊球 30…封裝體基材 32…銀聚 34…接線 36…密封樹脂
25

Claims (1)

  1. 563231 拾、申請專利範圍 ：： ： ； , . 1. 一種半導體元件基材，包含： 一石夕基材具有-第-表面及-第二表面相反於該 第一表面； 至夕女裝端子具有角錐造型而延伸於第一與第 5 二表面之間，該安裝端子的一端會由第一或第二表面 之一者突出；及 一佈線層設在該矽基材的第一表面上，而含有一 導電層電連接於該安裝端子。 2. 如申請專利範圍第1項之半導體元件基材，其中有一 氧化梦膜I成的絕緣膜會被設於該安裝端子與碎基材 之間。 3·如申·請專利範圍第1項之半導體元件基材，其中該矽 基材的第一表面係被一有機絕緣膜形成的絕緣層所覆 蓋。 15 4·如申請專利範圍第1項之半導體元件基材，其中該矽 基材的第二表面係被一有機絕緣膜形成的絕緣層所覆 蓋。 5·如申請專利範圍第1項之半導體元件基材，其中該佈 線層具有一多層結構，係由多數絕緣層與導電層交替 20 堆疊而成。 6. 如申請專利範圍第1項之半導體元件基材，其中該等 安裝端子的角錐造型係由該矽基材的晶體平面所形成 〇 7. 如申請專利範圍第6項之半導體元件基材，其中該矽 0級次頁（發明說明頁不敷使用時，請註記並使用續頁） 26 563231 拾、毕請專利範圍 申請靡利範圍續頁 基材的第一與第二表面係平行於矽晶體的（〇〇 U平面 〇 8·如申請專利範圍第7項之半導體元件基材，其中該安 裝端子具有一中空角錐造型。 9.如申請專利範圍第1項之半導體元件基材，其中該安 裝端子的頂端會由該矽基材的第二表面突出。 1〇· —種製造一半導體元件基材的方法，包含下列步驟·· 在一石夕基材之一第一表面中製成一角錐狀的凹穴 9 在該石夕基材的第一表面上及該凹穴的内表面上製 成一絕緣膜； 在戎凹穴内製成一導電層，該導電層會被成形且 排列成一安裝端子； 在該矽基材的第一表面上製成一佈線層，其含有 一導電層電連接於該凹穴内的導電層；及 由該矽基材相反於第一表面的第二表面上來除掉 部份的矽基材，而使在該凹穴内的導電層呈突伸狀態 來曝現。 11.如申請專利範圍第10項之方法，其中製成凹穴的步驟 乃包括藉姓刻來除去該石夕基材中一呈角錐形狀的預定 部份。 12·如申請專利範圍第10項之方法，乃更包含一步驟，即 在除去部份石夕基材的步驟之後，在該矽基材相反於第 一表面的第二表面上製成一絕緣膜。 0續次頁（發明說明頁不敷使用時，請註記並使用續頁） 27 563231 拾、申請專利範圍 :： 申請專利範圍續Η： 13·如申請專利範圍第12項之方法，其中在該第二表面上 製成該絕緣膜的步驟，乃包括在該第二表面上製成一 氧化矽膜。 如申請專利範圍第12項之方法，其中在該第二表面上 製成該絕緣膜的步驟，乃包括在該第二表面上製成一 有機絕緣膜。 15.如申請專利範圍第10項之方法，其中該除去的步驟乃 包括： 一第一步驟係研磨該矽基材的第二表面；及 一第二步驟係在第一步驟之後藉蝕刻來除去該部 份基材，而使安裝端子的一端由該蝕刻表面突出。 16•—種半導體封裝體，包含： 一半導體元件基材；及 一半導體元件具有至少一金屬凸體設在其電極接 墊上； 其中該半導體元件基材係包含： 一矽基材具有一第一表面及一第二表面相反於該 第一表面； 至> 一女裝端子具有角錐造型而延伸於第一與第 二表面之間，該安裝端子的一端會由第一或第二表面 之一.者突出；及 一佈線層設在該矽基材的第一表面上，而含有一 導電層電連接於該安裝端子；且 該半導體元件基材之安裝端子的一端係以突入於 0續次頁（發明說明頁不敷使用時，請註記並使用續頁） 28 申請專利範圍績頁 拾、申請專利範圍 該金屬凸體的狀態來連接於該金屬凸體 17· /種半導體封裝體，包含： 一半導體元件基材；及 -半導體元件具有至少一金屬凸體設在其電極接 墊上； 其中戎半導體元件基材係包含： •-矽基材具有一第一表面及一第二表面相反於該 第一表面； 至少一女裝端子具有角錐造型而延伸於第一與第 二表面之間，該安裝端子的一端會由第一或第二表面 之一者突出；及 一佈線層設在該矽基材的第一表面上，而含有一 導電層電連接於該安裝端子；且 .該半導體元件係裝設在該半導體元件基材的佈線 層上，而該等角錐狀的安裝端子係被用作為外部連接 端子。 18. —種半導體封裝體，包含·· 一半導體元件； 一半導體元件基材具有一第一表面及一第二表面 相反於該第一表面，而該半導體元件係被裝在第一表 面上；及 一封裝體基材面對該半導體元件基材的第二表面 ’並透過該半導體元件基材來電連接於該半導體元件 0$買次頁（發明說明頁不敷使用時，請註記並使用續頁) 563231 申請專利範圍末頁 拾、申請專利範圍 其中該半導體元件基材係包含： 一矽基材具有該第一表面及該第二表面相反於該 第一表面； 至少一安裝端子具有角錐造型而延伸於第一與第 二表面之間，該安裝端子的一端會由第一或第二表面 之一者突出；及 一佈線層設在該矽基材的第一表面上，而含有一 導電層電連接於該安裝端子。 ίο
    30
TW091122868A 2002-02-22 2002-10-03 Semiconductor device substrate and manufacturing method thereof and semiconductor package TW563231B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002046448A JP4044769B2 (ja) 2002-02-22 2002-02-22 半導体装置用基板及びその製造方法及び半導体パッケージ

Publications (1)

Publication Number Publication Date
TW563231B true TW563231B (en) 2003-11-21

Family

ID=27750633

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091122868A TW563231B (en) 2002-02-22 2002-10-03 Semiconductor device substrate and manufacturing method thereof and semiconductor package

Country Status (5)

Country Link
US (2) US6781224B2 (zh)
JP (1) JP4044769B2 (zh)
KR (1) KR100847033B1 (zh)
CN (1) CN1225783C (zh)
TW (1) TW563231B (zh)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6821348B2 (en) * 2002-02-14 2004-11-23 3M Innovative Properties Company In-line deposition processes for circuit fabrication
US6897164B2 (en) * 2002-02-14 2005-05-24 3M Innovative Properties Company Aperture masks for circuit fabrication
US6767817B2 (en) * 2002-07-11 2004-07-27 Micron Technology, Inc. Asymmetric plating
KR100499006B1 (ko) * 2002-12-30 2005-07-01 삼성전기주식회사 도금 인입선이 없는 패키지 기판의 제조 방법
JP3994924B2 (ja) * 2003-06-02 2007-10-24 セイコーエプソン株式会社 回路基板の製造方法
JP3855992B2 (ja) 2003-12-17 2006-12-13 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005347353A (ja) * 2004-05-31 2005-12-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2006019361A (ja) * 2004-06-30 2006-01-19 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP4865197B2 (ja) * 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP3961537B2 (ja) * 2004-07-07 2007-08-22 日本電気株式会社 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
JP2006186321A (ja) * 2004-12-01 2006-07-13 Shinko Electric Ind Co Ltd 回路基板の製造方法及び電子部品実装構造体の製造方法
JP4619223B2 (ja) * 2004-12-16 2011-01-26 新光電気工業株式会社 半導体パッケージ及びその製造方法
JP5653144B2 (ja) * 2004-12-16 2015-01-14 新光電気工業株式会社 半導体パッケージの製造方法
US8048789B2 (en) * 2005-04-26 2011-11-01 Northwestern University Mesoscale pyramids, arrays and methods of preparation
WO2007008171A2 (en) * 2005-07-09 2007-01-18 Gautham Viswanadam Integrated circuit device and method of manufacturing thereof
US7633167B2 (en) * 2005-09-29 2009-12-15 Nec Electronics Corporation Semiconductor device and method for manufacturing same
KR100699874B1 (ko) * 2005-11-08 2007-03-28 삼성전자주식회사 삽입형 연결부를 갖는 비. 지. 에이 패키지 그 제조방법 및이를 포함하는 보드 구조
JP4609317B2 (ja) * 2005-12-28 2011-01-12 カシオ計算機株式会社 回路基板
JP4907178B2 (ja) * 2006-01-26 2012-03-28 パナソニック株式会社 半導体装置およびそれを備えた電子機器
JP4503039B2 (ja) * 2006-04-27 2010-07-14 三洋電機株式会社 回路装置
KR100824635B1 (ko) * 2006-09-13 2008-04-24 동부일렉트로닉스 주식회사 시스템 인 패키지를 이용한 인덕터 제조 방법
WO2009041159A1 (ja) * 2007-09-28 2009-04-02 Sanyo Electric Co., Ltd. 素子搭載用基板及びその製造方法、回路装置及びその製造方法、携帯機器
JP2009123763A (ja) * 2007-11-12 2009-06-04 Denso Corp 半導体装置及びその製造方法
US10074553B2 (en) * 2007-12-03 2018-09-11 STATS ChipPAC Pte. Ltd. Wafer level package integration and method
US9460951B2 (en) 2007-12-03 2016-10-04 STATS ChipPAC Pte. Ltd. Semiconductor device and method of wafer level package integration
US7749887B2 (en) * 2007-12-18 2010-07-06 Micron Technology, Inc. Methods of fluxless micro-piercing of solder balls, and resulting devices
KR100924559B1 (ko) * 2008-03-07 2009-11-02 주식회사 하이닉스반도체 반도체 패키지의 제조 방법
JP4601686B2 (ja) * 2008-06-17 2010-12-22 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
KR20100037300A (ko) * 2008-10-01 2010-04-09 삼성전자주식회사 내장형 인터포저를 갖는 반도체장치의 형성방법
US7964974B2 (en) * 2008-12-02 2011-06-21 General Electric Company Electronic chip package with reduced contact pad pitch
JP2010157690A (ja) 2008-12-29 2010-07-15 Ibiden Co Ltd 電子部品実装用基板及び電子部品実装用基板の製造方法
US8344495B2 (en) * 2009-12-11 2013-01-01 Stats Chippac Ltd. Integrated circuit packaging system with interconnect and method of manufacture thereof
US20110175218A1 (en) * 2010-01-18 2011-07-21 Shiann-Ming Liou Package assembly having a semiconductor substrate
US20130026609A1 (en) * 2010-01-18 2013-01-31 Marvell World Trade Ltd. Package assembly including a semiconductor substrate with stress relief structure
US20110186960A1 (en) 2010-02-03 2011-08-04 Albert Wu Techniques and configurations for recessed semiconductor substrates
JP5377403B2 (ja) * 2010-04-28 2013-12-25 株式会社テラミクロス 半導体装置及び回路基板の製造方法
TWI473551B (zh) * 2011-07-08 2015-02-11 Unimicron Technology Corp 封裝基板及其製法
JP5820673B2 (ja) 2011-09-15 2015-11-24 新光電気工業株式会社 半導体装置及びその製造方法
US8802504B1 (en) * 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
JP6064705B2 (ja) * 2013-03-18 2017-01-25 富士通株式会社 半導体装置の製造方法および半導体実装基板
US9263376B2 (en) * 2013-04-15 2016-02-16 Intel Deutschland Gmbh Chip interposer, semiconductor device, and method for manufacturing a semiconductor device
JP6623508B2 (ja) * 2014-09-30 2019-12-25 日亜化学工業株式会社 光源及びその製造方法、実装方法
TWI557819B (zh) * 2014-12-04 2016-11-11 欣興電子股份有限公司 中介板及其製造方法
US9859202B2 (en) * 2015-06-24 2018-01-02 Dyi-chung Hu Spacer connector
US11495560B2 (en) * 2015-08-10 2022-11-08 X Display Company Technology Limited Chiplets with connection posts
US10468363B2 (en) 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
US9748167B1 (en) * 2016-07-25 2017-08-29 United Microelectronics Corp. Silicon interposer, semiconductor package using the same, and fabrication method thereof
US11064609B2 (en) * 2016-08-04 2021-07-13 X Display Company Technology Limited Printable 3D electronic structure
KR102019355B1 (ko) * 2017-11-01 2019-09-09 삼성전자주식회사 반도체 패키지
JP7087369B2 (ja) * 2017-12-13 2022-06-21 凸版印刷株式会社 微細配線層付きキャリア基板および微細配線層付き半導体パッケージ基板の製造方法
US11640934B2 (en) * 2018-03-30 2023-05-02 Intel Corporation Lithographically defined vertical interconnect access (VIA) in dielectric pockets in a package substrate
US11037874B2 (en) * 2018-10-29 2021-06-15 Intel Corporation Plane-less voltage reference interconnects
US11315831B2 (en) * 2019-07-22 2022-04-26 International Business Machines Corporation Dual redistribution layer structure
US10989735B2 (en) 2019-08-21 2021-04-27 Facebook Technologies, Llc Atomic force microscopy tips for interconnection
US11387178B2 (en) * 2020-03-06 2022-07-12 X-Celeprint Limited Printable 3D electronic components and structures
US20220293509A1 (en) * 2021-03-10 2022-09-15 Intel Corporation Dielectric-to-metal adhesion promotion material

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US30245A (en) * 1860-10-02 Improvement in revolving fire-arms
JP3186941B2 (ja) * 1995-02-07 2001-07-11 シャープ株式会社 半導体チップおよびマルチチップ半導体モジュール
US6114221A (en) * 1998-03-16 2000-09-05 International Business Machines Corporation Method and apparatus for interconnecting multiple circuit chips
JP3903650B2 (ja) * 1999-06-18 2007-04-11 住友電気工業株式会社 光増幅器および光増幅器制御方法
JP4043146B2 (ja) 1999-06-25 2008-02-06 イビデン株式会社 パッケージ基板
JP2001091544A (ja) * 1999-09-27 2001-04-06 Hitachi Ltd 半導体検査装置の製造方法
JP3879816B2 (ja) * 2000-06-02 2007-02-14 セイコーエプソン株式会社 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
US20020115293A1 (en) * 2001-01-03 2002-08-22 Bahram Ghodsian Device to rapidly and accurately sequence long DNA fragments

Also Published As

Publication number Publication date
US20030160325A1 (en) 2003-08-28
US6905951B2 (en) 2005-06-14
US6781224B2 (en) 2004-08-24
KR100847033B1 (ko) 2008-07-17
JP4044769B2 (ja) 2008-02-06
CN1225783C (zh) 2005-11-02
KR20030069774A (ko) 2003-08-27
CN1440073A (zh) 2003-09-03
US20040224499A1 (en) 2004-11-11
JP2003249601A (ja) 2003-09-05

Similar Documents

Publication Publication Date Title
TW563231B (en) Semiconductor device substrate and manufacturing method thereof and semiconductor package
JP4571201B2 (ja) インターポーザ
TWI273612B (en) Semiconductor device package and method of production and semiconductor device of same
US5821762A (en) Semiconductor device, production method therefor, method for testing semiconductor elements, test substrate for the method and method for producing the test substrate
JP4145301B2 (ja) 半導体装置及び三次元実装半導体装置
JP4813035B2 (ja) 貫通電極付基板の製造方法
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3736607B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4345808B2 (ja) 半導体装置の製造方法
KR100419465B1 (ko) 반도체장치 및 그 제조방법, 회로기판 및 전자기기
US7583162B2 (en) Piezoelectric device and method for manufacturing the piezoelectric device
JP2011501410A (ja) 頑健な多層配線要素および埋設された超小型電子素子とのアセンブリ
TWI344323B (zh)
KR20010110170A (ko) 반도체 장치 및 그 제조방법, 적층형 반도체 장치, 회로기판 및 전자기기
JP2001176904A (ja) 半導体装置及びその製造方法
TW200400918A (en) Method of manufacturing an electronic device
JP2003273155A (ja) 半導体装置及びその製造方法
JP4801687B2 (ja) キャパシタ内蔵基板及びその製造方法
WO1999004424A1 (en) Semiconductor device, mounting structure thereof and method of fabrication thereof
JP3379699B2 (ja) プローバの製造方法
JP2001203229A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5980554B2 (ja) 電気的接続部材、検査方法及び電気的接続部材の製造方法
JP2002151801A (ja) 回路基板構造およびその製造方法
JP2004363351A (ja) 積層型の半導体装置
JP3565750B2 (ja) フレキシブル配線板、電気装置、及びフレキシブル配線板の製造方法。

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees