KR100699377B1 - 전자 부품의 제조 방법 - Google Patents

전자 부품의 제조 방법 Download PDF

Info

Publication number
KR100699377B1
KR100699377B1 KR1020057011848A KR20057011848A KR100699377B1 KR 100699377 B1 KR100699377 B1 KR 100699377B1 KR 1020057011848 A KR1020057011848 A KR 1020057011848A KR 20057011848 A KR20057011848 A KR 20057011848A KR 100699377 B1 KR100699377 B1 KR 100699377B1
Authority
KR
South Korea
Prior art keywords
columnar conductor
layer
insulating layer
thickness
conductor
Prior art date
Application number
KR1020057011848A
Other languages
English (en)
Other versions
KR20050085879A (ko
Inventor
마사시 고또오
가오루 가와사끼
무쯔꼬 나까노
히로시 야마모또
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20050085879A publication Critical patent/KR20050085879A/ko
Application granted granted Critical
Publication of KR100699377B1 publication Critical patent/KR100699377B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189Pressing leads, bumps or a die through an insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • Y10T29/49149Assembling terminal to base by metal fusion bonding
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

복수의 배선 패턴과, 이들 배선 패턴 사이에 개재되는 절연층을 구비함과 함께, 상기 절연층을 관통하는 층간 접속부에 의해 상기 배선 패턴 간의 전기적 접속을 행하는 전자 부품의 제조 방법이다. 상기 배선 패턴과 주상 도체를 형성하는 제1 공정과, 절연 시트를 상방으로부터 접합하여 상기 주상 도체를 스토퍼로 하여 상기 주상 도체 높이까지 상기 절연 시트를 가압함으로써 시트 두께를 상기 주상 도체의 높이에 맞춰 일정 두께로 이루어지는 층을 형성하는 제2 공정을 반복하여 행한다.
절연 시트, 스토퍼, 주상 도체, 배선 패턴, 커버층, 수지 시트, 박막 절연층

Description

전자 부품의 제조 방법{ELECTRONIC PART MANUFACTURING METHOD}
본 발명은, 전자 부품의 제조 방법 및 전자 부품에 관한 것으로, 특히 적층 대상으로 되는 층간의 전기적 접합에 주상 도체를 이용하도록 한 전자 부품의 제조 방법 및 전자 부품에 관한 것이다.
종래, 배선 패턴을 절연층 상에 형성함과 함께 이들 배선 패턴을 두께 방향으로 적층시켜서 다층 구조로 한 전자 부품 및 프린트 배선 기판이 알려져 있다.
그리고 상기 구조를 형성하기 위한 제조 방법이 여러가지 제안·개시되어 있다. 도 6A 및 도 6B는, 전자 부품의 종래에서의 각 층마다의 제조 방법을 나타낸 공정 설명도이다.
도 6A에서는, 절연층(1)의 표면에, 레이저를 조사하여 구멍을 뚫는다. 그리고 레이저 가공에 의해서 구멍(2)을 형성한 후에, 그 구멍(2)에 도전 페이스트를 충전하거나, 혹은 도금에 의해서 상기 구멍(2)의 내측에 막이나 주상의 도체부를 형성하는 것이다.
도 6B에서는, 미리 형성된 절연층(3)의 표면에 도금이나 에칭에 의해서 도체부(4)를 형성한다. 그리고 이들의 공정에 의해서 상기 도체부(4)를 형성한 후에 는, 이 도체부(4)의 표면에 절연 수지(5)를 스핀 코팅에 의해서 도포하고 있다(예를 들면, 특허 문헌 1 참조).
그 밖의 방법에서는, 기판의 배선 상에 도전 페이스트에 의한 범프를 형성한 후에, 층간 접속 절연재와 금속층을 배치하여, 프레스에 의해 범프를 성형 수지 내에 관통시켜, 상기 범프를 금속층과 도통 접속시키는 것이 알려져 있다(예를 들면, 특허 문헌 2 참조).
또한 탄산 가스 레이저 등에 의해 관통 홀을 형성하여, 이 관통 홀 내에, 금, 은, 구리, 알루미늄 등의 저저항 금속의 분말을 함유하는 페이스트를 충전함으로써 비아홀 도체를 형성하는 것이 개시되어 있다(예를 들면, 특허 문헌 3 참조).
또한 층간 접속용 도체 포스트 주위에 수지를 도포하고, 표면에 에머리 페이퍼 형상의 적절한 거칠기를 갖는 이형(離型) 필름을 개재하여 수지를 프레스하여 절연층을 형성하는 것이 개시되어 있다(예를 들면, 특허 문헌 4 참조).
특허 문헌 1 : 일본 특개평 10-22636호 공보
특허 문헌 2 : 일본 특개 2002-137328호 공보
특허 문헌 3 : 일본 특개 2002-134881호 공보
특허 문헌 4 : 일본 특공평 6-57455호 공보
그런데 다층 구조를 구비한 전자 부품에서는, 또 다른 고밀도화 및 고기능화를 달성할 목적으로, 상기 전자 부품의 내부에 소자 등을 조립하는 것도 검토되고 있다. 여기서 적층 방향으로 중첩되는 배선 패턴의 사이에 수동 부품 등의 소자를 형성하고자 하면, 상기 배선 패턴 사이의 거리가 상기 소자의 특성을 결정하는 중 요한 요소가 된다. 이 때문에 소자의 특성 안정의 목적으로, 상기 배선 패턴 사이의 거리, 즉 상기 전자 부품의 각 층에서의 두께를 확실하게 제어할 수 있는 전자 부품의 제조 방법이 기대되고 있었다.
그러나 전술한 도 6A에서의 제조 방법에서는, 절연층(1)에 레이저 가공에 의해 구멍을 뚫고, 구멍(2)의 내측에 단순히 도체부를 형성할 뿐이며, 층 전체의 두께를 관리하는 것은 아니었다.
또한 도 6B에서의 제조 방법에서는, 스핀 코팅에 의해 수지를 도포하여 도체부를 피복하도록 절연 수지층을 형성하지만, 도체부(4)의 유무에 따라 상기 절연 수지의 표면에 기복이 발생하게 되어, 층 전체의 두께를 균일하게 설정하는 것이 곤란하였다.
또한 기판의 배선 상에 도전 페이스트에 의한 범프를 형성한 후에, 프레스에 의해 범프를 성형 수지 내에 관통시키는 방법에서도, 층 전체의 두께를 제어하는 방법은 개시되어 있지 않았다. 또한 일본 특개 2002-134881호 공보에서도, 페이스트의 충전에 의해서 비아홀 도체를 형성할 뿐이며, 층 전체의 두께를 제어하는 것은 아니었다.
일본 특공평 6-57455호 공보에서는, 프레스 공정을 종료시킨 후에, 이형 필름을 절연층의 표면으로부터 이격시킬 필요가 있지만, 이 이반(離反) 작업에 의해서, 절연층의 표면에 외력이 작용하여, 절연층의 표면에 변형 등이 발생하게 될 우려가 있었다. 그리고 도 6B와 마찬가지로, 수지를 도포하여 도체부를 피복하기 때문에, 절연 수지의 표면에 기복이 발생하게 되어, 층 전체의 두께를 균일하게 설정 하는 것이 곤란해진다는 우려가 있었다.
그런데 전자 부품의 일반적인 제조 방법에서는, 절연층의 표면을 조화(粗化)시켜 배선 패턴을 형성하는 동박과의 밀착성을 향상시키는 것이 일반적으로 행해지고 있다. 그러나 절연층을 형성하기 위한 수지에 따라서는 화학적으로 안정되어 약품을 이용한 조화 처리가 곤란한 경우도 알려져 있다. 이 때문에 이러한 화학적으로 안정된 수지를 이용하도록 하여도 배선층과의 접합 강도를 확실하게 확보할 수 있도록 하는 제조 방법이 기대되고 있었다.
<발명의 개시>
본 발명은, 상기 종래의 문제점에 주목하여, 절연층의 두께를 균일하게 할 수 있는 것을 제1 목적으로 하고, 또한 외력 작용에 의한 변형이나, 수지의 종류에 좌우되지 않고 확실하게 조화 처리를 행하는 것을 제2 목적으로 하는 전자 부품의 제조 방법 및 그 제조 방법을 이용하여 제조된 전자 부품을 제공한다.
본 발명은, 배선 패턴과 주상 도체를 형성한 후에, 이들의 상방으로부터 상기 주상 도체를 스토퍼로 하여 절연 시트를 밀어서 닿게 하면, 시트 부재의 두께는, 주상 도체의 높이에 대응하기 때문에, 요철(기복)이 최소한으로 억제된 균일한 두께를 갖는 층을 형성할 수 있다고 하는 지견에 기초하여 이루어진 것이다.
즉 본 발명에 따른 전자 부품의 제조 방법은, 복수의 배선 패턴과, 이들 배선 패턴의 사이에 개재되는 절연층을 구비함과 함께, 상기 절연층을 관통하는 층간 접속부에 의해 상기 배선 패턴 간의 전기적 접속을 행하는 전자 부품의 제조 방법으로서,
상기 배선 패턴과 주상 도체를 형성하는 제1 공정과,
절연 시트를 상방으로부터 접합하여 상기 주상 도체를 스토퍼로 하여 상기 주상 도체 높이까지 상기 절연 시트를 가압함으로써 시트 두께를 상기 주상 도체의 높이에 맞춰 일정 두께로 이루어지는 층을 형성하는 제2 공정을 반복하여 행하고, 상기 층의 두께를 결정하는 상기 주상 도체를 상기 층간 접속부로서 이용하는 수순으로 하였다.
더욱 상세하게는, 복수의 배선 패턴과, 이들 배선 패턴의 사이에 개재되는 절연층을 구비함과 함께, 상기 절연층을 관통하는 층간 접속부에 의해 상기 배선 패턴 사이의 전기적 접속을 행하는 전자 부품의 제조 방법으로서,
상기 배선 패턴과 주상 도체를 형성하는 제1 공정과,
절연 시트를 상방으로부터 접합하여 상기 주상 도체를 스토퍼로 하여 상기 주상 도체 높이까지 상기 절연 시트를 가압함으로써 시트 두께를 상기 주상 도체의 높이에 맞춰 일정 두께로 이루어지는 층을 형성하는 제2 공정과,
상기 제2 공정에서 형성한 상기 층의 표면에 상기 배선 패턴과 상기 주상 도체와의 밀착 강도를 증대시키기 위한 요철 패턴을 형성하는 제3 공정을 반복하여 행하고, 상기 층의 두께를 결정하는 상기 주상 도체를 상기 층간 접속부로서 이용하는 수순으로 하였다.
구체적으로는, 복수의 배선 패턴과, 이들 배선 패턴의 사이에 개재되는 절연층을 구비함과 함께, 상기 절연층을 관통하는 층간 접속부에 의해 상기 배선 패턴 사이의 전기적 접속을 행하는 전자 부품의 제조 방법으로서,
상기 배선 패턴과 주상 도체를 형성하는 제1 공정과,
요철 패턴을 개재하여 커버층과 밀착된 절연 시트를 상방으로부터 접합하여 상기 주상 도체를 스토퍼로 하여 상기 주상 도체 높이까지 상기 절연 시트를 가압함으로써 시트 두께를 상기 주상 도체의 높이에 맞춰 일정 두께로 이루어지는 층을 형성하는 제2 공정과,
상기 제2 공정에서 형성한 상기 층의 표면으로부터 커버층을 화학 반응에 의해서 제거하고 상기 배선 패턴과 상기 주상 도체와의 밀착 강도를 증대시키기 위한 상기 요철 패턴을 노출시키는 제3 공정을 반복하여 행하고, 상기 층의 두께를 결정하는 상기 주상 도체를 상기 층간 접속부로서 이용하는 수순으로 하였다.
여기서 상기 수지 시트 중에 스페이서 기능을 갖는 입자를 혼재시켜, 상기 제2 공정에서 상기 주상 도체와 상기 커버층 사이에 상기 입자를 끼움으로써 상기 주상 도체의 상면에 박막 절연층을 형성하고, 상기 제3 공정에서 상기 요철 패턴을 노출시킨 후에, 상기 박막 절연층을 제거하는 것이 바람직하고, 또한 상기 박막 절연층의 두께는, 1∼15㎛ 사이인 것이 바람직하다. 또한 상기 주상 도체는 도금 처리에 의해서 형성되는 것이 바람직하다.
또한 본 발명에 따른 전자 부품은, 배선 패턴과 이 배선 패턴을 피복하는 절연층을 적어도 두께 방향으로 복수 배치한 전자 부품으로서, 상기 절연층을 사이에 끼워서 위치되는 배선 패턴 사이를, 그 내부가 밀하게 형성된 주상 도체로 접속함과 함께, 각 절연층의 높이를, 상기 주상 도체의 높이에 맞추도록 구성하였다. 그리고 상기 주상 도체는, 도금 공법에 의해 형성되는 것이 바람직하다.
상기 구성에 따르면, 배선 패턴과 주상 도체를 형성한 후에, 절연 시트를 이들 배선 패턴과 주상 도체의 상방으로부터 접합한다. 그리고 절연 시트를 접합한 후에, 그 절연 시트를 외측으로부터 가압해가면, 주상 도체는 절연 시트의 내부로 들어간다. 그리고 계속적인 가압에 의해 절연 시트의 내부에 주상 도체가 취입되어가면, 그 주상 도체의 머리부가 절연 시트의 가압측에 접촉된다. 이와 같이 주상 도체의 머리부가 절연 시트의 가압측과 접촉한 위치에서 절연 시트의 가압을 정지시키면, 주상 도체가 스토퍼의 역할을 하여, 절연 시트(즉 절연층)의 두께는 주상 도체의 높이에 맞춰서 일정한 층 두께를 확보할 수 있는 것이다. 또 주상 도체의 머리부가 절연 시트의 가압측과 접촉하여도, 이들은 완전하게 접촉하지 않고, 그 사이에 절연 시트의 막이 약간 개재되어 있는 것은 물론이다. 또한 절연 시트에는 열가소성 절연 시트나 경화를 중간 단계에서 스톱시킨 B 스테이지 상태의 열 경화성 절연 시트를 이용하는 것이 바람직하다. 이러한 수지에서는, 그 내부에 주상 도체를 용이하게 취득하는 것이 가능하다.
그런데 상기한 작업을 행한 후에, 다음 공정으로서 절연층의 표면에 요철 패턴으로 되는 미세 요철을 형성하면, 상기 절연층의 상층에 형성되는 배선 패턴에 대하여, 패턴 두께 방향이나 패턴 연장 방향에서의 접합 강도를 향상시키는 것이 가능해진다. 구체적으로는, 미리 그 표면에 요철이 형성된 스탬퍼를 상기 절연층의 표면에 접리시킴으로써 상기 스탬퍼측의 요철을 상기 절연층 표면에 전사시키거나, 혹은 레이저 가공기에 의해서 절연층의 표면에 비접촉으로 요철 표면을 형성하는 등의 방법을 이용하도록 하면 된다.
또한 상기 구성에 한정되지 않고, 요철 패턴을 개재하여 커버층과 밀착된 절연 시트를 이용하도록 하면, 전술한 공정을 완료시킨 후에, 커버층을 제거함으로써, 절연 시트의 표면에 요철 패턴을 노출시키는 것이 가능해진다. 또 요철 패턴은, 화학 반응에 의해서 노출되기 때문에 해당 요철 패턴에는 기계적인 힘(소위 외력)이 가해지지 않아, 변형 등이 발생하는 것을 방지할 수 있다. 그리고 상기 커버층의 화학 반응에 의한 제거 방법에 대해서는, 에칭이나 그 외의 방법을 적용하면 된다.
그런데 전술한 절연 시트의 내부에 스페이서 기능을 갖는 입자를 혼재시키면, 스토퍼로 되는 주상 도체의 머리부까지 절연 시트를 가압했을 때, 상기 입자가 주상 도체의 머리부와 절연 시트의 가압측 사이에 끼워지고, 주상 도체의 머리부 상방에 입경에 따라 설정되는 일정 두께의 막, 즉 박막 절연층을 형성할 수 있다. 이 때문에 절연 시트를 접합한 후에는, 주상 도체의 머리부가 표면에 노출되지 않고 일정하게 박막 절연층이 형성되어, 이후의 공정에서 상기 절연층에 대한 균일한 처리를 행하는 것이 가능해진다(주상 도체의 머리부가 에칭 등의 처리로 손상되는 것을 방지할 수 있다. 또한 절연층을 박막으로 형성함으로써, 그 후의 박막 절연층을 제거하는 작업이 용이해진다).
또 주상 도체에서의 머리부의 보호와, 박막 절연층의 제거의 용이성을 양립시키는 견지로부터, 박막 절연층의 두께를 1∼15㎛ 사이로 설정하는 것이 바람직하다. 그리고 박막 절연층의 두께를 1∼15㎛ 사이로 설정하기 위해서는, 상기 입자의 입경을 조정하면 된다(또 머리부 보호와 제거 용이성을 양립시키는 것이 목적이 기 때문에, 사용하는 절연 수지의 특성에 따라서는, 반드시 상기 범위에 한정되는 것은 아니다).
그리고 주상 도체의 머리부 상방에 형성되는 막의 두께를 1∼15㎛ 사이로 설정하면, 에칭 등의 후 공정이 이루어져도 주상 도체의 머리부를 충분히 보호할 수 있음과 함께, 블러스트 처리 등에 의해서, 주상 도체에서의 머리부 상방의 막을 용이하게 제거할 수 있어, 쌍방의 특성을 만족시키는 것이 가능해진다.
또한 주상 도체를 도금 공법에 의해서 형성하면, 수지를 함유하는 도전 페이스트를 상기 형성 틀 내에 매립하는 방법 등과 비교하여, 상기 주상 도체의 형성 틀 내에 밀한 상태에서 도체를 석출시킬 수 있다. 따라서 기판 내부가 발열한 경우, 발생 열은 주상 도체 내를 전열하여 외부로 방열되지만, 상기 도금 공법에 의해서 형성된 주상 도체는 도체 밀도가 높기 때문에 전열 특성이 우수하다. 이 때문에 보다 많은 발생 열을 기판 외부에 방열시킬 수 있어, 기판 내 온도가 상승하는 것을 방지하는 것이 가능해진다. 또한 도체 밀도가 향상함으로써 저저항율이 달성되는 것은 물론이다.
도 1은 본 실시예에 따른 전자 부품의 단면 확대도.
도 2A, 도 2B 및 도 2C는 본 실시예에 따른 전자 부품의 제조 방법을 설명하기 위한 대략 공정 설명도.
도 3A, 도 3B 및 도 3C는 본 실시예에 따른 전자 부품의 제조 방법을 설명하기 위한 대략 공정 설명도.
도 4는 본 실시예에 따른 전자 부품의 제조 도중에서의 주요부 확대도.
도 5A 및 도 5B는 본 실시예에 따른 전자 부품의 제조 방법을 설명하기 위한 대략 공정 설명도.
도 6A 및 도 6B는 전자 부품의 종래에서의 각 층마다의 제조 방법을 나타낸 공정 설명도.
<발명을 실시하기 위한 최량의 형태>
이하에 본 발명에 따른 전자 부품의 제조 방법, 및 전자 부품에 대하여 적합한 구체적 실시예를 도면을 참조하여 상세히 설명한다.
도 1은, 본 실시예에 따른 전자 부품의 단면 확대도이다.
도 1에 도시한 바와 같이, 본 실시예에 따른 다층 프린트 기판의 제조 방법을 이용하여 제조된 전자 부품(10)에서는, 복수의 배선 패턴(12A, 12B)이 두께 방향으로 중첩되어 있다(본 실시예에서는 2단). 그리고 이들 배선 패턴(12A, 12B) 사이에는 절연층(14)이 개재되어 있어, 배선 패턴 사이의 절연 작용을 함과 함께, 이들 배선 패턴 사이의 거리를 일정하게 유지하도록 하고 있다. 또한 상기 배선 패턴(12A)으로부터는 절연층(14)을 관통하도록 층간 접속부로 되는 주상 도체(16)(소위 포스트)가 수직으로 상승되어 있고, 배선 패턴(12B)과 접속함으로써, 배선 패턴끼리의 전기적 접속을 행하도록 하고 있다.
이러한 본 실시예에 따른 제조 방법을 이용한 전자 부품(10)에서는, 각 절연층(14)에서의 층 두께가 균일하고 또한 각 절연층(14) 간의 두께의 변동도 최소한으로 억제된 형태로 되어 있다.
또한 상기 전자 부품(10)에서는, 각 절연층(14)의 표면에 요철 패턴이 형성되어 있고, 상기 절연층(14) 표면에 형성되는 각 배선 패턴과의 접합 강도를 향상하는 것이 가능하게 되어 있다. 또한 상기 주상 도체(16)는, 그 내부가 밀하게 형성되어 있기 때문에 전열 특성이 양호하게 되는데, 예를 들면 배선 패턴 등에 발열이 있었던 경우에도, 발생한 열을 상기 주상 도체(16)를 통하여 장치 외측으로 방열시키는 것이 가능해져서, 장치 내부의 온도의 상승을 방지할 수 있는 것이다.
이와 같이 구성된 전자 부품(10)의 제조 방법에 대하여 이하에 설명을 행한다.
본 실시예에 따른 제조 방법을 적용하여 적층 방향으로 층을 형성하기 위해서는, 우선 도 2A에 도시한 바와 같이 배선 패턴이 이미 하층측에 형성된 전자 부품(10)의 표면(18)에, 도금 공법에 사용하기 위한 급전막을 형성한다(도시하지 않음). 그리고 상기 급전막의 형성 후에는, 레지스트로 되는 드라이 필름의 접합이나, 상기 레지스트에의 노광이나, 도금 공정 등에 의해서 표면(18) 위에 배선 패턴(12A)을 형성한다. 이 배선 패턴(12A)을 형성한 상태를 도 2B에 도시한다. 그리고 배선 패턴(12A)을 형성한 후에는, 마찬가지로 드라이 필름의 접합, 해당 드라이 필름에의 노광, 도금 공정 등을 행하여 상기 배선 패턴(12A)의 상방에 주상 도체(16)를 형성하면 된다. 주상 도체(16)를 형성한 상태를 도 2C에 도시한다. 또 본 실시예에서는, 배선 패턴(12A)의 상방에 주상 도체(16)를 형성하는 취지의 설명을 행하지만, 이에 한정되지 않고, 예를 들면 도 2C 중 우측에 도시된 바와 같이, 배선 패턴(12A)을 형성하지 않고서 곧바로 주상 도체(16)를 형성하도록 해도 된다. 이러한 수순을 이용하면, 표면(12)으로부터 거의 수직으로 상승함과 함께 그 내부가 밀한 주상 도체(16)를 형성할 수 있다.
그리고 표면(18)에 배선 패턴(12A) 및 주상 도체(16)를 형성한 후에는, 도 3A에 도시한 바와 같이, 주상 도체(16)의 상방으로부터 열가소성 절연 시트나 B 스테이지 상태의 열 경화성 절연 시트로 되는 수지(22)가 부착된 동박(24)을 도면에서, 화살표(26)의 방향을 따라 강하시킨다. 또, 상기 수지(22)는 열가소성 수지인 폴리올레핀, 불소계 수지, 액정 폴리머, 폴리에테르케톤, 폴리페닐렌설파이드나, 열경화성 수지인 불포화 폴리에스테르 수지, 폴리이미드 수지, 에폭시계 수지, 비스말레이미드트리아진 수지, 페놀 수지, 폴리펜렌옥사이드, 폴리비닐벤진에테르 등의 화합물을 이용하는 것이 바람직하고, 그 내용에는 스페이서 기능을 갖고, 박막 절연층의 두께를 1∼15㎛ 사이로 설정하는 것만의 입자 직경을 구비한 필러가 포함되어 있다.
필러에 유전체 세라믹스 재료를 이용하면, 절연층의 유전 특성을 고유전율 또한 저유전 손실 등 사용 목적에 따라 조절할 수 있다. 여기서 이용되는 유전체 세라믹스 재료는 특별히 한정되는 것은 아니지만 비유전률(εr)이 10 이상이 바람직하고, 또한 바람직하게는 30 이상이고, 유전 탄젠트(tanδ)가 0.005 이하인 것이 바람직하다. 이러한 것으로는 예를 들면 티탄-바륨-네오듐계 세라믹스, 납-칼슘계 세라믹스, 이산화티탄계 세라믹스, 티탄산 바륨계 세라믹스, 티탄산 연계 세라믹스, 티탄산 스트론튬계 세라믹스, 티탄산 칼슘계 세라믹스, 티탄산 비스무스계 세라믹스, 티탄산 마그네슘계 세라믹스, 지르콘산 연계 세라믹스 등을 예로 들 수 있 다. 또한, CaWO4계 세라믹스, Ba(Mg, Nb)O3계 세라믹스, Ba(Mg, Ta)O3계 세라믹스, Ba(Co, Mg, Nb)O3계 세라믹스, Ba(Co, Mg, Ta)O3계 세라믹스 등도 예로 들 수 있다. 이들은, 단독 또는 2 종류 이상을 혼합하여도 된다.
또한 B 스테이지 시트는, 열 경화성 수지의 경화를 중간 단계에서 스톱시킨 것으로, 더 가열하면 한번 용융하여, 완전히 경화에 이르는 것이다. 또, 가열을 가하는 경우의 온도는, 수지의 용융점이나 연화점 이상으로 하는 것이 보다 바람직하다. 또한 동박(24)에서 수지(22)가 형성되는 반대측에는, 도시하지 않았지만 이 수지(22)가 부착된 동박(24)을 가압하기 위한 가압 수단이 설치되어 있고, 또한 감압 환경 하에서 전자 부품(10)에 대하여 수지(22)가 부착된 동박(24)을 가열하면서 압박 가능하게 하고 있다(소위 진공 하에서의 열프레스를 행한다).
그리고 수지(22)가 부착된 동박(24)을 화살표(26)의 방향을 따라 강하시켜가면, 수지(22)가 부착된 동박(24)이 주상 도체(16)에 접촉하기 시작하고, 강하가 더 진행되면 주상 도체(16)에 가압된 수지(22)가 화살표(28)의 방향으로 이동함과 함께, 상기 주상 도체(16)가 수지(22)의 내부로 들어간다. 이 상태를 도 3B에 도시한다. 그리고 상기 주상 도체(16)를 수지(22)의 내부로 들어가게 한 후에도, 또한 수지(22)가 부착된 동박(24)을 강하시켜 가면, 주상 도체(16)가 수지(22)의 내부에 더 들어가서, 도 3C에 도시한 바와 같이 상기 주상 도체(16)가 상기 필러를 통하여 동박(24)에 접촉한다. 또한 도 3C의 주요부 확대도를 도 4에 도시한다(필러(31)).
이와 같이 주상 도체(16)의 정상이 동박(24)에 접촉하면, 상기 주상 도체 (16)가 스토퍼의 역할을 완수하여 가압 수단으로부터의 가압력을 받아내어, 해당 가압 수단의 강하를 정지시킨다. 여기서 가압 수단은 강하가 정지하면, 이것을 검지하여 동박(24)이 주상 도체(16)에 접촉한 것이라고 판단하여 강하 동작을 종료시키고, 수지(22)가 경화할 때까지 주상 도체(16)의 정상과 동박(24)이 접촉한 상태를 유지한다. 그리고 수지(22)가 경화하고, 그 수지(22)가 주상 도체(16)의 주위면을 둘러싸는 절연층(14)으로 된 후에는, 가압 수단을 상방으로 대피시키고, 또한 그 후에, 화학 반응으로 되는 에칭에 의해 절연층(14)으로부터 동박(24)을 제거한다.
그리고 도 5A에 도시한 바와 같이 동박(24)을 절연층(14)으로부터 화학 반응으로 되는 에칭에 의해서 제거하면, 절연층(14)에 요철 패턴이 형성된(즉 표면이 조화된) 표면이 노출된다. 여기서 주상 도체(16)의 정상부는, 필러(31)의 입자 직경에 의해서 설정된 박막 절연층이 형성되어 있기 때문에 에칭용 용액에 의해서 손상을 받는 것을 방지할 수 있다. 또 주상 도체(16)의 정상부에 위치하는 박막 절연층에 대하여, 에칭 공정 종료 후에 상기 정상부의 영역을 타깃으로 하여 블러스트 처리 등을 실시하면 상기 박막 절연층을 용이하게 제거할 수 있게 된다.
이와 같이 일련의 공정에 의해서 형성된 절연층(14)의 표면(36)에는, 요철 패턴이 형성된 절연층 영역과, 주상 도체(16)의 정상부가 노출된 영역이 존재한다. 이 때문에 전술한 공정을 반복해가면, 도 5B에 도시한 바와 같이 상기 표면(36)의 상층에 복수의 신규의 층을 더 형성해가는 것이 가능해져, 도 1에 도시한 바와 같은 적층 구조로 이루어지는 전자 부품(10)을 구성할 수 있다.
이상 설명한 바와 같이 본 발명에 따르면, 복수의 배선 패턴과, 이들 배선 패턴 사이에 개재되는 절연층을 구비함과 함께, 상기 절연층을 관통하는 층간 접속부에 의해 상기 배선 패턴 간의 전기적 접속을 행하는 전자 부품의 제조 방법으로서, 상기 배선 패턴과 주상 도체를 형성하는 제1 공정과, 절연 시트를 상방으로부터 접합하여 상기 주상 도체를 스토퍼로 하여 상기 주상 도체 높이까지 상기 절연 시트를 가압함으로써 시트 두께를 상기 주상 도체의 높이에 맞춰 일정 두께로 이루어지는 층을 형성하는 제2 공정을 반복하여 행하고, 상기 층의 두께를 결정하는 상기 주상 도체를 상기 층간 접속부로서 이용하도록 하였기 때문에, 요철을 억제하여 전자 부품의 층 두께를 확실하게 제어할 수 있음과 함께, 수지의 종류에 좌우되지 않고 확실하게 조화 처리를 행할 수 있다. 그리고 도체부의 저저항율화와, 방열 효과를 향상시키는 것도 가능해진다.

Claims (8)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 복수의 배선 패턴과, 이들 배선 패턴의 사이에 개재되는 절연층을 구비함과 함께, 상기 절연층을 관통하는 층간 접속부에 의해 상기 배선 패턴 간의 전기적 접속을 행하는 전자 부품의 제조 방법으로서,
    상기 배선 패턴과 주상 도체를 형성하는 제1 공정과,
    요철 패턴을 개재하여 커버층과 밀착된 절연 시트를 상방으로부터 접합하여 상기 주상 도체를 스토퍼로 하여 상기 주상 도체 높이까지 상기 절연 시트를 가압함으로써 시트 두께를, 상기 절연 시트를 개재하여 상기 주상 도체의 높이에 맞춰 일정 두께로 이루어지는 층을 형성하는 제2 공정과,
    상기 제2 공정에서 형성한 상기 층의 표면으로부터 커버층을 화학 반응에 의해서 제거하고 상기 배선 패턴과 상기 주상 도체와의 밀착 강도를 증대시키기 위한 상기 요철 패턴을 노출시키는 제3 공정을 반복하여 행하고, 상기 층의 두께를 결정하는 상기 주상 도체를 상기 층간 접속부로서 이용하고, 상기 절연 시트 중에 스페이서 기능을 갖는 입자를 혼재시켜, 상기 제2 공정에서 상기 주상 도체와 상기 커버층 사이에 상기 입자를 끼움으로써 상기 주상 도체의 상면에 박막 절연층을 형성하고, 상기 제3 공정에서 상기 요철 패턴을 노출시킨 후에, 상기 박막 절연층을 제거하는 것을 특징으로 하는 전자 부품의 제조 방법.
  5. 제4항에 있어서,
    상기 박막 절연층의 두께는 1∼15㎛ 사이인 것을 특징으로 하는 전자 부품의 제조 방법.
  6. 제4항 또는 제5항에 있어서,
    상기 주상 도체는 도금 처리에 의해서 형성되는 것을 특징으로 하는 전자 부품의 제조 방법.
  7. 삭제
  8. 삭제
KR1020057011848A 2002-12-24 2003-12-17 전자 부품의 제조 방법 KR100699377B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00371672 2002-12-24
JP2002371672A JP4247880B2 (ja) 2002-12-24 2002-12-24 電子部品の製造方法

Publications (2)

Publication Number Publication Date
KR20050085879A KR20050085879A (ko) 2005-08-29
KR100699377B1 true KR100699377B1 (ko) 2007-03-28

Family

ID=32677202

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057011848A KR100699377B1 (ko) 2002-12-24 2003-12-17 전자 부품의 제조 방법

Country Status (6)

Country Link
US (1) US7237331B2 (ko)
JP (1) JP4247880B2 (ko)
KR (1) KR100699377B1 (ko)
CN (1) CN100414689C (ko)
TW (1) TWI238445B (ko)
WO (1) WO2004059729A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004058335A1 (de) * 2004-11-29 2006-06-14 Schulz-Harder, Jürgen, Dr.-Ing. Substrat
FR2910786B1 (fr) * 2006-12-29 2017-08-11 Laboratoire Francais Du Fractionnement Et Des Biotechnologies (Lfb) "procede d'extraction d'une proteine presente dans du lait"
KR100851068B1 (ko) * 2007-02-01 2008-08-12 삼성전기주식회사 스템퍼 및 이를 이용한 인쇄회로기판의 제조방법
KR100905566B1 (ko) * 2007-04-30 2009-07-02 삼성전기주식회사 회로 전사용 캐리어 부재, 이를 이용한 코어리스인쇄회로기판, 및 이들의 제조방법
KR100969437B1 (ko) * 2008-06-13 2010-07-14 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TWI406621B (zh) * 2010-12-30 2013-08-21 Subtron Technology Co Ltd 線路板及其製作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61181662A (ja) * 1985-02-07 1986-08-14 Oki Electric Ind Co Ltd 多層配線基板の製造方法
JPH08125331A (ja) * 1994-10-19 1996-05-17 Toshiba Corp 印刷配線板の製造方法
JPH1174636A (ja) * 1997-08-28 1999-03-16 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2001274554A (ja) * 2000-03-27 2001-10-05 Toshiba Corp プリント配線基板、及びその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1353671A (en) * 1971-06-10 1974-05-22 Int Computers Ltd Methods of forming circuit interconnections
US6400025B1 (en) * 1989-07-14 2002-06-04 Kabushiki Kaisha Toshiba Highly purified titanium material, method for preparation of it and sputtering target using it
US4991285A (en) * 1989-11-17 1991-02-12 Rockwell International Corporation Method of fabricating multi-layer board
JP3378033B2 (ja) 1992-08-11 2003-02-17 三井金属鉱業株式会社 黄銅用化学研磨液
US5600103A (en) * 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
US6147870A (en) * 1996-01-05 2000-11-14 Honeywell International Inc. Printed circuit assembly having locally enhanced wiring density
JPH09237976A (ja) 1996-02-29 1997-09-09 Tokyo Ohka Kogyo Co Ltd 多層配線板の製造方法
JPH1022636A (ja) 1996-07-04 1998-01-23 Oki Electric Ind Co Ltd ビルドアップ型多層プリント配線板の製造方法
JPH1070369A (ja) 1996-08-26 1998-03-10 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
TW480636B (en) * 1996-12-04 2002-03-21 Seiko Epson Corp Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
JP3901798B2 (ja) * 1997-06-12 2007-04-04 大日本印刷株式会社 プリント配線板の製造装置
JP3502776B2 (ja) * 1998-11-26 2004-03-02 新光電気工業株式会社 バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
JP4390930B2 (ja) 1999-06-23 2009-12-24 大日本印刷株式会社 積層配線基板とその製造方法、及び半導体装置
JP3183653B2 (ja) * 1999-08-26 2001-07-09 ソニーケミカル株式会社 フレキシブル基板
JP4056671B2 (ja) * 2000-01-31 2008-03-05 富士通株式会社 回路基板の製造方法及び半導体装置の製造方法
JP4322402B2 (ja) * 2000-06-22 2009-09-02 大日本印刷株式会社 プリント配線基板及びその製造方法
JP3844954B2 (ja) 2000-10-27 2006-11-15 積水化学工業株式会社 金属箔付フィルムの製造方法
JP4863032B2 (ja) 2000-11-02 2012-01-25 日立化成工業株式会社 薄板状物品の加工方法とその加工方法を用いた接続基板の製造方法と接続基板と多層配線板の製造方法と多層配線板と半導体パッケージ用基板の製造方法と半導体パッケージ用基板と半導体パッケージの製造方法と半導体パッケージ
EP2315510A3 (en) * 2001-06-05 2012-05-02 Dai Nippon Printing Co., Ltd. Wiring board provided with passive element
JP4045143B2 (ja) * 2002-02-18 2008-02-13 テセラ・インターコネクト・マテリアルズ,インコーポレイテッド 配線膜間接続用部材の製造方法及び多層配線基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61181662A (ja) * 1985-02-07 1986-08-14 Oki Electric Ind Co Ltd 多層配線基板の製造方法
JPH08125331A (ja) * 1994-10-19 1996-05-17 Toshiba Corp 印刷配線板の製造方法
JPH1174636A (ja) * 1997-08-28 1999-03-16 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2001274554A (ja) * 2000-03-27 2001-10-05 Toshiba Corp プリント配線基板、及びその製造方法

Also Published As

Publication number Publication date
WO2004059729A1 (ja) 2004-07-15
CN1729566A (zh) 2006-02-01
JP4247880B2 (ja) 2009-04-02
US20060086531A1 (en) 2006-04-27
TW200419636A (en) 2004-10-01
TWI238445B (en) 2005-08-21
KR20050085879A (ko) 2005-08-29
CN100414689C (zh) 2008-08-27
JP2004207320A (ja) 2004-07-22
US7237331B2 (en) 2007-07-03

Similar Documents

Publication Publication Date Title
US6705003B2 (en) Printed wiring board with plurality of interconnect patterns and conductor bumps
JP3969192B2 (ja) 多層配線基板の製造方法
US6936532B2 (en) Substrate having a plurality of bumps, method of forming the same, and method of bonding substrate to another
KR101056718B1 (ko) 기판의 제조 방법
EP1180920B1 (en) Method of manufacturing a circuit board
KR19990013967A (ko) 배선판 및 그 제조방법
JPH10173316A (ja) 配線基板形成用転写シート及びそれを用いた配線基板の製造方法
TW511441B (en) Multi-layer circuit board and method of manufacturing same
WO2004095900A1 (ja) 多層プリント配線板用銅張り積層板、多層プリント配線板、及び多層プリント配線板の製造方法
KR20090037801A (ko) 코어 기판 및 그 제조 방법
KR100699377B1 (ko) 전자 부품의 제조 방법
JP3670487B2 (ja) 配線基板の製造方法
JP3495211B2 (ja) 配線基板形成用転写シート及びその製造方法並びに配線基板の製造方法
JP2000312063A (ja) 配線基板及びその製造方法
JPH1174625A (ja) 配線基板及びその製造方法
JP2002198658A (ja) プリプレグ及びその製造方法、並びにそれを用いた配線基板の製造方法
JP3568091B2 (ja) 積層シート並びにプリント配線板及びその製造方法
JP3071764B2 (ja) 金属箔付きフィルム及びそれを用いた配線基板の製造方法
JP2003273497A (ja) 転写シートおよびその製造方法ならびに配線基板およびその製造方法
JPH11103165A (ja) 多層配線基板及びその製造方法
KR100751731B1 (ko) 전자 부품의 제조 방법 및 베이스 시트
JP2000277922A (ja) 多層プリント配線板及びその製造方法
KR102436612B1 (ko) 다층인쇄회로기판의 최외층 형성 방법
JP4803918B2 (ja) 多層配線基板の製造方法
US7651940B2 (en) Electronic part producing method and electronic part

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee