KR100751731B1 - 전자 부품의 제조 방법 및 베이스 시트 - Google Patents

전자 부품의 제조 방법 및 베이스 시트 Download PDF

Info

Publication number
KR100751731B1
KR100751731B1 KR1020057015877A KR20057015877A KR100751731B1 KR 100751731 B1 KR100751731 B1 KR 100751731B1 KR 1020057015877 A KR1020057015877 A KR 1020057015877A KR 20057015877 A KR20057015877 A KR 20057015877A KR 100751731 B1 KR100751731 B1 KR 100751731B1
Authority
KR
South Korea
Prior art keywords
resin
conductor
region
protrusion
wiring pattern
Prior art date
Application number
KR1020057015877A
Other languages
English (en)
Other versions
KR20050101565A (ko
Inventor
마사시 고또오
가오루 가와사끼
히로시 야마모또
무쯔꼬 나까노
하지메 구와지마
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20050101565A publication Critical patent/KR20050101565A/ko
Application granted granted Critical
Publication of KR100751731B1 publication Critical patent/KR100751731B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/066Transfer laminating of insulating material, e.g. resist as a whole layer, not as a pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189Pressing leads, bumps or a die through an insulating layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49158Manufacturing circuit on or in base with molding of insulated base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

배선 패턴과 기둥 형상 도체로 이루어지는 도체부에 대해 상방으로부터 수지를 구비한 절연 시트를 접합한다. 그리고 상기 기둥 형상 도체를 스톱퍼로 한 상기 절연 시트로의 가압과 가열에 의해 수지로 도체부를 덮어 상기 기둥 형상 도체의 높이를 기준으로 한 일정 두께의 층을 형성한다. 이러한 전자 부품의 제조 방법으로 부품 형성 영역의 외측에 위치하는 돌기부를 설치하여 이를 베이스 시트로 하고, 이 돌기부를 포함하는 영역 내의 도체부 점유율을 지침으로 하여 층에 필요한 상기 수지의 양을 산출하고, 상기 수지의 양에 따라서 상기 절연 시트의 두께를 설정하도록 하였다.
Figure 112005047198918-pct00001
베이스 시트, 배선 배턴, 기둥 형상 도체, 돌기부, 부품 형성 영역

Description

전자 부품의 제조 방법 및 베이스 시트{ELECTRONIC PART MANUFACTURING METHOD AND BASE SHEET}
본 발명은 전자 부품의 제조 방법 및 베이스 시트에 관한 것으로, 특히 배선 패턴 등으로 이루어지는 도체부를 수지로 덮도록 한 전자 부품의 제조 방법 및 베이스 시트에 관한 것이다.
종래, 배선 패턴을 절연층 상에 형성하는 동시에 이들 배선 패턴을 두께 방향으로 적층시켜 다층 구조로 한 전자 부품 및 프린트 배선 기판이 알려져 있다.
그리고 상기 구조를 형성하기 위한 제조 방법이 다양하게 제안 및 개시되어 있다. 도5a 및 도5b는 전자 부품의 종래에 있어서의 각 층마다의 제조 방법을 도시한 공정 설명도이다.
도5a에서는 절연층(1)의 표면에 레이저를 조사하여 구멍 개방을 행한다. 그리고 레이저 가공에 의해 구멍(2)을 형성한 후, 상기 구멍(2)에 도전 페이스트를 충전하거나, 혹은 도금에 의해 상기 구멍(2)의 내측에 막이나 기둥 형상의 도체부를 형성하는 것이다.
도5b에 있어서는 미리 형성된 절연층(3)의 표면에 도금이나 에칭에 의해 도체부(4)를 형성한다. 그리고 이들 공정에 의해 상기 도체부(4)를 형성한 후에는, 이 도체부(4)의 표면에 절연 수지(5)를 스핀 코팅에 의해 도포하고 있다(예를 들어, 특허 문헌 1 참조).
그 밖의 방법에서는, 기판의 배선 상에 도전 페이스트에 의한 범프를 형성한 후, 층간 접속 절연재와 금속층을 배치하여 프레스에 의해 범프를 성형 수지 내에 관통시키고 상기 범프를 금속층과 도통 접속시키는 것이 알려져 있다(예를 들어, 특허 문헌 2 참조).
또한 탄산가스 레이저 등에 의해 관통 구멍을 형성하고, 이 관통 구멍 내에 금, 은, 구리, 알루미늄 등의 저저항 금속의 분말을 함유하는 페이스트를 충전함으로써 바이아 홀(Via hole) 도체를 형성하는 것이 개시되어 있다(예를 들어, 특허 문헌 3 참조).
또한 층간 접속용 도체 포스트의 주위에 수지를 도포하고, 표면에 에머리 페이퍼 형상의 적절한 거칠기를 갖는 이형 필름을 거쳐서 수지를 프레스하여 절연층을 형성하는 것이 개시되어 있다(예를 들어, 특허 문헌 4 참조).
또한 보호 필름으로서 PET 필름이 첨부된 A 스테이지 상태의 수지층을 도전성 돌기가 존재하는 면에 접하도록 배치하고, 라미네이트를 행함으로써 열경화성 절연 수지층을 형성한다. 그리고 PET 필름을 박리한 후, 진공 프레스로 도전성 돌기와 배선군을 접촉시켜 적층체를 얻는 것이 개시되어 있다(예를 들어, 특허 문헌 5 참조).
또한 전사용 원판과 배선을 전사 형성하기 위한 베이스 기판 사이에 절연성 수지층의 막 두께를 소정 두께로 유지하기 위한 스페이서를 협지하여 압착을 행하 는 배선 기판의 제조 방법이 개시되어 있다(예를 들어, 특허 문헌 6).
<특허 문헌 1>
일본 특허 공개 평10-22636호 공보
<특허 문헌 2>
일본 특허 공개 제2002-137328호 공보
<특허 문헌 3>
일본 특허 공개 제2002-134881호 공보
<특허 문헌 4>
일본 특허 공고 평6-57455호 공보
<특허 문헌 5>
일본 특허 공개 제2001-177237호 공보
<특허 문헌 6>
일본 특허 공개 평11-261198호 공보
그런데, 다층 구조를 구비한 전자 부품에서는 고밀도화 및 고기능화를 한층 더 달성할 목적으로부터 상기 전자 부품의 내부에 소자 등을 조립하는 것도 검토되고 있다. 여기서 적층 방향으로 포개지는 배선 패턴간에 수동 부품 등의 소자를 형성하고자 하면, 상기 배선 패턴간의 거리가 상기 소자의 특성을 결정하는 중요한 요소가 된다. 이로 인해, 소자의 특성 안정의 목적으로부터 상기 배선 패턴간의 거리, 즉 상기 전자 부품의 각 층에 있어서의 두께를 확실하게 제어할 수 있는 전자 부품의 제조 방법이 요망되고 있었다.
그러나 상술한 도5a에 있어서의 제조 방법에서는, 절연층(1)에 레이저 가공으로 구멍 개방을 행하여 구멍(2)의 내측에 단순히 도체부를 형성할 뿐이며, 층 전체의 두께를 관리하는 것은 아니었다.
또한 상기 도5b에 있어서의 제조 방법에서는, 스핀 코팅에 의해 수지를 도포하여 도체부를 덮도록 절연 수지층을 형성하지만, 도체부(4)의 유무에 의해 상기 절연 수지의 표면에 기복이 발생되어 버려 층 전체의 두께를 균일하게 설정하는 것이 곤란하였다.
또한 기판의 배선 상에 도전 페이스트에 의한 범프를 형성한 후, 프레스에 의해 범프를 성형 수지 내에 관통시키는 방법에 있어서도 층 전체의 두께를 제어하는 방법은 개시되어 있지 않았다. 또한 일본 특허 공개 제2002-134881호 공보에 있어서도, 페이스트의 충전에 의해 바이아 홀 도체를 형성할 뿐이며, 층 전체의 두께를 제어하는 것은 아니었다.
일본 특허 공고 평6-57455호 공보에 있어서는, 프레스 공정을 종료시킨 후 이형 필름을 절연층의 표면으로부터 이반시킬 필요가 있지만, 이 이반 작업에 의해 절연층의 표면에 외력이 작용하여 절연층의 표면에 변형 등이 발생되어 버릴 우려가 있었다. 그리고 상기 도5b와 마찬가지로 수지를 도포하여 도체부를 덮음으로써 절연 수지의 표면에 기복이 발생되어 버려, 층 전체의 두께를 균일하게 설정하는 것이 곤란해질 우려가 있었다.
또한 일본 특허 공개 제2001-177237호 공보도 상기 공보와 마찬가지로, PET 필름을 박리하기 때문에 열경화성 절연 수지층에 외력이 작용하여 상기 열경화성 절연 수지층의 표면에 변형 등이 발생되어 버릴 우려가 있었다. 이로 인해, 층 전체의 두께를 균일하게 설정하는 것이 곤란해질 우려가 있었다.
또한 일본 특허 공개 평11-261198호 공보에 개시한 바와 같이, 스페이서를 끼워 넣음으로써 두께를 설정하는 방법에서는, 두께의 설정은 가능하지만 미리 결정된 위치에서 도체부에 의해 층간 접속을 행하는 것이 곤란하였다.
그런데 이러한 제조 방법에서는 일반적으로 제조 비용 저감을 도모하는 관점으로부터, 사용하는 재료의 삭감, 즉 절연층에 이용하는 수지의 잉여분을 줄이는 것이 요망되고 있었다.
본 발명은 상기 종래의 문제점에 착안하여 절연층의 두께를 균일하게 할 수 있는 동시에, 절연층을 형성하기 위한 수지의 사용량을 최소 한도로 억제할 수 있는 전자 부품의 제조 방법 및 베이스 시트를 제공하는 것을 목적으로 한다.
본 발명은 전자 부품을 형성하는 영역, 즉 부품 형성 영역의 외측에 수지의 흐름 정지 작용을 이루는 돌기부를 설치하도록 하면, 절연층을 형성하기 위한 수지가 외측으로 유출되는 것을 방지할 수 있어, 필요 최소한의 수지량으로 절연층을 형성할 수 있다고 하는 지견을 기초로 하여 이루어진 것이다.
즉, 본 발명에 관한 전자 부품의 제조 방법은 배선 패턴에 대해 상방으로부터 수지를 구비한 절연 시트를 접합하고, 상기 절연 시트로의 가압과 가열에 의해 상기 수지로 상기 배선 패턴을 덮어 일정 두께의 층을 형성하는 전자 부품의 제조 방법이며, 부품 형성 영역의 외측에 위치하는 돌기부를 설치하는 동시에 이 돌기부를 포함한 영역 내의 상기 배선 패턴과 상기 돌기부의 점유 부피를 지침으로 하여 상기 층의 형성에 필요한 상기 수지의 양을 산출하고 상기 수지의 양에 따라서 상기 절연 시트의 두께를 설정하는 순서로 하였다. 또한 상기 돌기부는, 상기 배선 패턴과 동일 공정에서 형성되는 것이 바람직하다.
더욱 구체적인 본 발명에 관한 전자 부품의 제조 방법은, 배선 패턴과 기둥 형상 도체로 이루어지는 도체부에 대해 상방으로부터 수지를 구비한 절연 시트를 접합하고, 상기 기둥 형상 도체를 스톱퍼로 한 상기 절연 시트로의 가압과 가열에 의해 상기 수지로 상기 도체부를 덮어 상기 기둥 형상 도체의 높이를 기준으로 한 일정 두께의 층을 형성하는 전자 부품의 제조 방법이며, 부품 형성 영역의 외측에 위치하는 돌기부를 설치하는 동시에 이 돌기부를 포함한 영역 내의 상기 도체부와 상기 돌기부의 점유 부피를 지침으로 하여 상기 층의 형성에 필요한 상기 수지의 양을 산출하고, 상기 수지의 양에 따라서 상기 절연 시트의 두께를 설정하는 순서로 하였다. 또한 상기 돌기부를 구성하는 더미 패턴과 기둥 형상 구조물은, 상기 도체부를 구성하는 상기 배선 패턴과 상기 기둥 형상 도체와 동일 공정에서 형성되는 것이 바람직하다.
또한 본 발명에 관한 베이스 시트는 베이스 시트 표면에 부품 형성 영역을 설정하고, 상기 부품 형성 영역 내에 도체부를 형성하는 동시에 상기 부품 형성 영역의 외측에 상기 도체부의 피복을 이루는 절연용 수지의 유동 저항을 증대시키는 돌기부를 형성하도록 구성하였다.
더욱 구체적인 본 발명에 관한 베이스 시트는 베이스 시트 표면에 부품 형성 영역을 설정하고, 상기 부품 형성 영역 내에 배선 패턴과 층간 접속을 이루는 기둥 형상 도체로 이루어지는 도체부를 형성하는 동시에, 상기 부품 형성 영역의 외측에 상기 도체부의 피복을 이루는 절연용 수지의 유동 저항을 증대시키는 돌기부를 형성하도록 구성하였다. 그리고 상기 돌기부는 상기 도체부와 동일 형태로 이루어지는 것이 바람직하고, 또한 상기 부품 형성 영역으로부터 복수의 부품이 형성되는 것이 바람직하다.
상기 구성에 따르면, 배선 패턴을 베이스 시트 상에 형성한 후 절연 시트를 상기 배선 패턴의 상방으로부터 접합한다. 그리고 절연 시트를 접합한 후, 상기 절연 시트의 배면측에 위치하는 가압판의 온도를 상승시킴으로써 절연 시트로의 가열을 행한다. 그리고 상기 가압판에 의해 가열을 행하면서 가압을 행하면, 도체부는 절연 시트에 있어서의 수지의 내부로 인입해 간다. 그리고 이 가압과 가열의 계속에 의해 절연 시트의 내부에 기둥 형상 도체가 취입된 후 임의의 위치에서 가압을 정지시키면, 가압 정지 위치에 의존한 일정한 층 두께를 확보하는 것이 가능해진다.
혹은 다른 구체적인 구성에 따르면, 배선 패턴과 기둥 형상 도체로 이루어지는 도체부를 형성하여 베이스 시트의 형태로 한 후, 절연 시트를 이들 배선 패턴과 기둥 형상 도체의 상방으로부터 접합한다. 그리고 절연 시트를 접합한 후, 상기 절연 시트의 배면측에 위치하는 가압판의 온도를 상승시킴으로써 절연 시트로의 가열을 행한다. 그리고 상기 가압판에 의해 가열을 행하면서 가압을 행하면, 도체부는 절연 시트에 있어서의 수지의 내부로 인입해 간다. 그리고 이 가압과 가열의 계속에 의해 절연 시트의 내부에 기둥 형상 도체가 취입되어 가면, 상기 기둥 형상 도체의 헤드부가 절연 시트의 가압측에 접촉한다. 이와 같이 기둥 형상 도체의 헤드부가 절연 시트의 가압측과 접촉한 위치에서 절연 시트의 가압과 가열을 정지시키면 기둥 형상 도체가 스톱퍼의 역할을 하고, 절연 시트(즉 절연층)의 두께는 기둥 형상 도체의 높이에 따라서 일정한 층 두께를 확보할 수 있는 것이다.
그런데 상술한 절연 시트에 있어서의 수지는 가열에 의해 유동성을 갖게 되므로, 절연 시트의 가압과 가열에 의해 상기 수지는 배선 패턴이나 기둥 형상 도체 주위의 단차나 간극을 메우는 동시에, 전자 부품이 형성되는 영역, 즉 부품 형성 영역의 외측으로 확산하려고 한다. 그런데 상기 부품 형성 영역의 외측에는 돌기부가 형성되어 있고, 수지가 돌기부에 다다르면 상기 수지의 유동 저항이 증대하기 때문에, (가압 및 가열시에 있어서의) 돌기부를 경계로 한 수지의 외측으로의 이동량을 저감시킬 수 있다.
이로 인해 돌기부를 포함한 영역 내의 상기 도체부와 상기 돌기부의 점유 부피를 우선 산출하고, 이 값을 지침으로 하여 상기 도체부를 덮어 새로운 층을 형성하는 만큼의 수지량을 계산한다. 그리고 이 수지량을 바탕으로 절연 시트의 두께를 결정하면, 돌기부를 포함한 영역으로부터 수지가 대량으로 유출되는 것을 방지할 수 있어 최소한의 수지량으로 이 돌기부를 포함한 영역을 덮을 수 있다. 이러한 순서를 이용하도록 하면, 도체부 주위의 잉여 부분을 최소한으로 머물게 하는 것이 가능해져, 수지 사용량의 저감화를 달성할 수 있다. 또한 상기 작용 이외에도 적절한 수지량을 설정하는 것이 가능해지므로, 가압시에 수지가 남음으로써 발생되는 수지의 편중을 없앨 수 있게 되거나, 혹은 수지 부족에 의해 발생되는 층간 박리가 발생하는 것을 방지할 수 있다.
또한 상기 돌기부를 도체부와 동일 공정에서 형성하면, 도체부와 돌기부를 별도 형성할 필요가 없어 제조 공정을 생략시킬 수 있다. 또한 돌기부와, 기둥 형상 도체가 동일 높이를 가지므로 절연 시트를 가열하면서 가압을 행하였을 때, 돌기부와 기둥 형상 도체 사이에서 경사가 발생되지 않아 균일한 층을 형성하는 것이 가능해진다. 그리고 복수의 전자 부품이 형성되도록 부품 형성 영역을 다수개 취한 형태로 하면, 수지량의 사용량을 억제하는 동시에 균일한 층 두께를 구비한 전자 부품을 대량으로 제조할 수 있다.
도1a 및 도1b는 본 실시 형태에 관한 베이스 시트의 형태를 도시한 설명도로, 도1a는 평면도를 도시하고, 도1b는 도1a에 있어서의 대략 1B-1B 단면도를 도시한 도면이다.
도2a 내지 도2c는 베이스 시트를 형성하는 순서를 도시한 공정 설명도이다.
도3a 내지 도3c는 본 실시 형태에 관한 전자 부품의 제조 방법의 순서를 도시한 설명도이다.
도4는 수지 두께를 설정하기 위한 흐름도이다.
도5a 및 도5b는 전자 부품의 종래에 있어서의 각 층마다의 제조 방법을 도시한 공정 설명도이다.
이하에 본 발명에 관한 전자 부품의 제조 방법 및 베이스 시트에 대해 적합한 구체적 실시 형태를 도면을 참조하여 상세하게 설명한다.
도1a 및 도1b는 본 실시 형태에 관한 베이스 시트의 형태를 도시한 설명도로, 도1a는 평면도를 도시하고, 도1b는 도1a에 있어서의 대략 1B-1B 단면도를 도시한다. 이들 도면에 도시한 바와 같이, 본 실시 형태에 관한 베이스 시트(10)에서는 그 표면(12)에 배선 패턴(14)과 층간 접속부가 되는 기둥 형상 도체(16)(이른바, 포스트)가 형성되어 있고, 이들 배선 패턴(14)과 기둥 형상 도체(16)로 도체부(18)를 구성하도록 하고 있다.
그런데 베이스 시트(10)에서는, 그 중앙 부분에 부품 형성 영역(20)이 설정되어 있고, 상술한 도체부(18)는 상기 부품 형성 영역(20) 내에 복수 배치되어 전자 부품의 다수개 취득을 달성하도록 하고 있다.
또한 베이스 시트(10)에서는, 부품 형성 영역(20)의 외측에 돌기부(22)가 형성되어 상기 부품 형성 영역(20)을 둘러싸도록 하고 있고, 상기 돌기부(22)는 전자 부품의 제조에 기여하지 않는 더미 패턴(24)과 기둥 형상 구조물(26)로 구성되어 있다. 또한 상기 더미 패턴(24)과 배선 패턴(14) 및 기둥 형상 구조물(26)과 기둥 형상 도체(16)는 동일 재질 또한 동일한 두께로 이루어지고, 이들은 동일한 공정에 의해 형성된다.
또한 본 실시 형태에서는, 상기 더미 패턴(24)과 배선 패턴(14) 및 기둥 형상 구조물(26)과 기둥 형상 도체(16)는 동일 재질 또한 동일한 두께인 것으로 하였지만, 이 형태에 한정되는 것은 아니며 이종(異種) 재질이거나 혹은 다른 두께로 설정해도 된다.
이러한 베이스 시트(10)의 형성 순서 및 상기 베이스 시트(10)를 이용하여 전자 부품을 제조하는 순서에 대해 이하에 설명을 행한다.
도2a 내지 도2c는 베이스 시트를 형성하는 순서를 도시한 공정 설명도로, 도면 중 좌측은 부품 형성 영역에 있어서의 도체부의 제조 프로세스를 도시하고, 도면 중 우측은 상기 도체부와 동일 과정에서 형성되는 돌기부측을 도시한다.
도2a에 도시한 바와 같이, 우선 베이스 시트(10)를 형성하기 위해서는 표면(12)에 도금 공법에 사용하기 위한 급전막을 형성한다(도시하지 않음). 그리고 상기 급전막의 형성 후에는 레지스트가 되는 드라이 필름의 접합이나, 상기 레지스트로의 노광이나, 도금 공정 등에 의해 표면(12) 상에 배선 패턴(14)과 더미 패턴(24)을 형성한다. 이 배선 패턴(14)과 더미 패턴(24)을 형성한 상태를 도2b에 도시한다. 그리고 이들 패턴을 형성한 후에는, 마찬가지로 드라이 필름의 접합, 상기 드라이 필름으로의 노광, 도금 공정 등을 행하여 상기 배선 패턴(14) 및 더미 패턴(24)의 상방에 기둥 형상 도체(16)와 기둥 형상 구조물(26)을 형성하면 된다. 이들 기둥 형상 도체(16, 26)를 형성한 상태를 도2c에 도시한다.
또한 본 실시 형태에서는, 배선 패턴(14)의 상방에 기둥 형상 도체(16)를 형성하는 취지의 설명을 행하였지만 이에 한정되는 것은 아니며, 배선 패턴(14)을 형성하지 않고 바로 기둥 형상 도체(16)를 형성하거나, 더미 패턴(24)을 형성하지 않고 바로 기둥 형상 구조물(26)을 형성하도록 해도 된다.
이러한 제조 프로세스를 이용하면, 도체부(18)와 돌기부(22)를 각각 형성할 필요가 없어져, 제조 공정의 삭감을 달성할 수 있는 동시에 기둥 형상 도체(16)와 기둥 형상 구조물(26)의 높이를 정렬하는 것이 가능해져 베이스 시트(10)의 표면(12)에 형성되는 층 두께를 보다 균일하게 할 수 있다. 또한 본 실시 형태에서는, 베이스 시트(10)의 표면(12)보다 하층측은 도시하지 않았지만, 배선 패턴(14)이 복수 적층되어 이들 복수의 배선 패턴(14)의 사이를 기둥 형상 도체(16)가 층간 접속하는 형태라도 좋다.
그리고 도체부(18)와 돌기부(22)를 형성한 후에는, 도3a에 도시한 바와 같이 베이스 시트(10)의 상방으로부터 열가소성 절연 시트나 B 스테이지 상태의 열경화성 절연 시트가 되는 수지(28)가 첨부된 동박(30)을 도면 중 화살표(32) 방향에 따라 강하시킨다. 또한, 상기 수지(28)는 열가소성 수지인 폴리올레핀, 불소계 수지, 액정 폴리머, 폴리에테르케톤, 폴리페닐렌설파이드나 열경화성 수지인 불포화 폴리에스테르 수지, 폴리이미드 수지, 에폭시계 수지, 비스마레이미드트리아진 수지, 페놀 수지, 폴리페닐렌옥사이드, 폴리비닐벤젤에테르 등의 화합물을 이용하는 것이 바람직하다.
또한 이들 수지(28)에는, 유동성 등의 특성을 조정할 목적으로부터 필러를 적절하게 포함시키도록 해도 된다.
여기서 B 스테이지 베이스 시트라 함은 열경화성 수지의 경화를 중간 단계에서 스톱시킨 것으로, 다시 가열하면 한 번 용융하여 완전하게 경화에 이르는 것이다. 또한 가열 온도는 수지의 용융점이나 연화점 이상으로 하는 것이 보다 바람직하다. 또한 동박(30)에 있어서 수지(28)가 형성되는 반대측에는, 도시하지 않았지 만 수지(28)가 첨부된 동박(30)을 가압하기 위한 가압 수단이 설치되어 있고, 또한 감압 환경 하에서 베이스 시트(10)에 대해 수지(28)가 첨부된 동박(30)을 가열하면서 압박 가능하게 하고 있다(이른바, 진공 하에서의 열프레스를 행함).
또한 수지(28)가 구비된 동박(30)은 베이스 시트(10)에 있어서 적어도 돌기부(22)를 포함하는 만큼의 영역을 덮을 만큼의 면적으로 설정된다. 그리고 상기 수지(28)의 사용량을 최소한으로 억제하여 제조 비용을 저감시키는 관점으로부터, 수지(28)의 두께는 이하의 과정을 거쳐서 설정된다.
도4는 수지 두께를 설정하기 위한 흐름도이다.
상기 도면에 도시한 바와 같이 동박(30)에 첨부되는 수지(28)의 두께를 설정하기 위해서는, 우선 베이스 시트(10)에 있어서 돌기부(22)를 포함하는 영역 내에서 도체부(18)와 돌기부(22)가 점유하는 부피를 산출한다(스텝 100). 그리고 이 부피치의 값을 지침으로 하여, 상기 도체부(18)를 덮을 만큼의 수지량을 산출한다(스텝 110). 이와 같이 도체부 점유율을 바탕으로 수지량을 산출한 후에는 각 구성 요소의 변동을 가미하여 산출한 수지량에 대해 보정을 행하고(스텝 120), 그 후 보정한 수지량을 바탕으로 동박(30)에 첨부되는 수지(28)의 두께를 설정하면 된다(스텝 130).
또한 수지(28)의 두께가 다른 수지(28)가 첨부된 동박(30)을 미리 복수 준비해 두고, 특정한 베이스 시트(10)에 대해 최적의 사양을 적절하게 선택하도록 하면, 수지(28)의 잉여 부분을 삭제할 수 있는 동시에 제조 효율을 향상시키는 것이 가능해진다.
이러한 계산을 거쳐서 수지(28)의 두께를 설정한 후, 도3a의 상태로부터 수지(28)가 첨부된 동박(30)을 화살표(32) 방향을 따라 강하시켜 가면, 수지(28)가 첨부된 동박(30)이 기둥 형상 도체(16)와 기둥 형상 구조물(26)과 접촉하기 시작한다. 그리고 도3b에 도시한 바와 같이, 상기 강하가 진행되면 기둥 형상 도체(16)에 압박된 수지(28)가 화살표(34) 방향으로 이동하여, 상기 기둥 형상 도체(16)가 수지(28)의 내부로 인입된다. 그런데 수지(28)는, 상기 동작에 의해 화살표(34) 방향, 즉 부품 형성 영역(20)의 외측으로 확대하려고 하지만, 상기 부품 형성 영역(20)의 외측에는 돌기부(22)가 형성되어 있으므로 상기 돌기부(22)를 통과하려고 하는 수지(28)의 유동 저항이 증대한다. 이로 인해, 외측으로 이동하려고 하는 수지(28)는 돌기부(22)에 의해 막히는 상태가 되어, 상기 수지(28)는 돌기부(22)를 포함하는 영역에 그 대부분이 머물게 된다. 이에 의해 돌기부(22)를 포함하는 영역에서는, 수지(28)의 두께를 일정하게 하는 것이 가능해진다.
발명자는 본 발명의 효과를 검증하기 위해 다양한 비교 검토를 행하였다.
도3c는 부품 형성 영역(20)의 외측으로부터 돌기부(22)를 제거한 것이지만, 이러한 형태에서는 수지(28)에 오목부(36)가 발생되어 버려 도면 중에 도시되는 부품 형성 영역에 일정 두께의 수지(28)를 형성하는 것이 곤란해지는 것을 알 수 있다.
그리고 기둥 형상 도체(16)와 기둥 형상 구조물(26)이 동박(30)에 접촉하면, 이들 기둥 형상 도체가 스톱퍼의 역할을 다하여 가열 수단을 구비한 가압 수단으로부터의 압박력을 받아내어, 상기 가압 수단의 강하를 정지시킨다. 여기서 가압 수 단은 강하가 정지하면, 이를 검지하여 동박(30)이 상기 기둥 형상 도체에 접촉한 것이라 판단하여 강하 동작을 종료시키고, 수지(28)가 경화할 때까지 가열을 행하면서 이들 기둥 형상 도체의 정상과 동박(30)이 접촉한 상태를 보유 지지한다. 그리고 수지(28)가 경화한 후에는 가압 수단을 상방으로 대피시키고, 또한 그 후 화학 반응이 되는 에칭에 의해 수지(28)로부터 동박(30)을 제거하면 된다.
그런데 부품 형성 영역(20)의 외측에 수지(28)의 유동 저항을 증가시키기 위한 돌기부(22)를 형성하면, 상기 수지(28)가 외측으로 유출되는 양을 억제할 수 있어 잉여 수지량을 저감시킬 수 있다. 또한 수지의 확산 영역을 억제하도록 하였으므로, 전자 부품을 제조하기 위한 장치 등을 소형으로 하는 것이 가능해져, 설비의 전유 면적을 축소시킬 수 있다.
그런데 본 실시 형태에서는, 도체부를 배선 패턴과 기둥 형상 도체로 구성한 것을 예로서 설명을 행하였지만 이 형태에 한정되는 것은 아니며, 예를 들어 베이스 시트의 표면에 기둥 형상 도체를 형성하지 않고 배선 패턴과 돌기부만을 형성하고, 상기 돌기부를 포함하는 영역의 점유 부피로부터 필요한 막 두께를 얻을 만큼의 수지 두께를 산출하여 이 두께를 절연 시트에 적용해도 되는 것은 물론이다. 또한 상술한 돌기부는, 본 실시 형태에 있어서 1열로서 설명을 행하였지만, 이 배열에 한정되는 것은 아니며 예를 들어 제조 조건 및 그 밖의 조건에 따라서 복수열로 해도 좋다.
이상 설명한 바와 같이 본 발명에 따르면, 배선 패턴에 대해 상방으로부터 수지를 구비한 절연 시트를 접합하고, 상기 절연 시트로의 가압과 가열에 의해 상 기 수지로 상기 배선 패턴을 덮어 일정 두께의 층을 형성하는 전자 부품의 제조 방법이며, 부품 형성 영역의 외측에 위치하는 돌기부를 설치하는 동시에 이 돌기부를 포함한 영역 내의 상기 배선 패턴과 상기 돌기부의 점유 부피를 지침으로 하여 상기 층의 형성에 필요한 상기 수지의 양을 산출하고, 상기 수지의 양에 따라서 상기 절연 시트의 두께를 설정하도록 하거나, 더욱 구체적으로는 배선 패턴과 기둥 형상 도체로 이루어지는 도체부에 대해 상방으로부터 수지를 구비한 절연 시트를 접합하고, 상기 기둥 형상 도체를 스톱퍼로 한 상기 절연 시트로의 가압과 가열에 의해 상기 수지로 상기 도체부를 덮어 상기 기둥 형상 도체의 높이를 기준으로 한 일정 두께의 층을 형성하는 전자 부품의 제조 방법이며, 부품 형성 영역의 외측에 위치하는 돌기부를 설치하는 동시에, 이 돌기부를 포함한 영역 내의 상기 도체부와 상기 돌기부의 점유 부피를 지침으로 하여 상기 층의 형성에 필요한 상기 수지의 양을 산출하고, 상기 수지의 양에 따라서 상기 절연 시트의 두께를 설정하도록 하였으므로, 절연층의 두께를 균일하게 할 수 있는 동시에 절연층을 형성하기 위한 수지의 사용량을 최소 한도로 억제할 수 있다.

Claims (8)

  1. 배선 패턴에 대해 상방으로부터 수지를 구비한 절연 시트를 접합하고, 상기 절연 시트로의 가압과 가열에 의해 상기 수지로 상기 배선 패턴을 덮어 일정 두께의 층을 형성하는 전자 부품의 제조 방법이며, 부품 형성 영역의 외측에 위치하는 동시에 상기 부품 형성 영역의 내측으로부터 외측으로 연통되는 공극을 갖는 돌기부를 설치하는 동시에, 이 돌기부를 포함한 영역 내의 상기 배선 패턴과 상기 돌기부의 점유 부피를 지침으로 하여 상기 층의 형성에 필요한 상기 수지의 양을 산출하고, 상기 수지의 양에 따라서 상기 절연 시트의 두께를 설정하도록 한 것을 특징으로 하는 전자 부품의 제조 방법.
  2. 제1항에 있어서, 상기 돌기부는 상기 배선 패턴과 동일 공정에서 형성되는 것을 특징으로 하는 전자 부품의 제조 방법.
  3. 배선 패턴과 기둥 형상 도체로 이루어지는 도체부에 대해 상방으로부터 수지를 구비한 절연 시트를 접합하고, 상기 기둥 형상 도체를 스톱퍼로 한 상기 절연 시트로의 가압과 가열에 의해 상기 수지로 상기 도체부를 덮어 상기 기둥 형상 도체의 높이를 기준으로 한 일정 두께의 층을 형성하는 전자 부품의 제조 방법이며, 부품 형성 영역의 외측에 위치하는 동시에 상기 부품 형성 영역의 내측으로부터 외측으로 연통되는 공극을 갖는 돌기부를 설치하는 동시에, 이 돌기부를 포함한 영역 내의 상기 도체부와 상기 돌기부의 점유 부피를 지침으로 하여 상기 층의 형성에 필요한 상기 수지의 양을 산출하고, 상기 수지의 양에 따라서 상기 절연 시트의 두께를 설정하도록 한 것을 특징으로 하는 전자 부품의 제조 방법.
  4. 제3항에 있어서, 상기 돌기부를 구성하는 더미 패턴과 기둥 형상 구조물은 상기 도체부를 구성하는 상기 배선 패턴과 상기 기둥 형상 도체와 동일 공정에서 형성되는 것을 특징으로 하는 전자 부품의 제조 방법.
  5. 베이스 시트 표면에 부품 형성 영역을 설정하고, 상기 부품 형성 영역 내에 도체부를 형성하는 동시에 상기 부품 형성 영역의 외측에 상기 도체부의 피복을 이루는 절연용 수지의 유동 저항을 증대시키는 돌기부를 형성한 것을 특징으로 하는 베이스 시트.
  6. 베이스 시트 표면에 부품 형성 영역을 설정하고, 상기 부품 형성 영역 내에 배선 패턴과 층간 접속을 이루는 기둥 형상 도체로 이루어지는 도체부를 형성하는 동시에, 상기 부품 형성 영역의 외측에 상기 도체부의 피복을 이루는 절연용 수지의 유동 저항을 증대시키는 돌기부를 형성한 것을 특징으로 하는 베이스 시트.
  7. 제5항 또는 제6항에 있어서, 상기 돌기부는 상기 도체부와 동일 형태로 이루어지는 것을 특징으로 하는 베이스 시트.
  8. 제5항 또는 제6항에 있어서, 상기 부품 형성 영역으로부터 복수의 부품이 형 성되는 것을 특징으로 하는 베이스 시트.
KR1020057015877A 2003-02-27 2004-02-26 전자 부품의 제조 방법 및 베이스 시트 KR100751731B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00051225 2003-02-27
JP2003051225A JP2004265958A (ja) 2003-02-27 2003-02-27 電子部品の製造方法、および基体シート
PCT/JP2004/002266 WO2004077905A1 (ja) 2003-02-27 2004-02-26 電子部品の製造方法、および基体シート

Publications (2)

Publication Number Publication Date
KR20050101565A KR20050101565A (ko) 2005-10-24
KR100751731B1 true KR100751731B1 (ko) 2007-08-24

Family

ID=32923362

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057015877A KR100751731B1 (ko) 2003-02-27 2004-02-26 전자 부품의 제조 방법 및 베이스 시트

Country Status (6)

Country Link
US (1) US7987590B2 (ko)
JP (1) JP2004265958A (ko)
KR (1) KR100751731B1 (ko)
CN (1) CN100534265C (ko)
TW (1) TW200425236A (ko)
WO (1) WO2004077905A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165131A (ja) * 2004-12-03 2006-06-22 Sony Chem Corp 多層配線基板の製造方法
JP2007103587A (ja) * 2005-10-03 2007-04-19 Nitto Denko Corp 配線回路基板およびその製造方法
JP4993068B2 (ja) * 2006-08-21 2012-08-08 富士電機株式会社 絶縁膜形成方法
JP6141705B2 (ja) * 2013-07-03 2017-06-07 日本特殊陶業株式会社 部品内蔵配線基板及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04119655A (ja) * 1990-09-10 1992-04-21 Ibiden Co Ltd プリント配線板
JPH05299535A (ja) * 1992-04-23 1993-11-12 Matsushita Electric Works Ltd 半導体装置
JPH0742164A (ja) * 1993-07-30 1995-02-10 Suupaa Tool:Kk 建柱施工方法およびその柱底支持装置
JPH1065047A (ja) 1996-08-20 1998-03-06 Tokuyama Corp 半導体素子搭載用パッケージの製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4991285A (en) * 1989-11-17 1991-02-12 Rockwell International Corporation Method of fabricating multi-layer board
JPH0783179B2 (ja) 1989-12-14 1995-09-06 日本電気株式会社 多層印刷配線板の製造方法
US5057486A (en) 1990-03-05 1991-10-15 General Electric Company Synthesis of bi-pb-ca-sr-cu-o oriented polycrystal superconductor
JP3378033B2 (ja) 1992-08-11 2003-02-17 三井金属鉱業株式会社 黄銅用化学研磨液
US5600103A (en) * 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
JP2591152Y2 (ja) * 1993-12-24 1999-02-24 富士通テン株式会社 電子部品実装回路基板
JP3750140B2 (ja) 1994-05-10 2006-03-01 日立化成工業株式会社 配線板の製造法
JPH1022636A (ja) 1996-07-04 1998-01-23 Oki Electric Ind Co Ltd ビルドアップ型多層プリント配線板の製造方法
JPH11261198A (ja) 1998-03-11 1999-09-24 Dainippon Printing Co Ltd 転写用原版を用いた配線基板の製造方法と転写用原版、および該転写用原版の製造方法
JP2000269642A (ja) 1999-03-15 2000-09-29 Sony Corp 多層配線板とその製造方法
JP2000286554A (ja) 1999-03-29 2000-10-13 Yamaichi Electronics Co Ltd 多層配線基板およびその製造方法
JP2001118883A (ja) 1999-10-18 2001-04-27 Matsushita Electric Ind Co Ltd 回路基板、電子部品及び電子部品装置の実装方法
JP2001177237A (ja) 1999-12-14 2001-06-29 Hitachi Chem Co Ltd 層間接続に導電性突起を用いたプリント配線板の製造方法、それを用いた多層プリント配線板及びそれにより得られたプリント配線板、多層プリント配線板
JP3844954B2 (ja) 2000-10-27 2006-11-15 積水化学工業株式会社 金属箔付フィルムの製造方法
JP4863032B2 (ja) 2000-11-02 2012-01-25 日立化成工業株式会社 薄板状物品の加工方法とその加工方法を用いた接続基板の製造方法と接続基板と多層配線板の製造方法と多層配線板と半導体パッケージ用基板の製造方法と半導体パッケージ用基板と半導体パッケージの製造方法と半導体パッケージ
JP2002368369A (ja) 2001-06-06 2002-12-20 Yamaichi Electronics Co Ltd フレキシブルプリント配線板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04119655A (ja) * 1990-09-10 1992-04-21 Ibiden Co Ltd プリント配線板
JPH05299535A (ja) * 1992-04-23 1993-11-12 Matsushita Electric Works Ltd 半導体装置
JPH0742164A (ja) * 1993-07-30 1995-02-10 Suupaa Tool:Kk 建柱施工方法およびその柱底支持装置
JPH1065047A (ja) 1996-08-20 1998-03-06 Tokuyama Corp 半導体素子搭載用パッケージの製造方法

Also Published As

Publication number Publication date
US7987590B2 (en) 2011-08-02
TW200425236A (en) 2004-11-16
US20060258057A1 (en) 2006-11-16
TWI324788B (ko) 2010-05-11
CN100534265C (zh) 2009-08-26
JP2004265958A (ja) 2004-09-24
WO2004077905A1 (ja) 2004-09-10
CN1771768A (zh) 2006-05-10
KR20050101565A (ko) 2005-10-24

Similar Documents

Publication Publication Date Title
JP3969192B2 (ja) 多層配線基板の製造方法
JP4291279B2 (ja) 可撓性多層回路基板
JP5082321B2 (ja) 多層プリント配線板及びその製造方法
US8419884B2 (en) Method for manufacturing multilayer wiring substrate
US8153901B2 (en) Method for fabricating multilayer circuit board, circuit plate, and method for fabricating the circuit plate
US10249561B2 (en) Printed wiring board having embedded pads and method for manufacturing the same
KR20150013008A (ko) 회로 기판, 회로 기판의 제조 방법 및 전자 기기
US20190269010A1 (en) Multilayer wiring substrate
US9526168B2 (en) Printed wiring board and method for manufacturing the same
US7328504B2 (en) Method for manufacturing circuit board with built-in electronic components
US10593621B2 (en) Semiconductor device with barrier layer
KR100751731B1 (ko) 전자 부품의 제조 방법 및 베이스 시트
JP2009049444A (ja) 多層回路基板の製造方法
JP4247880B2 (ja) 電子部品の製造方法
JP3933822B2 (ja) プリント配線基板及びその製造方法
JP2005109188A (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法
WO2004052063A1 (ja) 電子部品の製造方法および、電子部品
JP6259054B2 (ja) 配線基板の製造方法
JP6062872B2 (ja) 配線基板
WO2009113602A1 (ja) 樹脂基板の製造方法および樹脂基板
JP2002185143A (ja) プリント配線板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160721

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee