JP2004265958A - 電子部品の製造方法、および基体シート - Google Patents

電子部品の製造方法、および基体シート Download PDF

Info

Publication number
JP2004265958A
JP2004265958A JP2003051225A JP2003051225A JP2004265958A JP 2004265958 A JP2004265958 A JP 2004265958A JP 2003051225 A JP2003051225 A JP 2003051225A JP 2003051225 A JP2003051225 A JP 2003051225A JP 2004265958 A JP2004265958 A JP 2004265958A
Authority
JP
Japan
Prior art keywords
resin
conductor
wiring pattern
protrusion
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003051225A
Other languages
English (en)
Other versions
JP2004265958A5 (ja
Inventor
Masashi Goto
真史 後藤
Kaoru Kawasaki
薫 川崎
Hiroshi Yamamoto
洋 山本
Mutsuko Nakano
睦子 中野
Hajime Kuwajima
一 桑島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2003051225A priority Critical patent/JP2004265958A/ja
Priority to KR1020057015877A priority patent/KR100751731B1/ko
Priority to CNB2004800050240A priority patent/CN100534265C/zh
Priority to US10/546,873 priority patent/US7987590B2/en
Priority to PCT/JP2004/002266 priority patent/WO2004077905A1/ja
Priority to TW093105210A priority patent/TW200425236A/zh
Publication of JP2004265958A publication Critical patent/JP2004265958A/ja
Publication of JP2004265958A5 publication Critical patent/JP2004265958A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/066Transfer laminating of insulating material, e.g. resist as a whole layer, not as a pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189Pressing leads, bumps or a die through an insulating layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49158Manufacturing circuit on or in base with molding of insulated base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Structure Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)

Abstract

【課題】絶縁層の厚みを均一にできるとともに、絶縁層を形成するための樹脂の使用量を最小限度に抑えることができる電子部品の製造方法、および基体シートを提供する。
【解決手段】配線パターンと柱状導体とからなる導体部に対し上方から樹脂を備えた絶縁シートを貼り合わせる。そして前記柱状導体をストッパとした前記絶縁シートへの加圧と加熱によって樹脂にて導体部を覆い前記柱状導体の高さを基準とした一定厚の層を形成する。このような電子部品の製造方法にて、部品形成領域の外方に位置する突起部を設け、これを基体シートとし、この突起部を含む領域内の導体部占有率を指針として層に必要な前記樹脂の量を算出し、当該樹脂の量に応じて前記絶縁シートの厚みを設定するようにした。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、電子部品の製造方法、および基体シートに係り、特に配線パターン等からなる導体部を樹脂にて覆うようにした電子部品の製造方法、および基体シートに関する。
【0002】
【従来の技術】
従来、配線パターンを絶縁層上に形成するとともにこれら配線パターンを厚み方向に積層させ多層構造にした電子部品およびプリント配線基板が知られている。
【0003】
そして同構造を形成するための製造方法が種々提案・開示されている。図5は、電子部品の従来における各層毎の製造方法を示した工程説明図である。
【0004】
同図(1)では、絶縁層1の表面に、レーザを照射し穴あけを行う。そしてレーザ加工によって穴2を形成した後、当該穴2に導電ペーストを充填したり、あるいはめっきによって前記穴2の内側に膜や柱状の導体部を形成するものである。
【0005】
同図(2)においては、あらかじめ形成された絶縁層3の表面にめっきやエッチングによって導体部4を形成する。そしてこれらの工程によって前記導体部4を形成した後は、この導体部4の表面に絶縁樹脂5をスピンコートによって塗布している(例えば、特許文献1参照。)。
【0006】
その他の方法では、基板の配線上に導電ペーストによるバンプを形成した後、層間接続絶縁材と金属層を配置して、プレスによりバンプを成型樹脂内に貫通させ、前記バンプを金属層と導通接続させるものが知られている(例えば、特許文献2参照。)。
【0007】
さらに炭酸ガスレーザ等により貫通孔を形成し、この貫通孔内に、金、銀、銅、アルミニウム等の低抵抗金属の粉末を含有するペーストを充填することによりバイアホール導体を形成するものが開示されている(例えば、特許文献3参照。)。
【0008】
また層間接続用導体ポストの周囲に樹脂を塗布し、表面にエメリーペーパー状の適度な荒れをもつ離型フィルムを介して樹脂をプレスして絶縁層を形成するものが開示されている(例えば、特許文献4参照。)。
【0009】
また保護フィルムとしてPETフィルムが貼付けられたAステージ状態の樹脂層を導電性突起が存在する面に接するよう配置し、ラミネートを行うことによって熱硬化性絶縁樹脂層を形成する。そしてPETフィルムを剥離した後、真空プレスにて導電性突起と配線群とを接触させ、積層体を得るものが開示されている(例えば特許文献5参照。)。
【0010】
さらに転写用原版と配線を転写形成するためのベース基板間に絶縁性樹脂層の膜厚を所定の厚みに維持するためのスペーサーを挟み圧着を行う配線基板の製造方法が開示されている(例えば特許文献6。)。
【0011】
<特許文献1>
特開平10−22636号公報([0010])
【0012】
<特許文献2>
特開2002−137328号公報([0005])
【0013】
<特許文献3>
特開2002−134881号公報([0037])
【0014】
<特許文献4>
特公平6−57455号公報([請求項1])
【0015】
<特許文献5>
特開2001−177237号公報([0021]および[0022])
【0016】
<特許文献6>
特開平11−261198号公報([請求項1])
【0017】
【発明が解決しようとする課題】
ところで多層構造を備えた電子部品では、更なる高密度化および高機能化を達成する目的から、前記電子部品の内部に素子等を組み込むことも検討されている。ここで積層方向に重なる配線パターンの間に受動部品などの素子を形成しようとすると、前記配線パターン間の距離が前記素子の特性を決定する重要な要素になる。このため素子の特性安定の目的から、前記配線パターン間の距離、すなわち前記電子部品の各層における厚みを確実に制御することができる電子部品の製造方法が望まれていた。
【0018】
しかし上述した図5(1)における製造方法では、絶縁層1にレーザ加工にて穴あけを行い、穴2の内側に単に導体部を形成するだけであり、層全体の厚みを管理するものではなかった。
【0019】
また同図(2)における製造方法では、スピンコートにより樹脂を塗布し導体部を覆うように絶縁樹脂層を形成するが、導体部4の有無によって前記絶縁樹脂の表面にうねりが生じてしまい、層全体の厚みを均一に設定することが困難であった。
【0020】
また基板の配線上に導電ペーストによるバンプを形成した後、プレスによりバンプを成型樹脂内に貫通させる方法においても、層全体の厚みを制御する方法は開示されていなかった。さらに特開2002−134881号公報においても、ペーストの充填によってバイアホール導体を形成するだけであり、層全体の厚みを制御するものではなかった。
【0021】
特公平6−57455号公報においては、プレス工程を終了させた後、離型フィルムを絶縁層の表面から離反させる必要があるが、この離反作業によって、絶縁層の表面に外力が作用し、絶縁層の表面に変形等が生じてしまうおそれがあった。そして同図(2)と同様、樹脂を塗布し導体部を覆うことから、絶縁樹脂の表面にうねりが生じてしまい、層全体の厚みを均一に設定することが困難になるおそれがあった。
【0022】
また特開2001−177237号公報も上記公報と同様、PETフィルムを剥離するので熱硬化性絶縁樹脂層に外力が作用し、当該熱硬化性絶縁樹脂層の表面に変形等が生じてしまうおそれがあった。このため層全体の厚みを均一に設定することが困難になるおそれがあった。
【0023】
なお特開平11−261198号公報に示すように、スペーサを挟み込むことで厚みを設定する方法では、厚みの設定は可能であるもののあらかじめ決められた位置で導体部により層間接続を行うことが困難であった。
【0024】
ところでこのような製造方法では一般的に製造コスト低減を図る見地から、使用する材料の削減、すなわち絶縁層に用いる樹脂の余剰分を減らすことが望まれていた。
【0025】
本発明は、上記従来の問題点に着目し、絶縁層の厚みを均一にできるとともに、絶縁層を形成するための樹脂の使用量を最小限度に抑えることができる電子部品の製造方法、および基体シートを提供することを目的とする。
【0026】
【課題を解決するための手段】
本発明は、電子部品を形成する領域、すなわち部品形成領域の外方に樹脂の流れ止め作用をなす突起部を設けるようにすれば、絶縁層を形成するための樹脂が外方に流れ出るのを防止することができ、必要最小限の樹脂量で絶縁層を形成することができるという知見に基づいてなされたものである。
【0027】
すなわち本発明に係る電子部品の製造方法は、配線パターンに対し上方から樹脂を備えた絶縁シートを貼り合わせ、当該絶縁シートへの加圧と加熱により前記樹脂にて前記配線パターンを覆い、一定厚の層を形成する電子部品の製造方法であって、部品形成領域の外方に位置する突起部を設けるとともに、この突起部を含んだ領域内の前記配線パターンと前記突起部の占有体積を指針として前記層の形成に必要な前記樹脂の量を算出し、当該樹脂の量に応じて前記絶縁シートの厚みを設定する手順とした。なお前記突起部は、前記配線パターンと同一工程で形成されることが望ましい。
【0028】
さらに具体的な本発明に係る電子部品の製造方法は、配線パターンと柱状導体とからなる導体部に対し上方から樹脂を備えた絶縁シートを貼り合わせ、前記柱状導体をストッパとした前記絶縁シートへの加圧と加熱により前記樹脂にて前記導体部を覆い、前記柱状導体の高さを基準とした一定厚の層を形成する電子部品の製造方法であって、部品形成領域の外方に位置する突起部を設けるとともに、この突起部を含んだ領域内の前記導体部と前記突起部の占有体積を指針として前記層の形成に必要な前記樹脂の量を算出し、当該樹脂の量に応じて前記絶縁シートの厚みを設定する手順とした。なお前記突起部を構成するダミーパターンと柱状構造物は、前記導体部を構成する前記配線パターンと前記柱状導体と同一工程で形成されることが望ましい。
また本発明に係る基体シートは、基体シート表面に部品形成領域を設定し、当該部品形成領域内に導体部を形成するとともに、前記部品形成領域の外方に前記導体部の覆いをなす絶縁用樹脂の流動抵抗を増大させる突起部を形成するよう構成した。
【0029】
さらに具体的な本発明に係る基体シートは、基体シート表面に部品形成領域を設定し、当該部品形成領域内に配線パターンと層間接続をなす柱状導体とからなる導体部を形成するとともに、前記部品形成領域の外方に前記導体部の覆いをなす絶縁用樹脂の流動抵抗を増大させる突起部を形成するよう構成した。そして前記突起部は、前記導体部と同一形態からなることが望ましく、さらに前記部品形成領域から複数の部品が形成されることが望ましい。
【0030】
上記構成によれば、配線パターンを基体シート上に形成した後、絶縁シートを前記配線パターンの上方より貼り合わせる。そして絶縁シートを貼り合わせた後、当該絶縁シートの背面側に位置する加圧板の温度を上昇させることで絶縁シートへの加熱を行う。そして前記加圧板によって加熱を行いつつ加圧を行えば、導体部は絶縁シートにおける樹脂の内部へと入り込んでいく。そしてこの加圧と加熱の継続により絶縁シートの内部に、柱状導体が取り込まれた後、任意の位置で加圧を停止させれば、加圧停止位置に依存した一定の層厚を確保することが可能になる。
【0031】
あるいは他の具体的な構成によれば、配線パターンと柱状導体とからなる導体部を形成し基体シートの形態とした後、絶縁シートをこれら配線パターンと柱状導体の上方より貼り合わせる。そして絶縁シートを貼り合わせた後、当該絶縁シートの背面側に位置する加圧板の温度を上昇させることで絶縁シートへの加熱を行う。そして前記加圧板によって加熱を行いつつ加圧を行えば、導体部は絶縁シートにおける樹脂の内部へと入り込んでいく。そしてこの加圧と加熱の継続により絶縁シートの内部に、柱状導体が取り込まれていくと、当該柱状導体の頭部が絶縁シートの加圧側に接触する。このように柱状導体の頭部が絶縁シートの加圧側と接触した位置で絶縁シートの加圧と加熱を停止させれば、柱状導体がストッパの役割をなし、絶縁シート(すなわち絶縁層)の厚みは柱状導体の高さに倣い一定の層厚を確保することができるのである。
【0032】
ところで上述した絶縁シートにおける樹脂は加熱によって流動性を有するようになるので、絶縁シートの加圧と加熱によって前記樹脂は配線パターンや柱状導体周囲の段差や隙間を埋めるとともに、電子部品が形成される領域、すなわち部品形成領域の外方へと拡散しようとする。ところが前記部品形成領域の外方には突起部が形成されており、樹脂が突起部に差し掛かると前記樹脂の流動抵抗が増大するので、(加圧および加熱時における)突起部を境界とした樹脂の外方への移動量を低減させることができる。
【0033】
このため突起部を含んだ領域内の前記導体部と前記突起部の占有体積をまず算出し、この値を指針として前記導体部を覆い新たな層を形成するだけの樹脂量を計算する。そしてこの樹脂量を基に絶縁シートの厚みを決定すれば、突起部を含んだ領域から樹脂が大量に流出するのを防止することができ、最小限の樹脂量でこの突起部を含んだ領域を覆うことができる。このような手順を用いるようにすれば、導体部の周囲の余剰部分を最小限に留めることが可能になり、樹脂の使用量の低減化を達成することができる。また上記作用以外にも、適切な樹脂量を設定することが可能になるので、加圧時に樹脂が余ることによって発生する樹脂の偏りを無くすることができるようになったり、あるいは樹脂不足によって発生する層間剥離が生じるのを防止することができる。
【0034】
なお前記突起部を導体部と同一工程で形成すれば、導体部と突起部を別途形成する必要が無く製造工程を省略させることができる。さらに突起部と、柱状導体とが同一高さを有するので絶縁シートを加熱しながら加圧を行った際、突起部と柱状導体との間で傾きが生じず均一な層を形成することが可能になる。そして複数の電子部品が形成されるように部品形成領域を多数個取りの形態にすれば、樹脂量の使用量を抑えるとともに、均一な層厚を備えた電子部品を大量に製造することができる。
【0035】
【発明の実施の形態】
以下に本発明に係る電子部品の製造方法、および基体シートについて好適な具体的実施の形態を図面を参照して詳細に説明する。
【0036】
図1は、本実施の形態に係る基体シートの形態を示す説明図であり、同図(1)は平面図を示し、同図(2)は同図(1)における略AA‘断面図を示す。これらの図に示すように、本実施の形態に係る基体シート10では、その表面12に配線パターン14と、層間接続部となる柱状導体16(いわゆるポスト)が形成されており、これら配線パターン14と柱状導体16とで導体部18を構成するようにしている。
【0037】
ところで基体シート10では、その中央部分に部品形成領域20が設定されており、上述した導体部18は前記部品形成領域20内に複数配置され、電子部品の多数個取りを達成するようにしている。
【0038】
また基体シート10では、部品形成領域20の外方に突起部22が形成され前記部品形成領域20を取り囲むようにしており、前記突起部22は、電子部品の製造に寄与しないダミーパターン24と、柱状構造物26とから構成されている。なお前記ダミーパターン24と配線パターン14、および柱状構造物26と柱状導体16とは、同一材質且つ同一の厚みからなり、これらは同一の工程によって形成される。
【0039】
なお本実施の形態では、前記ダミーパターン24と配線パターン14、および柱状構造物26と柱状導体16とは、同一材質且つ同一の厚みであることとしたが、この形態に限定されることもなく、異種材質であったり、あるいは異なる厚みに設定してもよい。
【0040】
このような基体シート10の形成手順、および同基体シート10を用いて電子部品を製造する手順について以下に説明を行う。
【0041】
図2は、基体シートを形成する手順を示した工程説明図であり、図中左側は部品形成領域における導体部の製造プロセスを示し、図中右側は前記導体部と同過程で形成される突起部側を示す。
【0042】
同図(1)に示すように、まず基体シート10を形成するためには、表面12にめっき工法に使用するための給電膜を形成する(図示せず)。そして前記給電膜の形成後は、レジストとなるドライフィルムの貼り合わせや、前記レジストへの露光や、めっき工程等によって表面12上に配線パターン14と、ダミーパターン24を形成する。この配線パターン14とダミーパターン24とを形成した状態を同図(2)に示す。そしてこれらパターンを形成した後は、同様にドライフィルムの貼り合わせ、当該ドライフィルムへの露光、めっき工程等を行い前記配線パターン14およびダミーパターン24の上方に柱状導体16と柱状構造物26とを形成すればよい。これら柱状導体16、26を形成した状態を同図(3)に示す。
【0043】
なお本実施の形態では、配線パターン14の上方に柱状導体16を形成する旨の説明を行ったがこれに限定されることもなく、配線パターン14を形成せずに直に柱状導体16を形成したり、ダミーパターン24を形成せず直に柱状構造物26を形成するようにしてもよい。
【0044】
このような製造プロセスを用いれば、導体部18と突起部22とを別々に形成する必要が無くなり、製造工程の削減を達成することができるとともに、柱状導体16と柱状構造物26との高さを揃えることが可能になり、基体シート10の表面12に形成される層厚みをより均一にすることができる。なお本実施の形態では、基体シート10の表面12より下層側は図示しないが、配線パターン14が複数積層されこれら複数の配線パターン14の間を柱状導体16が層間接続するような形態であってもよい。
【0045】
そして導体部18と突起部22とを形成した後は、図3(1)に示すように、基体シート10の上方から熱可塑性絶縁シートやBステージ状態の熱硬化性絶縁シートとなる樹脂28付き銅箔30を図中、矢印32の方向に沿って降下させる。なお、前記樹脂28は熱可塑性樹脂であるポリオレフィン、フッ素系樹脂、液晶ポリマー、ポリエーテルケトン、ポリフェニレンサルファイドや、熱硬化性樹脂である不飽和ポリエステル樹脂、ポリイミド樹脂、エポキシ系樹脂、ビスマレイミドトリアジン樹脂、フェノール樹脂、ポリフェンレンオキサイド、ポリビニルベンジルエーテルなどの化合物を用いることが望ましい。
【0046】
なおこれら樹脂28には、流動性等の特性を調整する目的から、フィラーを適宜含ませるようにしてもよい。
【0047】
ここでBステージ基体シートとは、熱硬化性樹脂の硬化を中間段階でストップさせたもので、さらに加熱すると一度溶融し、完全に硬化に至るものである。なお加熱温度は、樹脂の溶融点や軟化点以上にすることがより望ましい。さらに銅箔30において樹脂28が形成される反対側には、図示しないが樹脂28付き銅箔30を押圧するための加圧手段が設けられており、さらに減圧環境下で基体シート10に対し樹脂28付き銅箔30を加熱しながら押付可能にしている(いわゆる真空下での熱プレスを行う)。
【0048】
なお樹脂28付き銅箔30は、基体シート10において少なくとも突起部22を含むだけの領域を覆うだけの面積に設定される。そして前記樹脂28の使用量を最小限に抑えて製造コストを低減させる見地から、樹脂28の厚みは以下の過程を経て設定される。
【0049】
図4は、樹脂厚みを設定するためのフローチャートである。
【0050】
同図に示すように銅箔30に付けられる樹脂28の厚みを設定するには、まず基体シート10において突起部22を含む領域内で、導体部18と突起部22とが占有する体積を算出する(ステップ100)。そしてこの体積値の値を指針として、前記導体部18を覆うだけの樹脂量を算出する(ステップ110)。このように導体部占有率を基に樹脂量を算出した後は、各構成要素のバラツキを加味し算出した樹脂量に対して補正を行い(ステップ120)、その後、補正した樹脂量を基に銅箔30に付けられる樹脂28の厚みを設定すればよい(ステップ130)。
【0051】
なお樹脂28の厚みが異なる樹脂28付き銅箔30をあらかじめ複数用意しておき、特定の基体シート10に対し最適な仕様を適宜選択するようにすれば、樹脂28の余剰部分を削除することができるとともに、製造効率を向上させることが可能になる。
【0052】
このような計算を経て樹脂28の厚みを設定した後、図3(1)の状態から樹脂28付き銅箔30を矢印32の方向に沿って降下させていくと、樹脂28付き銅箔30が柱状導体16と柱状構造物26とに接触し始める。そして同図(2)に示すように、前記降下が進行すると柱状導体16に押圧された樹脂28が矢印34の方向へと移動し、前記柱状導体16が樹脂28の内部へと入り込んでいく。ところで樹脂28は、上記動作によって矢印34の方向、すなわち部品形成領域20の外方に広がろうとするが、前記部品形成領域20の外方には突起部22が形成されているので、当該突起部22を通過しようとする樹脂28の流動抵抗が増大する。このため外方に移動しようとする樹脂28は突起部22によってせき止められる状態となり、前記樹脂28は突起部22を含む領域にその殆どが留まることになる。これにより突起部22を含む領域では、樹脂28の厚みを一定にすることが可能になる。
【0053】
発明者は、本発明の効果を検証するために種々の比較検討を行った。
【0054】
同図(3)は、部品形成領域20の外方から突起部22を除去したものであるが、このような形態では樹脂28に凹み36が生じてしまい、図中に示される部品形成領域に一定厚の樹脂28を形成することが困難になることが解る。
【0055】
そして柱状導体16と柱状構造物26とが銅箔30に接触すると、これら柱状導体がストッパの役割を果たし加熱手段を備えた加圧手段からの押圧力を受け止め、当該加圧手段の降下を停止させる。ここで加圧手段は降下が停止すると、これを検知して銅箔30が前記柱状導体に接触したものと判断し降下動作を終了させ、樹脂28が硬化するまで加熱を行いながらこれら柱状導体の頂上と銅箔30とが接触した状態を保持する。そして樹脂28が硬化した後は、加圧手段を上方へと待避させ、さらにその後、化学反応となるエッチングにより樹脂28から銅箔30を除去すればよい。
【0056】
ところで部品形成領域20の外方に樹脂28の流動抵抗を増すための突起部22を形成すれば、前記樹脂28が外方に流れ出る量を抑えることができ、余剰樹脂量を低減させることができる。また樹脂の拡散領域を抑えるようにしたので、電子部品を製造するための装置等を小型にすることが可能になり、設備の専有面積を縮小させることができる。
【0057】
ところで本実施の形態では、導体部を配線パターンと柱状導体とで構成したものを例として説明を行ったが、この形態に限定されることもなく、例えば基体シートの表面に柱状導体を形成せず、配線パターンと突起部だけを形成し、当該突起部を含む領域の占有体積から、必要な膜厚を得るだけの樹脂厚を算出し、この厚みを絶縁シートに適用してもよいことはいうまでもない。さらに上述した突起部は、本実施の形態において1列として説明を行ったが、この配列に限定されることもなく、例えば製造条件およびその他の条件に応じて複数列にしてもよい。
【0058】
【発明の効果】
以上説明したように本発明によれば、配線パターンに対し上方から樹脂を備えた絶縁シートを貼り合わせ、当該絶縁シートへの加圧と加熱により前記樹脂にて前記配線パターンを覆い、一定厚の層を形成する電子部品の製造方法であって、部品形成領域の外方に位置する突起部を設けるとともに、この突起部を含んだ領域内の前記配線パターンと前記突起部の占有体積を指針として前記層の形成に必要な前記樹脂の量を算出し、当該樹脂の量に応じて前記絶縁シートの厚みを設定するようにしたり、
さらに具体的には、配線パターンと柱状導体とからなる導体部に対し上方から樹脂を備えた絶縁シートを貼り合わせ、前記柱状導体をストッパとした前記絶縁シートへの加圧と加熱により前記樹脂にて前記導体部を覆い、前記柱状導体の高さを基準とした一定厚の層を形成する電子部品の製造方法であって、部品形成領域の外方に位置する突起部を設けるとともに、この突起部を含んだ領域内の前記導体部と前記突起部の占有体積を指針として前記層の形成に必要な前記樹脂の量を算出し、当該樹脂の量に応じて前記絶縁シートの厚みを設定するようにしたことから、絶縁層の厚みを均一にできるとともに、絶縁層を形成するための樹脂の使用量を最小限度に抑えることができる。
【図面の簡単な説明】
【図1】本実施の形態に係る基体シートの形態を示す説明図であり、同図(1)は平面図を示し、同図(2)は同図(1)における略AA‘断面図を示す。
【図2】基体シートを形成する手順を示した工程説明図である。
【図3】本実施の形態に係る電子部品の製造方法の手順を示す説明図である。
【図4】樹脂厚みを設定するためのフローチャートである。
【図5】電子部品の従来における各層毎の製造方法を示した工程説明図である。
【符号の説明】
1………絶縁層
2………穴
3………絶縁層
4………導体部
5………絶縁樹脂
10………基体シート
12………表面
14………配線パターン
16………柱状導体
18………導体部
20………部品形成領域
22………突起部
24………ダミーパターン
26………柱状構造物
28………樹脂
30………銅箔
32………矢印
34………矢印
36………凹み

Claims (8)

  1. 配線パターンに対し上方から樹脂を備えた絶縁シートを貼り合わせ、当該絶縁シートへの加圧と加熱により前記樹脂にて前記配線パターンを覆い、一定厚の層を形成する電子部品の製造方法であって、部品形成領域の外方に位置する突起部を設けるとともに、この突起部を含んだ領域内の前記配線パターンと前記突起部の占有体積を指針として前記層の形成に必要な前記樹脂の量を算出し、当該樹脂の量に応じて前記絶縁シートの厚みを設定するようにしたことを特徴とする電子部品の製造方法。
  2. 前記突起部は、前記配線パターンと同一工程で形成されることを特徴とする請求項1に記載の電子部品の製造方法。
  3. 配線パターンと柱状導体とからなる導体部に対し上方から樹脂を備えた絶縁シートを貼り合わせ、前記柱状導体をストッパとした前記絶縁シートへの加圧と加熱により前記樹脂にて前記導体部を覆い、前記柱状導体の高さを基準とした一定厚の層を形成する電子部品の製造方法であって、部品形成領域の外方に位置する突起部を設けるとともに、この突起部を含んだ領域内の前記導体部と前記突起部の占有体積を指針として前記層の形成に必要な前記樹脂の量を算出し、当該樹脂の量に応じて前記絶縁シートの厚みを設定するようにしたことを特徴とする電子部品の製造方法。
  4. 前記突起部を構成するダミーパターンと柱状構造物は、前記導体部を構成する前記配線パターンと前記柱状導体と同一工程で形成されることを特徴とする請求項3に記載の電子部品の製造方法。
  5. 基体シート表面に部品形成領域を設定し、当該部品形成領域内に導体部を形成するとともに、前記部品形成領域の外方に前記導体部の覆いをなす絶縁用樹脂の流動抵抗を増大させる突起部を形成したことを特徴とする基体シート。
  6. 基体シート表面に部品形成領域を設定し、当該部品形成領域内に配線パターンと層間接続をなす柱状導体とからなる導体部を形成するとともに、前記部品形成領域の外方に前記導体部の覆いをなす絶縁用樹脂の流動抵抗を増大させる突起部を形成したことを特徴とする基体シート。
  7. 前記突起部は、前記導体部と同一形態からなることを特徴とする請求項5または請求項6に記載の基体シート。
  8. 前記部品形成領域から複数の部品が形成されることを特徴とする請求項5または請求項6に記載の基体シート。
JP2003051225A 2003-02-27 2003-02-27 電子部品の製造方法、および基体シート Pending JP2004265958A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003051225A JP2004265958A (ja) 2003-02-27 2003-02-27 電子部品の製造方法、および基体シート
KR1020057015877A KR100751731B1 (ko) 2003-02-27 2004-02-26 전자 부품의 제조 방법 및 베이스 시트
CNB2004800050240A CN100534265C (zh) 2003-02-27 2004-02-26 电子部件的制造方法
US10/546,873 US7987590B2 (en) 2003-02-27 2004-02-26 Method for manufacturing an electronic part
PCT/JP2004/002266 WO2004077905A1 (ja) 2003-02-27 2004-02-26 電子部品の製造方法、および基体シート
TW093105210A TW200425236A (en) 2003-02-27 2004-02-27 Manufacturing method for electronic parts, and the substrate sheet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003051225A JP2004265958A (ja) 2003-02-27 2003-02-27 電子部品の製造方法、および基体シート

Publications (2)

Publication Number Publication Date
JP2004265958A true JP2004265958A (ja) 2004-09-24
JP2004265958A5 JP2004265958A5 (ja) 2005-12-15

Family

ID=32923362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003051225A Pending JP2004265958A (ja) 2003-02-27 2003-02-27 電子部品の製造方法、および基体シート

Country Status (6)

Country Link
US (1) US7987590B2 (ja)
JP (1) JP2004265958A (ja)
KR (1) KR100751731B1 (ja)
CN (1) CN100534265C (ja)
TW (1) TW200425236A (ja)
WO (1) WO2004077905A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165131A (ja) * 2004-12-03 2006-06-22 Sony Chem Corp 多層配線基板の製造方法
JP2007103587A (ja) * 2005-10-03 2007-04-19 Nitto Denko Corp 配線回路基板およびその製造方法
JP2008047786A (ja) * 2006-08-21 2008-02-28 Fuji Electric Device Technology Co Ltd 絶縁膜形成方法
JP2015015317A (ja) * 2013-07-03 2015-01-22 日本特殊陶業株式会社 部品内蔵配線基板及びその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4991285A (en) * 1989-11-17 1991-02-12 Rockwell International Corporation Method of fabricating multi-layer board
JPH0783179B2 (ja) 1989-12-14 1995-09-06 日本電気株式会社 多層印刷配線板の製造方法
US5057486A (en) 1990-03-05 1991-10-15 General Electric Company Synthesis of bi-pb-ca-sr-cu-o oriented polycrystal superconductor
JPH04119655A (ja) 1990-09-10 1992-04-21 Ibiden Co Ltd プリント配線板
JPH05299535A (ja) 1992-04-23 1993-11-12 Matsushita Electric Works Ltd 半導体装置
JP3378033B2 (ja) 1992-08-11 2003-02-17 三井金属鉱業株式会社 黄銅用化学研磨液
US5600103A (en) * 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
JP3255253B2 (ja) * 1993-07-30 2002-02-12 旭化成株式会社 建柱施工方法およびその柱底支持装置
JP2591152Y2 (ja) * 1993-12-24 1999-02-24 富士通テン株式会社 電子部品実装回路基板
JP3750140B2 (ja) 1994-05-10 2006-03-01 日立化成工業株式会社 配線板の製造法
JPH1022636A (ja) 1996-07-04 1998-01-23 Oki Electric Ind Co Ltd ビルドアップ型多層プリント配線板の製造方法
JPH1065047A (ja) 1996-08-20 1998-03-06 Tokuyama Corp 半導体素子搭載用パッケージの製造方法
JPH11261198A (ja) 1998-03-11 1999-09-24 Dainippon Printing Co Ltd 転写用原版を用いた配線基板の製造方法と転写用原版、および該転写用原版の製造方法
JP2000269642A (ja) 1999-03-15 2000-09-29 Sony Corp 多層配線板とその製造方法
JP2000286554A (ja) 1999-03-29 2000-10-13 Yamaichi Electronics Co Ltd 多層配線基板およびその製造方法
JP2001118883A (ja) 1999-10-18 2001-04-27 Matsushita Electric Ind Co Ltd 回路基板、電子部品及び電子部品装置の実装方法
JP2001177237A (ja) 1999-12-14 2001-06-29 Hitachi Chem Co Ltd 層間接続に導電性突起を用いたプリント配線板の製造方法、それを用いた多層プリント配線板及びそれにより得られたプリント配線板、多層プリント配線板
JP3844954B2 (ja) 2000-10-27 2006-11-15 積水化学工業株式会社 金属箔付フィルムの製造方法
JP4863032B2 (ja) 2000-11-02 2012-01-25 日立化成工業株式会社 薄板状物品の加工方法とその加工方法を用いた接続基板の製造方法と接続基板と多層配線板の製造方法と多層配線板と半導体パッケージ用基板の製造方法と半導体パッケージ用基板と半導体パッケージの製造方法と半導体パッケージ
JP2002368369A (ja) 2001-06-06 2002-12-20 Yamaichi Electronics Co Ltd フレキシブルプリント配線板及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165131A (ja) * 2004-12-03 2006-06-22 Sony Chem Corp 多層配線基板の製造方法
JP2007103587A (ja) * 2005-10-03 2007-04-19 Nitto Denko Corp 配線回路基板およびその製造方法
JP2008047786A (ja) * 2006-08-21 2008-02-28 Fuji Electric Device Technology Co Ltd 絶縁膜形成方法
JP2015015317A (ja) * 2013-07-03 2015-01-22 日本特殊陶業株式会社 部品内蔵配線基板及びその製造方法

Also Published As

Publication number Publication date
TW200425236A (en) 2004-11-16
TWI324788B (ja) 2010-05-11
KR20050101565A (ko) 2005-10-24
US7987590B2 (en) 2011-08-02
CN1771768A (zh) 2006-05-10
CN100534265C (zh) 2009-08-26
WO2004077905A1 (ja) 2004-09-10
US20060258057A1 (en) 2006-11-16
KR100751731B1 (ko) 2007-08-24

Similar Documents

Publication Publication Date Title
US8946906B2 (en) Multilayer wiring substrate and method of manufacturing the same
TWI501714B (zh) 多層印刷配線板及其製造方法
US8419884B2 (en) Method for manufacturing multilayer wiring substrate
US10249561B2 (en) Printed wiring board having embedded pads and method for manufacturing the same
US20060166490A1 (en) Forming buried via hole substrates
US20080121416A1 (en) Multilayer Printed Wiring Board And Manufacturing Method For Same
US20110001245A1 (en) Semiconductor device including sealing film for encapsulating semiconductor chip and projection electrodes and manufacturing method thereof
KR101868680B1 (ko) 회로 기판, 회로 기판의 제조 방법 및 전자 기기
US7936061B2 (en) Semiconductor device and method of manufacturing the same
JP2007266196A (ja) 多層プリント配線板及びその製造方法
WO2004016054A1 (ja) 配線基板および配線基板の接続構造
JP2003017859A (ja) プリント基板の製造方法およびその製造方法によって形成されるプリント基板
US20190327830A1 (en) Printed wiring board and method for manufacturing the same
JP4694007B2 (ja) 三次元実装パッケージの製造方法
US7205485B2 (en) Printed circuit board and method for fabricating the same
JP2004265958A (ja) 電子部品の製造方法、および基体シート
JP4247880B2 (ja) 電子部品の製造方法
JP2002246745A (ja) 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材
JP2008235640A (ja) 回路基板と回路基板の製造方法
JP2005109188A (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法
JP2004259961A (ja) 配線基板の製造方法
TWI242401B (en) Electronic part producing method and electronic part
TWI535350B (zh) 印刷電路板及其製造方法
WO2009113602A1 (ja) 樹脂基板の製造方法および樹脂基板
JP2004221433A (ja) 回路基板および多層配線回路基板の層間接続方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051027

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070717

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071217

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080618

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080811

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080826

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080901

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20081024

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100202