JP2004221433A - 回路基板および多層配線回路基板の層間接続方法 - Google Patents
回路基板および多層配線回路基板の層間接続方法 Download PDFInfo
- Publication number
- JP2004221433A JP2004221433A JP2003008834A JP2003008834A JP2004221433A JP 2004221433 A JP2004221433 A JP 2004221433A JP 2003008834 A JP2003008834 A JP 2003008834A JP 2003008834 A JP2003008834 A JP 2003008834A JP 2004221433 A JP2004221433 A JP 2004221433A
- Authority
- JP
- Japan
- Prior art keywords
- conductive paste
- insulating layer
- hole
- circuit board
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【課題】導電性ペーストと絶縁層または回路層との界面に生じようとする歪を吸収することで、導電性ペースト中のフィラーどうし間、および、フィラーと回路層との接触部分に生じる応力を減少させて電気的接続の信頼性を向上する。
【解決手段】回路基板(1)は、絶縁層(2)に形成した貫通孔(5)を挟んで絶縁層(2)の両面に配置される導体(8)(9)を、貫通孔(5)内に充填して硬化させた導電性ペースト(7)を介して相互に電気的に接続する。貫通孔(5)内には、絶縁層(2)、導体(8)(9)および硬化後の導電性ペースト(7)に比べてヤング率の小さい材料からなるコア部材(6)を設けてある。
【選択図】 図2
【解決手段】回路基板(1)は、絶縁層(2)に形成した貫通孔(5)を挟んで絶縁層(2)の両面に配置される導体(8)(9)を、貫通孔(5)内に充填して硬化させた導電性ペースト(7)を介して相互に電気的に接続する。貫通孔(5)内には、絶縁層(2)、導体(8)(9)および硬化後の導電性ペースト(7)に比べてヤング率の小さい材料からなるコア部材(6)を設けてある。
【選択図】 図2
Description
【0001】
【発明の属する技術分野】
この発明は、例えば多層配線構造のプリント基板すなわち多層配線回路基板を構成するのに利用可能な回路基板と、多層配線回路基板の層間接続方法に関するものである。
【0002】
【従来の技術】
一般に、多層配線回路基板の隣接する回路層間の接続を導電性樹脂を用いて行うペーストIVH(Interstitial Via Hole)は、従来のメッキ法(PTH、LVH)に比べて、低コストでかつ短納期で多層配線回路基板が製造できるうえ、ビア・オン・ビア(Via on Via)、パッド・オン・ビア(Pad on Via)構造を可能とし、配線および実装の高密度化におおいに寄与している。
【0003】
図12に、ペーストIVHを用いた多層配線回路基板220の製造プロセスの一例を示す。図12に示すように、絶縁層222の片面に回路層223を備える積層板221の絶縁層222に回路層223を底面とする穴(IVH)225をあけ、この穴(IVH)225に導電性ペースト227を充填し、この穴どうしが上下に重なり合うように複数枚の積層板221を積層してプレスしながら加熱処理することで、各積層板221の導電性ペースト227を介して回路層223、223、…間の導通をとるものである。
【0004】
【特許文献1】
特開2002−237677号公報
【0005】
【特許文献2】
特開平7−147464号公報
【0006】
【発明が解決しようとする課題】
しかしながら、このような多層配線回路基板220は、穴(IVH)225に充填して硬化させた導電性ペースト227と絶縁層222および回路層223との熱膨張係数が違うことから、製造プロセスや機器に搭載後の使用環境など温度条件の変動によって、導電性ペースト227と絶縁層222または回路層223との界面に歪が生じることが避けられない。そして、このような歪が生じると、導電性ペースト227中のフィラーどうしが分離したり、フィラーと回路層223との接触部分がずれたりすることで、電気的接続が不安定になるため、回路層223、223、…間の導通の信頼性が乏しいという問題があった。
【0007】
この発明の課題は、上記従来のもののもつ問題点を排除して、導電性ペーストと絶縁層または回路層との界面に生じようとする歪を吸収することで、導電性ペースト中のフィラーどうし間、および、フィラーと回路層との接触部分に生じる応力を減少させて電気的接続の信頼性を向上することのできる回路基板および多層配線回路基板の層間接続方法を提供することにある。
【0008】
【課題を解決するための手段】
この発明は上記課題を解決するものであって、請求項1に係る発明は、絶縁層に形成した貫通孔を挟んで当該絶縁層の両面に配置される導体を、前記貫通孔内に充填して硬化させた導電性ペーストを介して相互に電気的に接続する回路基板において、前記貫通孔内に、前記絶縁層、導体および硬化後の導電性ペーストに比べてヤング率の小さい材料からなるコア部材を設けた回路基板である。
【0009】
請求項2に係る発明は、片面に回路層を備える絶縁層に当該回路層の導体に接する貫通孔を形成して導電性ペーストを充填し、前記貫通孔の開放端に別の導体を重ねて前記導電性ペーストを硬化させることで当該導電性ペーストを介して前記両導体を電気的に接続する回路基板において、前記貫通孔内に、前記絶縁層、導体および硬化後の導電性ペーストに比べてヤング率の小さい材料からなる任意形状のコア部材を適宜個数設けた回路基板である。
【0010】
請求項3に係る発明は、絶縁層の片面に回路層を備える積層板を少なくとも2層積層する多層配線回路基板の回路層間を接続する方法であって、前記積層板の絶縁層に、回路層に接して導電性ペーストが充填される貫通孔を形成し、前記貫通孔内に、前記絶縁層、回路層および硬化後の導電性ペーストに比べてヤング率の小さい材料からなるコア部材を設け、前記貫通孔に導電性ペーストをその上面が絶縁層の上面より高くなるまで充填し、前記貫通孔の開放端に別の積層板の回路層を積層し、両積層板をプレスしながら加熱処理することで、前記貫通孔内で硬化する導電性ペーストを介して回路層間を電気的に接続する多層配線回路基板の層間接続方法である。
【0011】
【発明の実施の形態】
この発明の実施の形態を、図面を参照して説明する。
図1は、この発明による回路基板の一実施の形態を示す説明図であり、この回路基板1は、絶縁層2に形成した貫通孔5を挟んでその絶縁層2の両面に配置される導体8、9を、貫通孔5内に充填して硬化させた導電性ペースト7を介して相互に電気的に接続するものであり、貫通孔5内に、絶縁層2、導体8、9および硬化後の導電性ペースト7に比べてヤング率の小さい材料からなるコア部材6を設けたものである。
【0012】
具体的には図2、図3に示すように、回路基板1は、片面に回路層3を備える絶縁層2にその回路層3の導体8に接する貫通孔5を形成して導電性ペースト7を充填し、貫通孔5の開放端に別の導体9を重ねて導電性ペースト7を硬化させることで、導電性ペースト7を介して両導体8、9を電気的に接続するものであり、貫通孔5内に、絶縁層2、導体8、9および硬化後の導電性ペースト7に比べてヤング率の小さい材料からなる任意形状のコア部材6を適宜個数設けたものである。
【0013】
導体8、9は銅などの金属製のものであり、また、硬化後の導電性ペースト7は実質的に、銀などの金属フィラーからなるものであるため、絶縁層2、導体8、9および硬化後の導電性ペースト7の中では、一般に絶縁層2のヤング率が最も小さいといえる。そのため、コア部材6としては、絶縁層2の材料に比べてヤング率の小さい材料を選べばよい。すなわち、絶縁層2の材料が例えばガラスエポキシの場合、コア部材6の材料には、例えばポリイミドを使用することができる。また、絶縁層2の材料が例えばポリイミドの場合、コア部材6の材料には、例えば感光性または熱硬化性のゴム系樹脂(熱硬化性シリコーンなど)を使用することができる。その他、絶縁層2の材料に応じて、コア部材6には適宜の材料を使用することが可能である。
【0014】
このような材料からなるコア部材6は、例えば、図4に示すように、絶縁層2の厚さに実質的に等しい高さの円柱状に形成することができ、これを、適宜の加工によって絶縁層2に形成した貫通孔5内の所定位置において、回路層3に貼り付けて固定することが可能である。このとき、コア部材6を1個だけ設ける場合は、図3に示すように、貫通孔5の中央付近に設置することが好ましい。また、コア部材6を複数個(例えば2個)設ける場合は、図5、図6に示すように、各コア部材6が貫通孔5内にほぼ均等に配置されるように設置することが好ましく、また、例えば4個設ける場合も、図7、図8に示すように、各コア部材6が貫通孔5内にほぼ均等に配置されるように設置することが好ましい。このように、コア部材6は適宜個数設けることができ、何個であっても、それらが貫通孔5内にほぼ均等に配置されるように設置することが好ましい。さらに、コア部材6の形状は、例えば、図9に示すような任意の形状で、高さも絶縁層2の厚さより低く形成することが可能であり、このような場合は、コア部材6を設置した貫通孔5内に導電性ペースト7を充填したとき、図10に示すように、コア部材6は導電性ペースト7内に完全に隠れるものである。
【0015】
そして、貫通孔5に導電性ペースト7を充填する際には、図2に示すように、絶縁層2の上面およびコア部材6の上面にPET(ポリエチレンテレフタレート)製マスキングテープなどのフィルム10を貼っておき、充填後にこのフィルム10を剥がすことで、導電性ペースト7をその上面が絶縁層2の上面より高くなるまで充填する。このとき、コア部材6が、図9に示すように絶縁層2の厚さより低く形成されている場合は、コア部材6の上面にフィルム10を貼ることは省略可能である。また、コア部材6が、図2、図5、図7に示すように、絶縁層2の厚さに実質的に等しい高さに形成されている場合も、必要に応じて、コア部材6の上面にフィルム10を貼ることを省略可能である。そして、この導電性ペースト7の上面に別の導体9を重ねてプレスしながら、加熱処理することで導電性ペースト7を硬化させるものである。
【0016】
このような回路基板1は単独で構成して、例えば電子部品の実装などに適用することができるほか、何層か積層することで多層配線回路基板を構成することができる。そこで、多層配線回路基板の層間接続方法について以下に説明し、併せて回路基板1の製造方法についても、図2を用いた上記記載と一部重複するが説明することとする。
【0017】
図11は、回路基板1を用いた多層配線回路基板の層間接続方法の一例を示す説明図であり、この多層配線回路基板20は、回路基板1と実質的に同一の積層板21を少なくとも2層積層するものである。
【0018】
すなわち、積層板21は、絶縁層22の片面に回路層23を備えるもので、まず、この積層板21の絶縁層22に、レーザなどの機械加工またはエッチングなどのケミカルな加工その他適宜の加工によって、貫通孔25を形成する。つぎに、積層板21の絶縁層22および回路層23、並びに、貫通孔25内に充填して硬化される硬化後の導電性ペースト27に比べてヤング率の小さい材料からなる所要個数(図では1個)のコア部材26を、貫通孔25内の所定位置に設ける。コア部材26の形状、個数、設置位置などは、図3〜図10に示すように任意に選定することができる。
【0019】
回路層23は銅などの金属製のものであり、また、硬化後の導電性ペースト27は実質的に、銀などの金属フィラーからなるものであるため、絶縁層22、回路層23および硬化後の導電性ペースト27の中では、一般に絶縁層22のヤング率が最も小さいといえる。そのため、コア部材26としては、絶縁層22の材料に比べてヤング率の小さい材料を選べばよい。すなわち、絶縁層22の材料が例えばガラスエポキシの場合、コア部材26の材料には、例えばポリイミドを使用することができる。また、絶縁層22の材料が例えばポリイミドの場合、コア部材26の材料には、例えば感光性または熱硬化性のゴム系樹脂(熱硬化性シリコーンなど)を使用することができる。その他、絶縁層22の材料に応じて、コア部材26には適宜の材料を使用することが可能である。
【0020】
つぎに、貫通孔25に導電性ペースト27をその上面が絶縁層22の上面より高くなるまで充填する。具体的には、絶縁層22の上面およびコア部材26の上面に、PET(ポリエチレンテレフタレート)製マスキングテープなどのフィルム30を貼り、この状態で貫通孔25に導電性ペースト27を充填したのち、フィルム30を剥がすことで、フィルム30の厚さ相当分だけ絶縁層22の上面より高く充填することができる。このとき、必要に応じて、コア部材6の上面にフィルム10を貼ることを省略可能である。このことは、回路基板1の貫通孔25に導電性ペースト7を充填する場合も同様である。
【0021】
このようにして準備ができた積層板21の上から、貫通孔25の開放端に別の積層板21の回路層23を位置決めして積層し、両積層板21、21をプレスしながら加熱処理することで、貫通孔25内で硬化する導電性ペースト27を介して回路層23、23間を電気的に接続する。このことは、回路基板1の貫通孔25の開放端に別の導体9を重ねて導電性ペースト7を介して両導体8、9を電気的に接続する場合も同様である。
【0022】
そして、このような多層配線回路基板20は、貫通孔25に充填して硬化させた導電性ペースト27と絶縁層22および回路層23との熱膨張係数が違うことから、製造プロセスや機器に搭載後の使用環境など温度条件の変動によって、導電性ペースト27と絶縁層22または回路層23との界面に歪が生じようとするが、貫通孔25内に設けられたコア部材26がこの歪を吸収することができる。そのため、導電性ペースト27中のフィラーどうし間、および、フィラーと回路層23との接触部分に生じる応力を減少させることができ、これにより、回路層23、23間の電気的接続(層間接続)の信頼性が確実に向上する。このことは、回路基板1の導電性ペースト7による両導体8、9の電気的接続の場合も同様である。
【0023】
また、回路層23、23間の電気的接続(層間接続)を実現するのに必要な導電性ペースト27の量は、絶縁層22の上面から突き出た導電性ペースト27の高さ(すなわちフィルム30の厚さ)によって決定されるから、用いるフィルム30の厚さを適正に選択することで、回路層23、23の層間接続の確実性が保証される。このことは、回路基板1の絶縁層2の上面から突き出た導電性ペースト7の高さ(使用するフィルム10の厚さ)、および、両導体8、9の電気的接続の確実性についても同様である。
【0024】
なお、上記の実施の形態では、絶縁層2、22に形成した貫通孔5、25内に、まずコア部材6、26を設置したのち、導電性ペースト7、27を充填したが、これに限定するものでなく、例えば、コア部材6、26の材質が、シリコンゲルなどのようにそれ自体では形状を維持できない材料の場合は、コア部材6、26のない状態で貫通孔5、25内にまず導電性ペースト7、27を充填し、それから導電性ペースト7、27内にシリコンゲルなどの材料を注入してコア部材6、26とすることが可能である。すなわち、コア部材6、26は、導電性ペースト7、27の充填前または充填後硬化させる前に、貫通孔5、25内に設けることができる。
【0025】
また、上記の実施の形態では、絶縁層2、22に形成した貫通孔5、25内に、周囲の材質および硬化後の導電性ペーストに比べてヤング率の小さい材料からなるコア部材6、26を設置して導電性ペースト7、27を充填し、加熱処理することで硬化した導電性ペースト7、27を介して、導体8、9または回路層23、23を電気的に接続することによって、導電性ペースト27と絶縁層22または回路層23との界面に生じる歪をコア部材6、26が吸収するように構成したが、これに限定するものでなく、例えば、ビアフィルメッキやPVHの場合にも、同様にしてヤング率の小さい材料からなるコア部材を設置することによって、各部の界面に生じる歪をそのコア部材が吸収することが可能となる。
【0026】
【発明の効果】
この発明は以上のように、絶縁層に形成した貫通孔を挟んで当該絶縁層の両面に配置される導体を、貫通孔内に充填して硬化させた導電性ペーストを介して相互に電気的に接続する回路基板において、貫通孔内に、絶縁層、導体および硬化後の導電性ペーストに比べてヤング率の小さい材料からなるコア部材を設けた構成としたので、導電性ペーストと絶縁層および回路層との界面に生じようとする歪をコア部材によって吸収することができ、それにより、導電性ペースト中のフィラーどうし間、および、フィラーと回路層との接触部分に生じる応力を減少させて、絶縁層の両面に配置される導体どうしの電気的接続の信頼性を向上することができる効果がある。
【0027】
またこの発明は、絶縁層の片面に回路層を備える積層板の絶縁層に、回路層に接して導電性ペーストが充填される貫通孔を形成し、貫通孔内に、絶縁層、回路層および硬化後の導電性ペーストに比べてヤング率の小さい材料からなるコア部材を設け、貫通孔に導電性ペーストをその上面が絶縁層の上面より高くなるまで充填し、貫通孔の開放端に別の積層板の回路層を積層し、両積層板をプレスしながら加熱処理することで、貫通孔内で硬化する導電性ペーストを介して回路層間を電気的に接続するように構成したので、導電性ペーストと絶縁層および回路層との界面に生じようとする歪をコア部材によって吸収することができ、それにより、導電性ペースト中のフィラーどうし間、および、フィラーと回路層との接触部分に生じる応力を減少させて、回路層間の導通の信頼性を向上することができる効果がある。
【図面の簡単な説明】
【図1】この発明による回路基板の一実施の形態を一部展開した断面で示す説明図である。
【図2】図1の回路基板を製造プロセスとともに具体的に示す断面図である。
【図3】図2の回路基板の製造プロセスにおける平面図である。
【図4】コア部材の形成方法を示す断面図である。
【図5】コア部材の他の設置例を示す断面図である。
【図6】図5の要部の平面図である。
【図7】コア部材のさらに他の設置例を示す断面図である。
【図8】図7の要部の平面図である。
【図9】コア部材の異なる設置例を示す断面図である。
【図10】図9に共通の要部の平面図である。
【図11】この発明による多層配線回路基板の層間接続方法の一例を断面で示す説明図である。
【図12】従来の多層配線回路基板の層間接続方法の一例を断面で示す説明図である。
【符号の説明】
1 回路基板
2,22 絶縁層
3,23 回路層
5,25 貫通孔
6,26 コア部材
7,27 導電性ペースト
8, 9 導体
10,30 フィルム
20 多層配線回路基板
21 積層板
【発明の属する技術分野】
この発明は、例えば多層配線構造のプリント基板すなわち多層配線回路基板を構成するのに利用可能な回路基板と、多層配線回路基板の層間接続方法に関するものである。
【0002】
【従来の技術】
一般に、多層配線回路基板の隣接する回路層間の接続を導電性樹脂を用いて行うペーストIVH(Interstitial Via Hole)は、従来のメッキ法(PTH、LVH)に比べて、低コストでかつ短納期で多層配線回路基板が製造できるうえ、ビア・オン・ビア(Via on Via)、パッド・オン・ビア(Pad on Via)構造を可能とし、配線および実装の高密度化におおいに寄与している。
【0003】
図12に、ペーストIVHを用いた多層配線回路基板220の製造プロセスの一例を示す。図12に示すように、絶縁層222の片面に回路層223を備える積層板221の絶縁層222に回路層223を底面とする穴(IVH)225をあけ、この穴(IVH)225に導電性ペースト227を充填し、この穴どうしが上下に重なり合うように複数枚の積層板221を積層してプレスしながら加熱処理することで、各積層板221の導電性ペースト227を介して回路層223、223、…間の導通をとるものである。
【0004】
【特許文献1】
特開2002−237677号公報
【0005】
【特許文献2】
特開平7−147464号公報
【0006】
【発明が解決しようとする課題】
しかしながら、このような多層配線回路基板220は、穴(IVH)225に充填して硬化させた導電性ペースト227と絶縁層222および回路層223との熱膨張係数が違うことから、製造プロセスや機器に搭載後の使用環境など温度条件の変動によって、導電性ペースト227と絶縁層222または回路層223との界面に歪が生じることが避けられない。そして、このような歪が生じると、導電性ペースト227中のフィラーどうしが分離したり、フィラーと回路層223との接触部分がずれたりすることで、電気的接続が不安定になるため、回路層223、223、…間の導通の信頼性が乏しいという問題があった。
【0007】
この発明の課題は、上記従来のもののもつ問題点を排除して、導電性ペーストと絶縁層または回路層との界面に生じようとする歪を吸収することで、導電性ペースト中のフィラーどうし間、および、フィラーと回路層との接触部分に生じる応力を減少させて電気的接続の信頼性を向上することのできる回路基板および多層配線回路基板の層間接続方法を提供することにある。
【0008】
【課題を解決するための手段】
この発明は上記課題を解決するものであって、請求項1に係る発明は、絶縁層に形成した貫通孔を挟んで当該絶縁層の両面に配置される導体を、前記貫通孔内に充填して硬化させた導電性ペーストを介して相互に電気的に接続する回路基板において、前記貫通孔内に、前記絶縁層、導体および硬化後の導電性ペーストに比べてヤング率の小さい材料からなるコア部材を設けた回路基板である。
【0009】
請求項2に係る発明は、片面に回路層を備える絶縁層に当該回路層の導体に接する貫通孔を形成して導電性ペーストを充填し、前記貫通孔の開放端に別の導体を重ねて前記導電性ペーストを硬化させることで当該導電性ペーストを介して前記両導体を電気的に接続する回路基板において、前記貫通孔内に、前記絶縁層、導体および硬化後の導電性ペーストに比べてヤング率の小さい材料からなる任意形状のコア部材を適宜個数設けた回路基板である。
【0010】
請求項3に係る発明は、絶縁層の片面に回路層を備える積層板を少なくとも2層積層する多層配線回路基板の回路層間を接続する方法であって、前記積層板の絶縁層に、回路層に接して導電性ペーストが充填される貫通孔を形成し、前記貫通孔内に、前記絶縁層、回路層および硬化後の導電性ペーストに比べてヤング率の小さい材料からなるコア部材を設け、前記貫通孔に導電性ペーストをその上面が絶縁層の上面より高くなるまで充填し、前記貫通孔の開放端に別の積層板の回路層を積層し、両積層板をプレスしながら加熱処理することで、前記貫通孔内で硬化する導電性ペーストを介して回路層間を電気的に接続する多層配線回路基板の層間接続方法である。
【0011】
【発明の実施の形態】
この発明の実施の形態を、図面を参照して説明する。
図1は、この発明による回路基板の一実施の形態を示す説明図であり、この回路基板1は、絶縁層2に形成した貫通孔5を挟んでその絶縁層2の両面に配置される導体8、9を、貫通孔5内に充填して硬化させた導電性ペースト7を介して相互に電気的に接続するものであり、貫通孔5内に、絶縁層2、導体8、9および硬化後の導電性ペースト7に比べてヤング率の小さい材料からなるコア部材6を設けたものである。
【0012】
具体的には図2、図3に示すように、回路基板1は、片面に回路層3を備える絶縁層2にその回路層3の導体8に接する貫通孔5を形成して導電性ペースト7を充填し、貫通孔5の開放端に別の導体9を重ねて導電性ペースト7を硬化させることで、導電性ペースト7を介して両導体8、9を電気的に接続するものであり、貫通孔5内に、絶縁層2、導体8、9および硬化後の導電性ペースト7に比べてヤング率の小さい材料からなる任意形状のコア部材6を適宜個数設けたものである。
【0013】
導体8、9は銅などの金属製のものであり、また、硬化後の導電性ペースト7は実質的に、銀などの金属フィラーからなるものであるため、絶縁層2、導体8、9および硬化後の導電性ペースト7の中では、一般に絶縁層2のヤング率が最も小さいといえる。そのため、コア部材6としては、絶縁層2の材料に比べてヤング率の小さい材料を選べばよい。すなわち、絶縁層2の材料が例えばガラスエポキシの場合、コア部材6の材料には、例えばポリイミドを使用することができる。また、絶縁層2の材料が例えばポリイミドの場合、コア部材6の材料には、例えば感光性または熱硬化性のゴム系樹脂(熱硬化性シリコーンなど)を使用することができる。その他、絶縁層2の材料に応じて、コア部材6には適宜の材料を使用することが可能である。
【0014】
このような材料からなるコア部材6は、例えば、図4に示すように、絶縁層2の厚さに実質的に等しい高さの円柱状に形成することができ、これを、適宜の加工によって絶縁層2に形成した貫通孔5内の所定位置において、回路層3に貼り付けて固定することが可能である。このとき、コア部材6を1個だけ設ける場合は、図3に示すように、貫通孔5の中央付近に設置することが好ましい。また、コア部材6を複数個(例えば2個)設ける場合は、図5、図6に示すように、各コア部材6が貫通孔5内にほぼ均等に配置されるように設置することが好ましく、また、例えば4個設ける場合も、図7、図8に示すように、各コア部材6が貫通孔5内にほぼ均等に配置されるように設置することが好ましい。このように、コア部材6は適宜個数設けることができ、何個であっても、それらが貫通孔5内にほぼ均等に配置されるように設置することが好ましい。さらに、コア部材6の形状は、例えば、図9に示すような任意の形状で、高さも絶縁層2の厚さより低く形成することが可能であり、このような場合は、コア部材6を設置した貫通孔5内に導電性ペースト7を充填したとき、図10に示すように、コア部材6は導電性ペースト7内に完全に隠れるものである。
【0015】
そして、貫通孔5に導電性ペースト7を充填する際には、図2に示すように、絶縁層2の上面およびコア部材6の上面にPET(ポリエチレンテレフタレート)製マスキングテープなどのフィルム10を貼っておき、充填後にこのフィルム10を剥がすことで、導電性ペースト7をその上面が絶縁層2の上面より高くなるまで充填する。このとき、コア部材6が、図9に示すように絶縁層2の厚さより低く形成されている場合は、コア部材6の上面にフィルム10を貼ることは省略可能である。また、コア部材6が、図2、図5、図7に示すように、絶縁層2の厚さに実質的に等しい高さに形成されている場合も、必要に応じて、コア部材6の上面にフィルム10を貼ることを省略可能である。そして、この導電性ペースト7の上面に別の導体9を重ねてプレスしながら、加熱処理することで導電性ペースト7を硬化させるものである。
【0016】
このような回路基板1は単独で構成して、例えば電子部品の実装などに適用することができるほか、何層か積層することで多層配線回路基板を構成することができる。そこで、多層配線回路基板の層間接続方法について以下に説明し、併せて回路基板1の製造方法についても、図2を用いた上記記載と一部重複するが説明することとする。
【0017】
図11は、回路基板1を用いた多層配線回路基板の層間接続方法の一例を示す説明図であり、この多層配線回路基板20は、回路基板1と実質的に同一の積層板21を少なくとも2層積層するものである。
【0018】
すなわち、積層板21は、絶縁層22の片面に回路層23を備えるもので、まず、この積層板21の絶縁層22に、レーザなどの機械加工またはエッチングなどのケミカルな加工その他適宜の加工によって、貫通孔25を形成する。つぎに、積層板21の絶縁層22および回路層23、並びに、貫通孔25内に充填して硬化される硬化後の導電性ペースト27に比べてヤング率の小さい材料からなる所要個数(図では1個)のコア部材26を、貫通孔25内の所定位置に設ける。コア部材26の形状、個数、設置位置などは、図3〜図10に示すように任意に選定することができる。
【0019】
回路層23は銅などの金属製のものであり、また、硬化後の導電性ペースト27は実質的に、銀などの金属フィラーからなるものであるため、絶縁層22、回路層23および硬化後の導電性ペースト27の中では、一般に絶縁層22のヤング率が最も小さいといえる。そのため、コア部材26としては、絶縁層22の材料に比べてヤング率の小さい材料を選べばよい。すなわち、絶縁層22の材料が例えばガラスエポキシの場合、コア部材26の材料には、例えばポリイミドを使用することができる。また、絶縁層22の材料が例えばポリイミドの場合、コア部材26の材料には、例えば感光性または熱硬化性のゴム系樹脂(熱硬化性シリコーンなど)を使用することができる。その他、絶縁層22の材料に応じて、コア部材26には適宜の材料を使用することが可能である。
【0020】
つぎに、貫通孔25に導電性ペースト27をその上面が絶縁層22の上面より高くなるまで充填する。具体的には、絶縁層22の上面およびコア部材26の上面に、PET(ポリエチレンテレフタレート)製マスキングテープなどのフィルム30を貼り、この状態で貫通孔25に導電性ペースト27を充填したのち、フィルム30を剥がすことで、フィルム30の厚さ相当分だけ絶縁層22の上面より高く充填することができる。このとき、必要に応じて、コア部材6の上面にフィルム10を貼ることを省略可能である。このことは、回路基板1の貫通孔25に導電性ペースト7を充填する場合も同様である。
【0021】
このようにして準備ができた積層板21の上から、貫通孔25の開放端に別の積層板21の回路層23を位置決めして積層し、両積層板21、21をプレスしながら加熱処理することで、貫通孔25内で硬化する導電性ペースト27を介して回路層23、23間を電気的に接続する。このことは、回路基板1の貫通孔25の開放端に別の導体9を重ねて導電性ペースト7を介して両導体8、9を電気的に接続する場合も同様である。
【0022】
そして、このような多層配線回路基板20は、貫通孔25に充填して硬化させた導電性ペースト27と絶縁層22および回路層23との熱膨張係数が違うことから、製造プロセスや機器に搭載後の使用環境など温度条件の変動によって、導電性ペースト27と絶縁層22または回路層23との界面に歪が生じようとするが、貫通孔25内に設けられたコア部材26がこの歪を吸収することができる。そのため、導電性ペースト27中のフィラーどうし間、および、フィラーと回路層23との接触部分に生じる応力を減少させることができ、これにより、回路層23、23間の電気的接続(層間接続)の信頼性が確実に向上する。このことは、回路基板1の導電性ペースト7による両導体8、9の電気的接続の場合も同様である。
【0023】
また、回路層23、23間の電気的接続(層間接続)を実現するのに必要な導電性ペースト27の量は、絶縁層22の上面から突き出た導電性ペースト27の高さ(すなわちフィルム30の厚さ)によって決定されるから、用いるフィルム30の厚さを適正に選択することで、回路層23、23の層間接続の確実性が保証される。このことは、回路基板1の絶縁層2の上面から突き出た導電性ペースト7の高さ(使用するフィルム10の厚さ)、および、両導体8、9の電気的接続の確実性についても同様である。
【0024】
なお、上記の実施の形態では、絶縁層2、22に形成した貫通孔5、25内に、まずコア部材6、26を設置したのち、導電性ペースト7、27を充填したが、これに限定するものでなく、例えば、コア部材6、26の材質が、シリコンゲルなどのようにそれ自体では形状を維持できない材料の場合は、コア部材6、26のない状態で貫通孔5、25内にまず導電性ペースト7、27を充填し、それから導電性ペースト7、27内にシリコンゲルなどの材料を注入してコア部材6、26とすることが可能である。すなわち、コア部材6、26は、導電性ペースト7、27の充填前または充填後硬化させる前に、貫通孔5、25内に設けることができる。
【0025】
また、上記の実施の形態では、絶縁層2、22に形成した貫通孔5、25内に、周囲の材質および硬化後の導電性ペーストに比べてヤング率の小さい材料からなるコア部材6、26を設置して導電性ペースト7、27を充填し、加熱処理することで硬化した導電性ペースト7、27を介して、導体8、9または回路層23、23を電気的に接続することによって、導電性ペースト27と絶縁層22または回路層23との界面に生じる歪をコア部材6、26が吸収するように構成したが、これに限定するものでなく、例えば、ビアフィルメッキやPVHの場合にも、同様にしてヤング率の小さい材料からなるコア部材を設置することによって、各部の界面に生じる歪をそのコア部材が吸収することが可能となる。
【0026】
【発明の効果】
この発明は以上のように、絶縁層に形成した貫通孔を挟んで当該絶縁層の両面に配置される導体を、貫通孔内に充填して硬化させた導電性ペーストを介して相互に電気的に接続する回路基板において、貫通孔内に、絶縁層、導体および硬化後の導電性ペーストに比べてヤング率の小さい材料からなるコア部材を設けた構成としたので、導電性ペーストと絶縁層および回路層との界面に生じようとする歪をコア部材によって吸収することができ、それにより、導電性ペースト中のフィラーどうし間、および、フィラーと回路層との接触部分に生じる応力を減少させて、絶縁層の両面に配置される導体どうしの電気的接続の信頼性を向上することができる効果がある。
【0027】
またこの発明は、絶縁層の片面に回路層を備える積層板の絶縁層に、回路層に接して導電性ペーストが充填される貫通孔を形成し、貫通孔内に、絶縁層、回路層および硬化後の導電性ペーストに比べてヤング率の小さい材料からなるコア部材を設け、貫通孔に導電性ペーストをその上面が絶縁層の上面より高くなるまで充填し、貫通孔の開放端に別の積層板の回路層を積層し、両積層板をプレスしながら加熱処理することで、貫通孔内で硬化する導電性ペーストを介して回路層間を電気的に接続するように構成したので、導電性ペーストと絶縁層および回路層との界面に生じようとする歪をコア部材によって吸収することができ、それにより、導電性ペースト中のフィラーどうし間、および、フィラーと回路層との接触部分に生じる応力を減少させて、回路層間の導通の信頼性を向上することができる効果がある。
【図面の簡単な説明】
【図1】この発明による回路基板の一実施の形態を一部展開した断面で示す説明図である。
【図2】図1の回路基板を製造プロセスとともに具体的に示す断面図である。
【図3】図2の回路基板の製造プロセスにおける平面図である。
【図4】コア部材の形成方法を示す断面図である。
【図5】コア部材の他の設置例を示す断面図である。
【図6】図5の要部の平面図である。
【図7】コア部材のさらに他の設置例を示す断面図である。
【図8】図7の要部の平面図である。
【図9】コア部材の異なる設置例を示す断面図である。
【図10】図9に共通の要部の平面図である。
【図11】この発明による多層配線回路基板の層間接続方法の一例を断面で示す説明図である。
【図12】従来の多層配線回路基板の層間接続方法の一例を断面で示す説明図である。
【符号の説明】
1 回路基板
2,22 絶縁層
3,23 回路層
5,25 貫通孔
6,26 コア部材
7,27 導電性ペースト
8, 9 導体
10,30 フィルム
20 多層配線回路基板
21 積層板
Claims (3)
- 絶縁層に形成した貫通孔を挟んで当該絶縁層の両面に配置される導体を、前記貫通孔内に充填して硬化させた導電性ペーストを介して相互に電気的に接続する回路基板において、
前記貫通孔内に、前記絶縁層、導体および硬化後の導電性ペーストに比べてヤング率の小さい材料からなるコア部材を設けたことを特徴とする回路基板。 - 片面に回路層を備える絶縁層に当該回路層の導体に接する貫通孔を形成して導電性ペーストを充填し、前記貫通孔の開放端に別の導体を重ねて前記導電性ペーストを硬化させることで当該導電性ペーストを介して前記両導体を電気的に接続する回路基板において、
前記貫通孔内に、前記絶縁層、導体および硬化後の導電性ペーストに比べてヤング率の小さい材料からなる任意形状のコア部材を適宜個数設けたことを特徴とする回路基板。 - 絶縁層の片面に回路層を備える積層板を少なくとも2層積層する多層配線回路基板の回路層間を接続する方法であって、
前記積層板の絶縁層に、回路層に接して導電性ペーストが充填される貫通孔を形成し、
前記貫通孔内に、前記絶縁層、回路層および硬化後の導電性ペーストに比べてヤング率の小さい材料からなるコア部材を設け、
前記貫通孔に導電性ペーストをその上面が絶縁層の上面より高くなるまで充填し、
前記貫通孔の開放端に別の積層板の回路層を積層し、両積層板をプレスしながら加熱処理することで、前記貫通孔内で硬化する導電性ペーストを介して回路層間を電気的に接続する、
ことを特徴とする多層配線回路基板の層間接続方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003008834A JP2004221433A (ja) | 2003-01-16 | 2003-01-16 | 回路基板および多層配線回路基板の層間接続方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003008834A JP2004221433A (ja) | 2003-01-16 | 2003-01-16 | 回路基板および多層配線回路基板の層間接続方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004221433A true JP2004221433A (ja) | 2004-08-05 |
Family
ID=32898506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003008834A Pending JP2004221433A (ja) | 2003-01-16 | 2003-01-16 | 回路基板および多層配線回路基板の層間接続方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004221433A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007032213A1 (ja) * | 2005-09-14 | 2007-03-22 | Nec Corporation | プリント配線基板および半導体パッケージ |
JP2021019057A (ja) * | 2019-07-18 | 2021-02-15 | 富士通インターコネクトテクノロジーズ株式会社 | 複合積層基板及び電子機器 |
-
2003
- 2003-01-16 JP JP2003008834A patent/JP2004221433A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007032213A1 (ja) * | 2005-09-14 | 2007-03-22 | Nec Corporation | プリント配線基板および半導体パッケージ |
JPWO2007032213A1 (ja) * | 2005-09-14 | 2009-03-19 | 日本電気株式会社 | プリント配線基板および半導体パッケージ |
US8119918B2 (en) | 2005-09-14 | 2012-02-21 | Nec Corporation | Printed circuit board and semiconductor package |
JP2021019057A (ja) * | 2019-07-18 | 2021-02-15 | 富士通インターコネクトテクノロジーズ株式会社 | 複合積層基板及び電子機器 |
JP7401988B2 (ja) | 2019-07-18 | 2023-12-20 | Fict株式会社 | 複合積層基板及び電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10798822B2 (en) | Method of manufacturing a component embedded package carrier | |
TWI363411B (en) | Embedded chip substrate and fabrication method thereof | |
US10745819B2 (en) | Printed wiring board, semiconductor package and method for manufacturing printed wiring board | |
CN103747616B (zh) | 元器件内置模块 | |
US9629243B2 (en) | Electronic component-embedded module | |
KR101868680B1 (ko) | 회로 기판, 회로 기판의 제조 방법 및 전자 기기 | |
KR100747022B1 (ko) | 임베디드 인쇄회로기판 및 그 제작방법 | |
TWI466610B (zh) | 封裝結構及其製作方法 | |
JP5462450B2 (ja) | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 | |
JP2003017859A (ja) | プリント基板の製造方法およびその製造方法によって形成されるプリント基板 | |
JP2014072279A (ja) | 部品内蔵配線基板の製造方法 | |
KR101905879B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP5192865B2 (ja) | 部品内蔵配線基板の製造方法 | |
JPH10200258A (ja) | 多層プリント配線板の製造方法 | |
JPH0837378A (ja) | キャビティ付多層配線板の製造法 | |
JP2002151853A (ja) | 多層配線基板とその製造方法 | |
JP2004221433A (ja) | 回路基板および多層配線回路基板の層間接続方法 | |
JP2002246745A (ja) | 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材 | |
JP5772134B2 (ja) | 回路基板、その製造方法および半導体装置 | |
JP2009289789A (ja) | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 | |
JP4180473B2 (ja) | 多層配線板およびその製造方法 | |
JP2001015922A (ja) | プリント配線基板の製造方法 | |
JP2001094255A (ja) | プリント配線基板及びその製造方法 | |
JP2004214273A (ja) | 片面積層配線基板の製造方法 | |
JP4529594B2 (ja) | 配線基板の製造方法 |