JP2005340469A - 回路基板用コンポジットシート、積層シート、シート構造体、回路基板、シート構造体の製造方法及び回路基板の製造方法 - Google Patents

回路基板用コンポジットシート、積層シート、シート構造体、回路基板、シート構造体の製造方法及び回路基板の製造方法 Download PDF

Info

Publication number
JP2005340469A
JP2005340469A JP2004156632A JP2004156632A JP2005340469A JP 2005340469 A JP2005340469 A JP 2005340469A JP 2004156632 A JP2004156632 A JP 2004156632A JP 2004156632 A JP2004156632 A JP 2004156632A JP 2005340469 A JP2005340469 A JP 2005340469A
Authority
JP
Japan
Prior art keywords
circuit board
sheet
composite sheet
wall
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004156632A
Other languages
English (en)
Inventor
Tsukasa Shiraishi
司 白石
Seiichi Nakatani
誠一 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004156632A priority Critical patent/JP2005340469A/ja
Publication of JP2005340469A publication Critical patent/JP2005340469A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

【課題】 上下の配線パターン間において信頼性の高い電気接続を実現することができる回路基板用コンポジットシート、積層シート、シート構造体、回路基板、シート構造体の製造方法及び回路基板の製造方法を提供する。
【解決手段】 熱硬化性樹脂及び紫外線硬化性樹脂を含む樹脂組成物を構成材料とする回路基板用コンポジットシート(10)と、回路基板用コンポジットシート(10)の上下面に設けられた配線パターン(12)と、回路基板用コンポジットシート(10)の所望の位置に、上下の配線パターン(12)間を電気的に接続するための導電性ペースト(15)からなるビア導体(14)とを備え、ビア導体(14)の外周に位置する前記樹脂組成物に含まれる前記紫外線硬化性樹脂を硬化させることによって、ビア導体(14)の外周に硬化壁(20)が形成されている回路基板(100)とする。
【選択図】 図１

Description

本発明は、回路基板の製造に使用される回路基板用コンポジットシート、積層シート及びシート構造体と、回路基板と、シート構造体の製造方法と、回路基板の製造方法に関する。
近年のエレクトロニクス機器の小型化、薄型化及び高機能化に伴って、回路基板に実装される電子部品の高密度実装化や電子部品が実装された回路基板の高機能化への要求が益々強くなっている。このような状況の中、電子部品を回路基板内に埋め込んだ部品内蔵回路基板が開発されている（例えば、特許文献１、特許文献２、非特許文献１等参照）。
部品内蔵回路基板では、能動部品（例えば、半導体素子等）や受動部品（例えば、コンデンサ等）を回路基板内に埋め込んでいるので、部品の高密度実装が可能となる。また、部品が表面に実装された従来の回路基板と比較して、電子部品を配置する自由度が高まるため、電子部品間の配線を最適化することにより高周波特性の改善等も見込むことができる。
今日、既にセラミック回路基板の分野では、電子部品を内蔵したlow temperature co-fired ceramics（ＬＴＣＣ）回路基板が実用化されているものの、これは重く割れやすいため大型の回路基板に適用することが難しく、しかも、高温処理が必要となる。そのため、大規模集積回路（ＬＳＩ）のような半導体素子の内蔵が困難である等の制約がある。そこで、最近注目されているのは、樹脂材料を用いた部品内蔵回路基板であり、これは、ＬＴＣＣ回路基板とは異なり、回路基板の大きさに対する制約が少なく、ＬＳＩの内蔵も可能であるという利点も有している。
次に、図６を参照しながら、特許文献１に提案された部品内蔵回路基板（回路部品内蔵モジュール）について説明する。図６に示す部品内蔵回路基板４００は、絶縁性回路基板４０１ａ、４０１ｂ及び４０１ｃを積層した回路基板４０１と、回路基板４０１の主面及び内部に形成された配線パターン４０２（４０２ａ、４０２ｂ、４０２ｃ及び４０２ｄ）と、回路基板４０１の内部に配置された回路部品４０３（４０３ａ及び４０３ｂ）とから構成されている。配線パターン４０２ａ〜４０２ｄは、ビア導体４０４によって電気的に接続されている。また、絶縁性回路基板４０１ａ〜４０１ｃは、無機フィラーと熱硬化性樹脂とを含む混合物から構成されている。このように構成された部品内蔵回路基板４００を例えば高周波回路に適用すると、図７に示すような表面実装回路基板５００（５００ａ、５００ｂ、５００ｃ、５００ｄ）の回路基板面積を、例えば、約１／４にまで縮小することができる。
次に、部品内蔵回路基板４００の製造方法について図８を参照して簡単に説明する。まず、図８Ａに示すように、無機フィラーと熱硬化性樹脂とを含むコンポジット材料からなるシート４１０に貫通孔を形成し、次いで、その貫通孔に導電性ペースト４１４を充填した後、その上下に銅箔４２０（４２０ａ及び４２０ｂ）を配置する。この際、銅箔４２０の少なくともいずれか一方（図８Ａでは４２０ａ）の表面に、シート４１０に面してＬＳＩチップ４０３ａや受動部品４０３ｂを予め設けておく。次に、図８Ｂに示すように、シート４１０内にＬＳＩチップ４０３ａや受動部品４０３ｂを埋め込んで、熱プレスにより加熱、加圧処理した後、図８Ｃに示すように、銅箔４２０をパターニングして配線パターン４０２を形成して、部品内蔵回路基板４３０が得られる。この部品内蔵回路基板４３０を積層すると、図８Ｄに示すような多層化した部品内蔵回路基板４００を作製することができる。
特開平１１−２２０２６２号公報 特開２００３−１７９３５６号公報 日経マイクロデバイス、日経ＢＰ社、２００２年１１月号、ｐ．４６−４７
しかし、図８Ｃに示す部品内蔵回路基板４３０の作製時における熱プレスの際、図９に示すように、コンポジット材料の流動によって、ビア導体４０４を形成する導電性ペースト４１４が追従流動し、熱プレス後にビア導体４０４の形状が変形してしまうことがある。ビア導体４０４の形状が変形すると、ビア導体４０４の位置ズレにより接続抵抗が高くなり、極端な場合は、ビア導体４０４と配線パターン４０２とが合致しなくなるおそれがある。
そこで、従来の方法では、コンポジット材料が流動する前に導電性ペースト４１４を硬化させて、ビア導体４０４の形状の変形を抑制するようにしていた。しかしながら、導電性ペースト４１４を先に硬化させてから、熱プレスを行う場合、過剰に硬化させるとビア導体に圧縮が加わらず、導電性ペースト４１４中の導電性粒子同士が充分に接触せず、結果として必要な接続抵抗が得られなくなる問題が発生する。
本発明は、前記従来の問題を解決するため、上下の配線パターン間において信頼性の高い電気接続を実現することができる回路基板用コンポジットシート、積層シート、シート構造体、回路基板、シート構造体の製造方法及び回路基板の製造方法を提供する。
本発明の回路基板用コンポジットシートは、熱硬化性樹脂を少なくとも含む樹脂組成物を構成材料とする回路基板用コンポジットシートであって、前記樹脂組成物が紫外線硬化性樹脂を更に含むことを特徴とする。
本発明の積層シートは、本発明の回路基板用コンポジットシートと、前記回路基板用コンポジットシートの少なくとも片面に貼り合わされた紫外線遮光性フィルムとを備えている。
本発明のシート構造体は、本発明の回路基板用コンポジットシートからなるシート構造体であって、前記回路基板用コンポジットシートの所望の位置に貫通孔が形成され、前記貫通孔の内壁に含まれる前記紫外線硬化性樹脂を硬化させることによって、前記内壁が硬化されていることを特徴とする。
本発明の回路基板は、熱硬化性樹脂を少なくとも含む樹脂組成物を構成材料とする回路基板用コンポジットシートと、前記回路基板用コンポジットシートの上面及び下面に設けられた配線パターンと、前記回路基板用コンポジットシートの所望の位置に、上下の前記配線パターン間を電気的に接続するための導電性ペーストからなるビア導体とを備えた回路基板であって、前記樹脂組成物が紫外線硬化性樹脂を更に含み、前記ビア導体の外周に位置する前記樹脂組成物に含まれる前記紫外線硬化性樹脂を硬化させることによって、前記ビア導体の外周に硬化壁が形成されていることを特徴とする。
本発明のシート構造体の製造方法は、熱硬化性樹脂及び紫外線硬化性樹脂を含む樹脂組成物を構成材料とする回路基板用コンポジットシートを用意し、前記回路基板用コンポジットシートの少なくとも片面に紫外線遮光性フィルムを貼り合わせ、前記回路基板用コンポジットシートの所望の位置に、前記紫外線遮光性フィルムと前記回路基板用コンポジットシートとを貫通する貫通孔を形成し、前記回路基板用コンポジットシートに形成された貫通孔の内壁に紫外線を照射して、前記内壁に含まれる前記紫外線硬化性樹脂を硬化させることによって、前記内壁を硬化させる。
本発明の回路基板の製造方法は、本発明のシート構造体の製造方法により製造されたシート構造体を用意し、前記シート構造体に設けられた貫通孔内に導電性ペーストを充填し、別に、片面に配線パターンが形成された第１剥離シート及び第２剥離シートを用意し、前記第１及び第２剥離シートの所望の前記配線パターン間に前記貫通孔が配置されるように、前記シート構造体の上下面に対して前記第１及び第２剥離シートを位置合わせし、前記シート構造体の上下面に前記第１及び第２剥離シートを載置した後、熱プレスにより加熱、加圧処理して、上下の前記配線パターン間を前記貫通孔内に形成されたビア導体で電気的に接続し、前記第１及び第２剥離シートを剥離することにより、前記シート構造体の上下面に前記配線パターンを転写する。
本発明の回路基板用コンポジットシートは、紫外線硬化性樹脂が含まれているため、ビア導体を形成するための貫通孔を設けた後で、この貫通孔の内壁に含まれる紫外線硬化性樹脂に紫外線を照射し、この紫外線硬化性樹脂を硬化させることにより前記内壁を硬化させることができる。これにより、熱プレスの際、導電性ペーストの追従流動を抑制することができるため、ビア導体と配線パターンとの合致精度が向上し、上下の配線パターン間における電気接続の信頼性が高い回路基板が得られる。
本発明の積層シートは、本発明の回路基板用コンポジットシートと、この回路基板用コンポジットシートの少なくとも片面に貼り合わされた紫外線遮光性フィルムとを備えているため、前述したように貫通孔の内壁を硬化させるために紫外線を照射する際、貫通孔の内壁にのみ紫外線を照射することができる。これにより、回路基板用コンポジットシートの所望の位置（前記内壁）のみを硬化させることができる。
本発明のシート構造体は、回路基板用コンポジットシートの所望の位置に貫通孔が形成され、貫通孔の内壁に含まれる紫外線硬化性樹脂を硬化させることによって、貫通孔の内壁が硬化されているため、熱プレスの際、導電性ペーストの追従流動を抑制することができる。これにより、ビア導体と配線パターンとの合致精度が向上し、上下の配線パターン間における電気接続の信頼性が高い回路基板が得られる。
本発明の回路基板は、ビア導体の外周に位置する樹脂組成物に含まれる紫外線硬化性樹脂を硬化させることによって、ビア導体の外周に硬化壁が形成されているため、この回路基板を形成する際、熱プレス時の導電性ペーストの追従流動が抑制される。これにより、ビア導体と配線パターンとの合致精度が向上し、上下の配線パターン間における電気接続の信頼性が高い回路基板を提供することができる。
本発明のシート構造体の製造方法は、回路基板用コンポジットシートに形成された貫通孔の内壁に紫外線を照射して、この内壁に含まれる紫外線硬化性樹脂を硬化させることによって、貫通孔の内壁を硬化させるため、この製造方法により得られたシート構造体を用いて回路基板を形成する際、熱プレス時の導電性ペーストの追従流動を抑制することができる。これにより、ビア導体と配線パターンとの合致精度が向上し、上下の配線パターン間における電気接続の信頼性が高い回路基板が得られる。
本発明の回路基板の製造方法は、本発明のシート構造体の製造方法により製造されたシート構造体を用いるため、熱プレス時の導電性ペーストの追従流動を抑制することができる。これにより、ビア導体と配線パターンとの合致精度が向上し、上下の配線パターン間における電気接続の信頼性が高い回路基板が得られる。
本発明の回路基板用コンポジットシート（以下、単に「コンポジットシート」という）は、熱硬化性樹脂を少なくとも含む樹脂組成物を構成材料とする。熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、シアネート樹脂、ポリフェニレンエーテル樹脂、又はそれらの混合物等が好適に使用できる。また、本発明のコンポジットシートは、前記樹脂組成物が紫外線硬化性樹脂を更に含む。これにより、後述するように、ビア導体を形成するための貫通孔を設けた後で、この貫通孔の内壁に含まれる紫外線硬化性樹脂に紫外線を照射し、この紫外線硬化性樹脂を硬化させることにより貫通孔の内壁を硬化させることができる。紫外線硬化性樹脂の含有量は、熱硬化性樹脂１００重量部に対して、０．５〜１００重量部が好ましく、１０〜５０重量部がより好ましい。紫外線硬化性樹脂としては、ラジカル重合系として、ポリエステルアクリレート、ウレタンアクリレート、エポキシアクリレート等のアクリル系樹脂や、不飽和ポリエステル、エンチオール又はこれらの化合物を挙げることができ、カチオン重合系として、グリシジルエーテル系、脂環式エポキシ樹脂等のエポキシ系、オキセタン系、ビニルエーテル系又はこれらの化合物を挙げることができる。また、紫外線硬化性と熱硬化性との両方の性質を有する硬化性樹脂を用いて樹脂組成物を構成することも可能である。なお、本発明のコンポジットシートの厚さは、電子部品を内蔵できる厚さが好ましく、例えば、１００〜５００μｍである。
また、本発明のコンポジットシートの樹脂組成物には、無機フィラーが更に含まれていることが好ましい。これにより、放熱性に優れたコンポジットシートが得られる。無機フィラーとしては、例えば、Ａｌ2Ｏ3、ＳｉＯ2、ＭｇＯ、ＢＮ、ＡｌＮ等が好適である。コンポジットシートに含まれる無機フィラーは、例えば、樹脂組成物全体に対して７０〜９５重量％である。また、樹脂組成物に含まれる樹脂成分によって熱膨張係数が比較的大きくなる場合は、無機フィラーとしてＳｉＯ2又はＡｌＮを添加すると、コンポジットシートの熱膨張係数を小さくすることができる。一方、樹脂組成物に含まれる樹脂成分によって前記熱膨張係数が比較的小さくなる場合は、無機フィラーとしてＭｇＯを添加することで、前記熱膨張係数を大きくすることができる。更に、ＳｉＯ2（特に、非晶質ＳｉＯ2）を添加した場合は、前記熱膨張係数を小さくすることができるともに、コンポジットシートの誘電率を低くすることができる。
本発明のコンポジットシートに含まれる熱硬化性樹脂は、回路基板を形成する際、電子部品や配線パターンを埋め込むために、半硬化状態（Ｂ−ステージ）の樹脂を用いることが好ましい。ここで、Ｂ−ステージとは、硬化反応を中間段階でストップさせた状態であり、Ｂ−ステージの樹脂をさらに加熱すると一度軟化（溶融）し、完全硬化に至る。なお、完全に硬化した状態をＣ−ステージという。
本発明の積層シートは、前述した本発明のコンポジットシートと、このコンポジットシートの少なくとも片面に貼り合わされた紫外線遮光性フィルムとを備えている。これにより、前述した貫通孔の内壁を硬化させるために紫外線を照射する際、貫通孔の内壁にのみ紫外線を照射することができる。紫外線遮光性フィルムとしては、例えば、ポリエチレン、ポリエステル、ポリエチレンテレフタレート、ポリエチレンナフタレート等の樹脂フィルムに、顔料を添加して着色化処理を施したり、アルミ等の金属膜の付着加工を施したりしたフィルムが好適である。紫外線遮光性フィルムの厚さは、例えば、１０〜１００μｍ程度である。
本発明のシート構造体は、前述した本発明のコンポジットシートからなるシート構造体であって、コンポジットシートの所望の位置に、パンチ加工やレーザー加工等により貫通孔が形成され、この貫通孔の内壁に含まれる紫外線硬化性樹脂に紫外線を照射し、この紫外線硬化性樹脂を硬化させることによって、貫通孔の内壁を硬化させている。これにより、熱プレスの際、貫通孔内の導電性ペーストの追従流動を抑制することができる。なお、貫通孔の直径は、例えば、５０〜５００μｍであり、硬化された内壁の厚さは、例えば１０〜１００μｍである。また、硬化された内壁の粘度は、例えば、１００００〜５０００００〔ｐａ・ｓ〕であり、硬化された内壁以外のコンポジットシートの粘度は、例えば、５００〜５０００〔ｐａ・ｓ〕である。
本発明の回路基板は、前述した本発明のコンポジットシートと、コンポジットシートの上面及び下面に設けられた配線パターンと、コンポジットシートの所望の位置に、上下の配線パターン間を電気的に接続するための導電性ペーストからなるビア導体とを備え、ビア導体の外周に位置する樹脂組成物に含まれる紫外線硬化性樹脂を硬化させることによって、ビア導体の外周に硬化壁が形成されている。これにより、この回路基板を形成する際、熱プレス時の導電性ペーストの追従流動が抑制される。なお、配線パターンは公知の方法で形成でき、例えば、基板上に積層された５〜３５μｍの銅箔を、フォトリソグラフィー法等によりパターニングして得られる。また、ビア導体は、例えば、コンポジットシートに形成された貫通孔内に、金属粒子と熱硬化性樹脂とを含む導電性ペーストを充填した後、熱プレス等により加熱、加圧処理して形成することができる。金属粒子としては、例えば、金、銀、銅、ニッケル等を用いることができる。熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、シアネート樹脂等を用いることができる。特に、エポキシ樹脂は、熱硬化後における耐熱性に優れているので好適に使用できる。
また、本発明の回路基板は、配線パターン上に電子部品を更に備え、この電子部品が、コンポジットシート内に埋設されていることが好ましい。これにより、上下の配線パターン間における電気接続の信頼性が高い上に、高密度に部品が実装された回路基板が実現できる。なお、電子部品としては、例えば、半導体素子等の能動部品や、チップインダクタ、チップ抵抗、チップコンデンサ等の受動部品が好適である。
本発明のシート構造体の製造方法は、まず、前述した本発明のコンポジットシートを用意し、このコンポジットシートの少なくとも片面に紫外線遮光性フィルムを貼り合わせる。そして、コンポジットシートの所望の位置に、紫外線遮光性フィルムとコンポジットシートとを貫通する貫通孔をレーザー加工等により形成する。続いて、コンポジットシートに形成された貫通孔の内壁に紫外線を照射し、この内壁に含まれる紫外線硬化性樹脂を硬化させることによって、貫通孔の内壁を硬化させる。これにより、回路基板を形成する際、熱プレス時の導電性ペーストの追従流動を抑制することができる。
本発明の回路基板の製造方法は、まず、上記の製造方法により製造されたシート構造体を用意し、このシート構造体に設けられた貫通孔内に印刷法等により導電性ペーストを充填する。続いて、別に、片面に配線パターンが形成された第１剥離シート及び第２剥離シートを用意する。ここで、第１及び第２剥離シートの材料には、アルミニウムやフッ素樹脂等が好適に使用できる。そして、第１及び第２剥離シートの所望の配線パターン間に貫通孔が配置されるように、シート構造体の上下面に対して第１及び第２剥離シートを位置合わせする。次に、シート構造体の上下面に第１及び第２剥離シートを載置した後、熱プレスにより加熱、加圧処理して、上下の配線パターン間を貫通孔内に形成されたビア導体で電気的に接続する。そして、第１及び第２剥離シートを剥離することにより、シート構造体の上下面に配線パターンを転写する。本製造方法では、貫通孔の内壁を硬化させるため、熱プレスの際、導電性ペーストの追従流動を抑制することができる。これにより、ビア導体と配線パターンとの合致精度が向上し、上下の配線パターン間における電気接続の信頼性が高い回路基板が得られる。以下、本発明の実施形態を詳細に説明する。
［第１実施形態］
まず、本発明の第１実施形態について適宜図面を参照して説明する。参照する図１は、第１実施形態に係る回路基板の断面図である。
図１に示すように、第１実施形態に係る回路基板１００は、熱硬化性樹脂、紫外線硬化性樹脂及び無機フィラーを含む樹脂組成物から構成されたコンポジットシート１０と、コンポジットシート１０の上面及び下面に設けられた配線パターン１２と、上下の配線パターン１２間を電気的に接続するための導電性ペースト１５からなるビア導体１４と、図中下面に設けられた配線パターン１２上に配置され、かつコンポジットシート１０内に埋設された電子部品１３ａ，１３ｂと、図中上面に設けられた配線パターン１２上に配置された電子部品２３ａ，２３ｂとを備え、ビア導体１４の外周に位置する樹脂組成物に含まれる紫外線硬化性樹脂を硬化させることによって、ビア導体１４の外周に硬化壁２０が形成されている。これにより、後述するように、回路基板１００を形成する際、熱プレス時の導電性ペースト１５の追従流動が抑制されるため、ビア導体１４と配線パターン１２との合致精度が向上し、上下の配線パターン１２間における電気接続の信頼性が向上する。
更に、回路基板１００には、コンポジットシート１０の側面に含まれる紫外線硬化性樹脂を硬化させることによって、硬化壁２１が形成されている。これにより、熱プレスの際、コンポジットシート１０の形状の変形を抑制することができる。なお、図１に示す状態においては、コンポジットシート１０の全体が熱硬化された後であるため、硬化壁２０，２１以外の部分も同程度の固さになっている。また、電子部品１３ａ，２３ａとしては、例えば、ベアチップＩＣ（半導体素子）等が使用でき、電子部品１３ｂ，２３ｂとしては、例えば、チップインダクタ、チップ抵抗、チップコンデンサ等が使用できる。また、本実施形態においては、単層の回路基板を例示しているが、背景技術で示したような多層回路基板としてもよい。
次に、回路基板１００の製造方法について適宜図面を参照して説明する。参照する図２及び図３は、回路基板１００の製造方法の一例を示す断面図である。なお、図２及び図３において、図１と同一の構成要素には同一の符号を付し、その説明は省略する。
図２Ａに示すように、まず、コンポジットシート１０を用意し、コンポジットシート１０の両面に紫外線遮光性フィルム５２を貼り合わせ、積層シート５３を作製する。次に、図２Ｂに示すように、積層シート５３の所望の位置に、パンチ加工等により紫外線遮光性フィルム５２とコンポジットシート１０とを貫通する貫通孔２２を形成する。次に、図２Ｃに示すように、積層シート５３の上下面から紫外線５５を照射して、貫通孔２２の内壁２２ａに含まれる紫外線硬化性樹脂を硬化させる。これにより、貫通孔２２の内壁２２ａが硬化されて硬化壁２０が形成されシート構造体６０が得られる。この際、貫通孔２２の内壁面２２１ａ以外のコンポジットシート１０の表面は、紫外線遮光性フィルム５２で覆われているため、硬化されない。そのため、特別なパターンマスクを用意しなくても、コンポジットシート１０に対して紫外線５５を照射するだけで、貫通孔２２の内壁２２ａのみを硬化させることができる。なお、紫外線５５は、コンポジットシート１０の上下面の両方から照射してもよいし、いずれか一方から照射してもよい。いずれか一方から照射する場合は、コンポジットシート１０の照射側の表面にのみ紫外線遮光性フィルム５２を貼り合わせてもよい。
次に、図２Ｄに示すように、貫通孔２２内に導電性ペースト１５を印刷法等により充填する。そして、シート構造体６０を適切な大きさに切断する。図２Ｄに示す例では、両端の貫通孔２２に沿って切断を行い、切断後のシート構造体６０（コンポジットシート１０）の側面に硬化壁２１が形成された構成となるようにしている。
そして、紫外線遮光性フィルム５２を剥離し、図３Ａに示すように、別に、片面に配線パターン１２が設けられた第１剥離シート５６と、片面に配線パターン１２及び電子部品１３ａ，１３ｂが設けられた第２剥離シート５７を用意し、第１及び第２剥離シート５６，５７の所望の配線パターン１２間に貫通孔２２が配置されるように、シート構造体６０の上下面に対して第１及び第２剥離シート５６，５７を位置合わせする。次に、図３Ｂに示すように、シート構造体６０の上下面に第１及び第２剥離シート５６，５７を載置した後、熱プレスにより加熱、加圧処理して、上下の配線パターン１２間を貫通孔２２内に形成された導電性ペースト１５からなるビア導体１４で電気的に接続する。この際、ビア導体１４の外周に硬化壁２０が形成されているため、導電性ペースト１５の追従流動が抑制され、ビア導体１４と配線パターン１２との合致精度が向上し、上下の配線パターン１２間における電気接続の信頼性が向上する。そして、図３Ｃに示すように、第１及び第２剥離シート５６，５７を剥離することにより、シート構造体６０の上下面に配線パターン１２を転写する。最後に、図３Ｄに示すように、図中上側に設けられた配線パターン１２上に、電子部品２３ａ，２３ｂを実装して回路基板１００を得る。なお、本実施形態では、シート構造体６０（コンポジットシート１０）内に、電子部品１３ａ，１３ｂが埋設された構成について例示したが、本発明はこれに限定されず、電子部品１３ａ，１３ｂを設けずに、シート構造体６０を上下の配線パターン間の接続部材として適用することも可能である。
［第２実施形態］
次に、本発明の第２実施形態について適宜図面を参照して説明する。参照する図４は、第２実施形態に係る回路基板の断面図である。なお、図４において、図１と同一の構成要素には同一の符号を付し、その説明は省略する。
図４に示すように、第２実施形態に係る回路基板２００は、熱硬化性樹脂、紫外線硬化性樹脂及び無機フィラーを含む樹脂組成物から構成されたコンポジットシート７０と、コンポジットシート７０の上下に配置された第１回路基板７１及び第２回路基板７２とを備えている。第１及び第２回路基板７１，７２は、その表面及び層間に形成された配線パターン１２と、コンポジットシート７０側にそれぞれ実装された電子部品１３ａ，１３ｂ及び電子部品２３ａ，２３ｂとを備えている。また、コンポジットシート７０は、空隙部２４を有しており、この空隙部２４内に、第１及び第２回路基板７１，７２の表面に形成された配線パターン１２と、電子部品１３ａ，１３ｂ，２３ａ，２３ｂとが配置されている。そして、コンポジットシート７０は、その上下面に配置された配線パターン１２間を電気的に接続するための導電性ペースト１５からなるビア導体１４を備え、ビア導体１４の外周に位置する樹脂組成物に含まれる紫外線硬化性樹脂を硬化させることによって、ビア導体１４の外周に硬化壁２０が形成されている。これにより、後述するように、回路基板２００を形成する際、熱プレス時の導電性ペースト１５の追従流動が抑制されるため、ビア導体１４と配線パターン１２との合致精度が向上し、上下の配線パターン１２間における電気接続の信頼性が向上する。
また、回路基板２００には、コンポジットシート７０の側面及び空隙部２４を形成する内壁に含まれる紫外線硬化性樹脂を硬化させることによって、硬化壁２１，２８が形成されている。これにより、熱プレスの際、コンポジットシート７０の形状の変形を抑制することができる。更に、回路基板２００は、第１回路基板７１にレーザー加工等により貫通孔７５が形成されている。貫通孔７５は、空隙部２４に連通されており、貫通孔７５を通して、空隙部２４内の空気の換気が可能となる。これにより、モジュールの動作時の発生熱により、電子部品１３ａ，１３ｂ，２３ａ，２３ｂを加熱させたり、コンポジットシート７０を膨張させたりする不具合が解消される。また、回路基板２００は、電子部品１３ａ，１３ｂ，２３ａ，２３ｂがコンポジットシート７０に埋設されていないため、製造時において、これらの電子部品に対してダメージを与えるおそれがなくなる。また、製造後において機械的応力が少なく、吸湿した水分が貫通孔７５を通して抜けやすくなるので、リフロー処理工程等の急激な温度上昇を伴う工程において発生するポップコーン現象による不具合の発生が減少する。なお、本実施形態では、第１及び第２回路基板７１，７２として多層回路基板を用いたが、片面又は両面回路基板であってもよい。
次に、回路基板２００の製造方法について適宜図面を参照して説明する。参照する図５は、回路基板２００の製造方法の一例を示す断面図である。なお、図５において、図４と同一の構成要素には同一の符号を付し、その説明は省略する。
図５Ａに示すように、まず、コンポジットシート７０に、回路基板１００の製造方法（図２参照）と同様に、紫外線遮光性フィルム（図示せず）を張り合わせた後、ビア導体１４を形成するための貫通孔２２と、空隙部２４を形成するための貫通孔２９とを形成し、紫外線を照射して、硬化壁２０，２１，２８を形成し、シート構造体６１を形成する。そして、貫通孔２２内に導電性ペースト１５を印刷法等により充填する。続いて、図５Ｂに示すように、別に、第１及び第２回路基板７１，７２を用意し、第１及び第２回路基板７１，７２に設けられた配線パターン１２間に貫通孔２２が配置され、かつ、第１及び第２回路基板７１，７２に設けられた電子部品１３ａ，１３ｂ，２３ａ，２３ｂが貫通孔２９に配置されるように、シート構造体６１の上下面に第１及び第２回路基板７１，７２を位置合わせする。そして、熱プレスにより加熱、加圧処理して、上下の配線パターン１２間を貫通孔２２内に形成された導電性ペースト１５からなるビア導体１４で電気的に接続し、回路基板２００を得る（図５Ｃ）。この際、ビア導体１４の外周に硬化壁２０が形成されているため、導電性ペースト１５の追従流動が抑制され、ビア導体１４と配線パターン１２との合致精度が向上し、上下の配線パターン１２間における電気接続の信頼性が向上する。
本発明の第１実施形態に係る回路基板の断面図である。 本発明の第１実施形態に係る回路基板の製造方法の一例を示す断面図である。 本発明の第１実施形態に係る回路基板の製造方法の一例を示す断面図である。 本発明の第２実施形態に係る回路基板の断面図である。 本発明の第２実施形態に係る回路基板の製造方法の一例を示す断面図である。 従来の部品内蔵回路基板の斜視図である。 従来の表面実装回路基板の平面図である。 従来の部品内蔵回路基板の製造方法を示す断面図である。 従来の部品内蔵回路基板の製造方法の一部を示す断面図である。
符号の説明
１０，７０ 回路基板用コンポジットシート
１２ 配線パターン
１３ａ，１３ｂ，２３ａ，２３ｂ 電子部品
１４ ビア導体
１５ 導電性ペースト
２０，２１，２８ 硬化壁
２２，２９ 貫通孔
２２ａ 内壁
５２ 紫外線遮光性フィルム
５３ 積層シート
５５ 紫外線
５６ 第１剥離シート
５７ 第２剥離シート
６０，６１ シート構造体
１００，２００ 回路基板

Claims (9)

  1. 熱硬化性樹脂を少なくとも含む樹脂組成物を構成材料とする回路基板用コンポジットシートであって、
    前記樹脂組成物は、紫外線硬化性樹脂を更に含むことを特徴とする回路基板用コンポジットシート。
  2. 前記樹脂組成物は、無機フィラーを更に含む請求項１に記載の回路基板用コンポジットシート。
  3. 請求項１又は請求項２に記載の回路基板用コンポジットシートと、前記回路基板用コンポジットシートの少なくとも片面に貼り合わされた紫外線遮光性フィルムとを備えている積層シート。
  4. 請求項１又は請求項２に記載の回路基板用コンポジットシートからなるシート構造体であって、
    前記回路基板用コンポジットシートの所望の位置に貫通孔が形成され、
    前記貫通孔の内壁に含まれる前記紫外線硬化性樹脂を硬化させることによって、前記内壁が硬化されていることを特徴とするシート構造体。
  5. 熱硬化性樹脂を少なくとも含む樹脂組成物を構成材料とする回路基板用コンポジットシートと、前記回路基板用コンポジットシートの上面及び下面に設けられた配線パターンと、前記回路基板用コンポジットシートの所望の位置に、上下の前記配線パターン間を電気的に接続するための導電性ペーストからなるビア導体とを備えた回路基板であって、
    前記樹脂組成物は、紫外線硬化性樹脂を更に含み、
    前記ビア導体の外周に位置する前記樹脂組成物に含まれる前記紫外線硬化性樹脂を硬化させることによって、前記ビア導体の外周に硬化壁が形成されていることを特徴とする回路基板。
  6. 前記配線パターン上に電子部品を更に備え、
    前記電子部品は、前記回路基板用コンポジットシート内に埋設されている請求項５に記載の回路基板。
  7. 前記樹脂組成物は、無機フィラーを更に含む請求項５に記載の回路基板。
  8. 熱硬化性樹脂及び紫外線硬化性樹脂を含む樹脂組成物を構成材料とする回路基板用コンポジットシートを用意し、
    前記回路基板用コンポジットシートの少なくとも片面に紫外線遮光性フィルムを貼り合わせ、
    前記回路基板用コンポジットシートの所望の位置に、前記紫外線遮光性フィルムと前記回路基板用コンポジットシートとを貫通する貫通孔を形成し、
    前記回路基板用コンポジットシートに形成された貫通孔の内壁に紫外線を照射して、前記内壁に含まれる前記紫外線硬化性樹脂を硬化させることによって、前記内壁を硬化させるシート構造体の製造方法。
  9. 請求項８に記載の製造方法により製造されたシート構造体を用意し、
    前記シート構造体に設けられた貫通孔内に導電性ペーストを充填し、
    別に、片面に配線パターンが形成された第１剥離シート及び第２剥離シートを用意し、
    前記第１及び第２剥離シートの所望の前記配線パターン間に前記貫通孔が配置されるように、前記シート構造体の上下面に対して前記第１及び第２剥離シートを位置合わせし、
    前記シート構造体の上下面に前記第１及び第２剥離シートを載置した後、熱プレスにより加熱、加圧処理して、上下の前記配線パターン間を前記貫通孔内に形成されたビア導体で電気的に接続し、
    前記第１及び第２剥離シートを剥離することにより、前記シート構造体の上下面に前記配線パターンを転写する回路基板の製造方法。
JP2004156632A 2004-05-26 2004-05-26 回路基板用コンポジットシート、積層シート、シート構造体、回路基板、シート構造体の製造方法及び回路基板の製造方法 Withdrawn JP2005340469A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004156632A JP2005340469A (ja) 2004-05-26 2004-05-26 回路基板用コンポジットシート、積層シート、シート構造体、回路基板、シート構造体の製造方法及び回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004156632A JP2005340469A (ja) 2004-05-26 2004-05-26 回路基板用コンポジットシート、積層シート、シート構造体、回路基板、シート構造体の製造方法及び回路基板の製造方法

Publications (1)

Publication Number Publication Date
JP2005340469A true JP2005340469A (ja) 2005-12-08

Family

ID=35493688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004156632A Withdrawn JP2005340469A (ja) 2004-05-26 2004-05-26 回路基板用コンポジットシート、積層シート、シート構造体、回路基板、シート構造体の製造方法及び回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP2005340469A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007069606A1 (ja) * 2005-12-14 2007-06-21 Shinko Electric Industries Co., Ltd. チップ内蔵基板およびチップ内蔵基板の製造方法
JP2010153797A (ja) * 2008-12-24 2010-07-08 Internatl Business Mach Corp <Ibm> 半導体インターポーザ及びその製造方法（３次元チップ・スタックのためのシリコン・インターポーザのテスト）
JP2011134845A (ja) * 2009-12-24 2011-07-07 Kyocera Corp 配線基板の製造方法および配線基板
CN112054005A (zh) * 2019-06-05 2020-12-08 矽品精密工业股份有限公司 电子封装件及其制法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007069606A1 (ja) * 2005-12-14 2007-06-21 Shinko Electric Industries Co., Ltd. チップ内蔵基板およびチップ内蔵基板の製造方法
US7989707B2 (en) 2005-12-14 2011-08-02 Shinko Electric Industries Co., Ltd. Chip embedded substrate and method of producing the same
US8793868B2 (en) 2005-12-14 2014-08-05 Shinko Electric Industries Co., Ltd. Chip embedded substrate and method of producing the same
US9451702B2 (en) 2005-12-14 2016-09-20 Shinko Electric Industries Co., Ltd. Chip embedded substrate and method of producing the same
US9768122B2 (en) 2005-12-14 2017-09-19 Shinko Electric Industries Co., Ltd. Electronic part embedded substrate and method of producing an electronic part embedded substrate
US10134680B2 (en) 2005-12-14 2018-11-20 Shinko Electric Industries Co., Ltd. Electronic part embedded substrate and method of producing an electronic part embedded substrate
JP2010153797A (ja) * 2008-12-24 2010-07-08 Internatl Business Mach Corp <Ibm> 半導体インターポーザ及びその製造方法（３次元チップ・スタックのためのシリコン・インターポーザのテスト）
JP2011134845A (ja) * 2009-12-24 2011-07-07 Kyocera Corp 配線基板の製造方法および配線基板
CN112054005A (zh) * 2019-06-05 2020-12-08 矽品精密工业股份有限公司 电子封装件及其制法
CN112054005B (zh) * 2019-06-05 2022-04-08 矽品精密工业股份有限公司 电子封装件及其制法

Similar Documents

Publication Publication Date Title
JP4291279B2 (ja) 可撓性多層回路基板
JP4935823B2 (ja) 回路基板およびその製造方法
KR101475109B1 (ko) 다층배선기판 및 그의 제조방법
JP4876272B2 (ja) 印刷回路基板及びその製造方法
US20150003020A1 (en) Electronic component-embedded printed circuit board having cooling member
WO2010113448A1 (ja) 回路基板の製造方法および回路基板
KR19980064661A (ko) 프린트배선기판과 전자구성부품
JP2006332449A (ja) 多層プリント配線板及びその製造方法
JP2011159855A (ja) 局所多層回路基板、および局所多層回路基板の製造方法
JP2006261387A (ja) モジュールとその製造方法
JP5007164B2 (ja) 多層配線板及び多層配線板製造方法
JP2004274035A (ja) 電子部品内蔵モジュールとその製造方法
JP4268560B2 (ja) 電子部品内蔵モジュールおよびその製造方法
JP2007305617A (ja) 多層配線基板
JP4939519B2 (ja) 多層回路基板の製造方法
JP3733419B2 (ja) 電子部品内蔵型多層基板とその製造方法及びそれに使用するメタルコア基板
JP2011151048A (ja) 電子部品の製造方法および電子部品
JP2005340469A (ja) 回路基板用コンポジットシート、積層シート、シート構造体、回路基板、シート構造体の製造方法及び回路基板の製造方法
JP4954120B2 (ja) 配線基板および実装構造体
KR100888561B1 (ko) 능동소자 내장형 인쇄회로기판 제조 방법
KR101205464B1 (ko) 인쇄회로기판 제조방법
JP2010283300A (ja) 突起電極付き配線基板及び突起電極付き配線基板の製造方法
JP2006186058A (ja) 部品内蔵モジュールとその製造方法
JP2005191549A (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JP5623364B2 (ja) 配線基板、実装構造体および電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090616

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090616