JPH0121638B2 - - Google Patents

Info

Publication number
JPH0121638B2
JPH0121638B2 JP54013571A JP1357179A JPH0121638B2 JP H0121638 B2 JPH0121638 B2 JP H0121638B2 JP 54013571 A JP54013571 A JP 54013571A JP 1357179 A JP1357179 A JP 1357179A JP H0121638 B2 JPH0121638 B2 JP H0121638B2
Authority
JP
Japan
Prior art keywords
heat
insulating layer
substrate
layer
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54013571A
Other languages
English (en)
Other versions
JPS55105398A (en
Inventor
Akihiro Dotani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHO ERU ESU AI GIJUTSU KENKYU KUMIAI
Original Assignee
CHO ERU ESU AI GIJUTSU KENKYU KUMIAI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHO ERU ESU AI GIJUTSU KENKYU KUMIAI filed Critical CHO ERU ESU AI GIJUTSU KENKYU KUMIAI
Priority to JP1357179A priority Critical patent/JPS55105398A/ja
Publication of JPS55105398A publication Critical patent/JPS55105398A/ja
Publication of JPH0121638B2 publication Critical patent/JPH0121638B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

【発明の詳細な説明】 本発明は多層回路基板に関するもので、特に、
マルチLSIパツケージ用の高密度多層回路基板の
構造に関するものである。
従来、ICやLSIを搭載するための多層回路基板
は、厚膜技術よりなるものが主であつた。これは
アルミナなどの耐熱絶縁性基板上に、銀、パラジ
ウム、金などによる導体ペーストと、SiO2CaO、
Al2O3などの無機ガラス系物よりなる絶縁ペース
トとを交互にスクリーン印刷、焼成して形成する
ものである。絶縁層が無機物質で形成されている
ため、熱伝導性が比較的良好であること、必要に
応じて導体層、絶縁層を厚くすることが容易であ
ること、などの長所を有している。しかし、パタ
ーンの形成方法がスクリーン印刷のため、高密度
微細化には限度があり、ICやLSIの集積度があが
つてくると、多層回路基板としては不十分となつ
てきた。又、絶縁層として、耐熱性高分子樹脂を
用い、導体層は蒸着、エツチングプロセスによる
銅、アルミなどからなる多層回路基板もよく知ら
れている。この種のものは、パターン化の技術と
して、露光、現像などの技術を用いること、高分
子樹脂の絶縁特性がすぐれているため、絶縁膜厚
を薄く出き、ヴイアホールも小さく出来ること、
樹脂表面の平滑性が良いため信号線の線巾を細く
出来ることなど高密度微細化のためには適してい
る。しかし、絶縁層に用いられる高分子樹脂の熱
伝導性が悪いために、発熱量の大きい高集積LSI
の搭載には構造上大きな制約があり、不向きであ
つた。特に、LSIを直接搭載する場合、フエース
アンプの方法は不可能である。これは検査上、保
守上大きな問題となつていた。
本発明の目的は、絶縁層として耐熱性高分子樹
脂を用い、高密度微細化を達成すると同時にLSI
搭載用パツドの下に直接基板まで達している放熱
バスを設けることにより、高分子樹脂の熱伝導率
の悪いことにより発生するLSI搭載上の放熱の問
題点を解決し、高集積LSIを多数、フエースアン
プで搭載出来る高密度多層回路基板を提供するこ
とにある。
本発明は以上の目的を達成するために、耐熱絶
縁性基板(もしくは金属基板)上に電気層導体よ
りなる配線導体層及び耐熱性高分子樹脂よりなる
絶縁層が形成されており、この絶縁層上にLSI搭
載用パツドが形成され、このパツドと前記耐熱絶
縁性基板(もしくは金属基板)とを絶縁層を貫通
して結びつける放熱バスが形成されていることを
特徴とする高密度多層回路基板である。
また、(上記多層回路基板におて)LSI搭載用
パツドと、放熱バスが一体化されている構造をも
提供する。
次に本発明について図面を参照して詳細に説明
する。
第1図を参照すると、本発明の一実施例は、セ
ラミツク基板1と、基板1上に形成された高分子
樹脂からなる第1絶縁層6と、絶縁層6上に形成
された第1配線導体層2と、導体層2上に形成さ
れた高分子樹脂からなる第2絶縁層3と、この絶
縁層3に形成されているヴイアホールを通して第
1配線導体層2と接続している第2絶縁層3上の
第2配線導体層4と、第2絶縁層3および第2配
線導体層4上に形成されている高分子樹脂からな
る第3絶縁層5と、絶縁層5上に第3導体層とし
て形成されているLSIのリード接続用パツド8お
よび電源バス9と、全ての絶縁層および導体層を
貫通してセラミツク基板にネジ固定された放熱バ
ス6と、バス6と一体形成されたLSI搭載用パツ
ド7とから構成される。
セラミツク基板としては、アルミナ(Al2O3
基板を用いた。これは、耐熱絶縁性基板としてす
ぐれているばかりでなく、熱伝導性が良好である
からである。配線導体層の金属は金(Au)を使
用した。これはアルミニウムや銅などの金属と比
較し、耐酸化性、耐腐触性、耐マイグレーシヨン
性、化学的安定性などすべての面で優れており、
高集積度LSIを搭載する多層回路用基板に要求さ
れる高信頼性を保証するのに最適だかである。絶
縁層に使用した耐熱高分子樹脂はポリイミド系樹
脂である。耐熱性が他の樹脂に比較し、優れてい
る。放熱バス6としては、熱伝導性が良いものな
らば何でもいいのだが、本実施例では銅を使用し
ている。最良の熱伝導体だからである。図に示さ
れるように、放熱方向に対する断面積がこの放熱
バス6はパツド7より小さい。実際このような構
造にすれば放熱バス6の断面積がLSI搭載用パツ
ドより小さくとも十分放熱の効果があることが確
認されている。したがつて配線導体層2,4に対
して、その配線領域をせばめることはあまりなく
高密度配線を可能にしている。
また、放熱バス6とパツド7とは一体に形成さ
れているため、放熱効果を高めることはもちろ
ん、LSIチツプの交換を容易にする。LSIチツプ
交換の場合はパツド付放熱バス31ごと取りはず
せば良いからである。本実施例では、基板30と
パツド付放熱バス31との接続はネジ式になつて
いるが容易に取りはずしが出来る他の構造でもも
ちろん良い。
【図面の簡単な説明】
第1図は本発明の一実施例の断面図である。 1……セラミツク基板、2,4……導体層、
3,5,6……絶縁層、6……放熱バス、7……
LSI搭載用パツド。

Claims (1)

  1. 【特許請求の範囲】 1 耐熱絶縁性基板もしくは金属基板と、該基板
    上に形成された電気良導体よりなる配線導体層お
    よび耐熱性高分子樹脂よりなる絶縁層と、 最上部の該絶縁層上に突出するLSI搭載用パツ
    ドと、該パツドと一体に形成され前記導体層およ
    び絶縁層を貫通し前記基板に取り外し自由に固定
    された良熱伝導体からなる放熱バスとから構成し
    たことを特徴とする高密度多層回路基板。
JP1357179A 1979-02-08 1979-02-08 High packing density multilayer circuit board Granted JPS55105398A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1357179A JPS55105398A (en) 1979-02-08 1979-02-08 High packing density multilayer circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1357179A JPS55105398A (en) 1979-02-08 1979-02-08 High packing density multilayer circuit board

Publications (2)

Publication Number Publication Date
JPS55105398A JPS55105398A (en) 1980-08-12
JPH0121638B2 true JPH0121638B2 (ja) 1989-04-21

Family

ID=11836846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1357179A Granted JPS55105398A (en) 1979-02-08 1979-02-08 High packing density multilayer circuit board

Country Status (1)

Country Link
JP (1) JPS55105398A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5790234A (en) * 1980-11-27 1982-06-04 Honda Motor Co Ltd Automatic winker canceler
JPS5815288A (ja) * 1981-07-21 1983-01-28 日本電気株式会社 多層配線基板
JPS58219798A (ja) * 1982-06-14 1983-12-21 日本電気株式会社 多層配線基板
JPS5940598A (ja) * 1982-08-30 1984-03-06 北陸電気工業株式会社 多層化した印刷配線回路網基板の製造方法
JPS59193596A (ja) * 1983-04-18 1984-11-02 Kyodo Printing Co Ltd Icカ−ド用icモジユ−ル
US4535385A (en) * 1983-04-22 1985-08-13 Cray Research, Inc. Circuit module with enhanced heat transfer and distribution
JPS62195165A (ja) * 1986-02-21 1987-08-27 Nec Corp 多層配線基板
JPH02232992A (ja) * 1989-03-06 1990-09-14 Nippon Telegr & Teleph Corp <Ntt> 電子回路モジュール

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS549767A (en) * 1977-06-24 1979-01-24 Nippon Electric Co Substrate for multiilayer wiring

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS549767A (en) * 1977-06-24 1979-01-24 Nippon Electric Co Substrate for multiilayer wiring

Also Published As

Publication number Publication date
JPS55105398A (en) 1980-08-12

Similar Documents

Publication Publication Date Title
JPS59167096A (ja) 回路基板
JPH0121638B2 (ja)
JPH0573079B2 (ja)
JPH05191002A (ja) 多層回路板
JP2630293B2 (ja) 多層配線基板
RU2191445C2 (ru) Корпус для монтажа кристалла интегральной схемы и способ ее монтажа
JPH1079568A (ja) プリント配線板の製造方法
JPS60167399A (ja) 高熱伝導性金属ベ−ス回路基板
JPS60134497A (ja) 配線基板およびその製造方法
JP2975711B2 (ja) 終端抵抗内蔵型多層配線基板
JPS60171792A (ja) 金属ベ−ス多層回路基板
JPH0579195B2 (ja)
JP2004179485A (ja) プリント配線板の製造方法及びプリント配線板
JP3167360B2 (ja) 混成集積回路用基板の製造方法
JPH0439231B2 (ja)
JP2705154B2 (ja) プリント配線板の製造方法
JP2656120B2 (ja) 集積回路用パッケージの製造方法
JPH0571139B2 (ja)
JPH0680878B2 (ja) 集積回路
JPS6089996A (ja) 多層回路基板
JP2681205B2 (ja) 膜素子付プリント配線板
JPS59200494A (ja) 混成回路装置
JPH01281796A (ja) 多層プリント配線板の製造方法
JPS589393A (ja) 金属芯印刷配線板
JPH03245589A (ja) 混成集積回路