JPS59200494A - 混成回路装置 - Google Patents

混成回路装置

Info

Publication number
JPS59200494A
JPS59200494A JP7382283A JP7382283A JPS59200494A JP S59200494 A JPS59200494 A JP S59200494A JP 7382283 A JP7382283 A JP 7382283A JP 7382283 A JP7382283 A JP 7382283A JP S59200494 A JPS59200494 A JP S59200494A
Authority
JP
Japan
Prior art keywords
substrate
metal
metal substrate
ceramic
support base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7382283A
Other languages
English (en)
Inventor
良幸 須田
斎藤 民雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7382283A priority Critical patent/JPS59200494A/ja
Publication of JPS59200494A publication Critical patent/JPS59200494A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、集積回路素子、抵抗体素子、コンデンサ素子
、センサ等の機能素子等を基板上に実装した混成回路装
置・に関する。
〔発明の技術的背景とその問題点〕
近年電子機器等の小型化に伴ない、回路上での実装密度
の向上が要求されている。このような要望に対処するた
め、配線パターン密度の向上、さらに、集積回路素子、
抵抗体素子、コンデンサ素子、センサ等の機能素子等を
同一基板上に実装することが行なわれている。同一基板
上に形成することにより、機器の小型化さらには機器に
ホ1を込んだ場合のメインテナンスの容易さ等多くの利
点がある。
しかしながら、薄膜、厚膜技術を用いて高密朋配線を行
なうと、不良が発生すると基板全部を取り換える必要が
あり、特に基板の面積が大きくなるとその確率が高くな
ってしまうため、歩留りが悪く製造コストが上昇してし
まうという問題点がある′。
また各種の素子を一枚の基板上に集積すると、薄膜工程
“、厚膜工程が混在することになり、製造工程が複雑と
なってしまう。さらに発熱抵抗体の形成等高温処理が必
要な場合は、高温処理に耐え得るセラミックス基板を用
いることになり、配線ハターンも高温処理に耐え得るよ
うに例えばAu等の耐酸化性金属を用いることになり装
置全体のコストが篩くなってしまう。
以上の様な問題があり、製造工程が容易でかつ安価な混
成回路装置を得ることは困難なことであった。
〔発明の目的〕
本発明は以上の点を考慮してなされたもので、歩留りが
良く、安価かつ製造容易な混成回路装置を提供すること
を目的とする。
〔発明の概要〕
支持基台と; 導体パターンを有し、集積回路素子が実装されかつ前記
支持基台上に固定された金属基板と;導体パターンを有
し、前記支持基台上に固定されたセラミックス基板又は
ガラス基板とを具備し、前記金属基板の導体バター/と
前記セラミックス基板又はガラス基板の導体パターンと
が電気的接続を有することを特徴とした混成回路装置で
ある。
金属基板は、金属基板上に絶縁体層を介して導体パター
ンが形成された回路基板である。一般にテンレス板、4
−2アロイ等のFe−Ni合金板、亜鉛メッキ鋼板等の
金属基体表面に、エポキシ樹脂、ポリイミド樹脂等の絶
縁性4I)1脂等の絶縁体層を形成し、さらにこの絶縁
体層上にCu 、Au 49の金属箔からなる導体層を
形成したものを用いることができる。
またセラミックス基板、ガラス基板としては、アルミナ
、ベリリア等のセラミックス板、ガラス板上に導体パタ
ーンが形成された回路基板を用いることができる。
互た支持基台としては鉄、亜鉛メッキ銅板、4−270
イ等を用い、金属基板、セラミックス基板又はガラス基
板はネジ止め、接着剤等によシ支持基台上に固定され一
体化される。金属基板、セラミックス基板又はガラス基
板はそれぞれ枚数板用いても良いことはもちろんである
本発明においては、金属基板上に集積回路素子を実装し
、発熱抵抗体、光電変換膜等の高温処理が必要な部分は
セラミックス基板、ガラス基板上に形成する。このよう
に分離して形成することにより、製造が容易かつ低コス
ト化を図ることができる。
すなわち、金属基板、セラミックス基板又はガラス基板
をそれぞれ個別に製造した後、支持基台上に固定するの
で、実質的に支持基台程度の面積を有する回路基板を、
小面積の基板で製造でき、製造が非常に容易となる。ま
た金属基板には高温処理を施す必要がないため、 Au
等の代りに例えばCuペーストS Cu 箔等を用いて
安価な導体パター7分形成することができる。またこの
ように分離して形成することによシ、高温処理工程を別
にすることができるので工程が簡単になる。また金属を
板に比ベコストの高いセラミックス基板を必要最小限度
にとどめることができるため、混成回路装置全体として
のコストも低減することができる。
また金属基板は熱伝導性、放熱性が良好であるため、集
積回路落子からの発熱を逃がすことができる。
さらVCC鉢体パターン高密度化が進むと基板の歩留も
低下する。これは基板面積の増大に伴ない顕著となる。
しかしながら本発明のごとく、&載板に分割して製造す
ることにより、各々の基板の面積が小さくなり歩留が向
上するとともに、たとえ不良品が発生しても全体を父換
する必硬&;I:なく、コスト低減につながる。
金属基板とセラミックス基板又はガラス基板との電気的
接続は、ワイヤボンディング等により行なうが、機器の
温度上昇に伴なう熱膨張率の点によるワイヤの断線等を
防止するため、金#4輛板としてはklより熱膨張係数
がセラミックスに近いステンレス、亜鉛メッキ鋼板、4
−2アロイ等の鉄ニツケル合金を用いることが好ましい
。特にセラミック基板としてAl2O3% 金属基板と
して4−270イの組合わせが好ましい。また放熱性等
の問題から、支持基台にも金属板を用いることが好まし
く、さらに前述と同様に熱膨張率の関イホから4−2ア
ロイ等を用いることが好すしい。
〔発明の効果〕
以上説明したように、本発明によれば歩留りが良く、安
価かつ製造容易な混成回路装置を得ることができる。
〔発明の実施例〕
本発明の詳細な説明する。
第1図は本発明の混成回路装置をサーマルヘットニ用い
た実施例を示す。サーマルヘッドノ断面図である。
本実施例ではアルミナのセラミックス板α呻を用いたセ
ラミックス基板(5)と、4−270イ板を金属基体(
Jとして用いた金属基飯田)を4−2アロイ板からなる
支持基台に)上に固定して混成回路装置を形成した。セ
ラミックス板fil上にはTa−8i02からなる発熱
抵抗体0υをスパッタリング法により形成した。発熱抵
抗体(1υの4極としての導体パターンaのはAlを真
空蒸着することにより形成した。
この発熱抵抗体はセラミック板四上に例えば8本/mm
の密度で複数個形成した。
また金属基体シ[上には絶縁性樹脂としてエポキシ樹脂
を塗布硬化し、絶縁体層a+)釜形成し、この絶縁体層
c2υ上に銅箔を熱圧着し、所望のパターンにエツチン
グして導体パターン(2りを形成した。この金属基板C
B)上には発熱抵抗体0υ駆動用の集積回路素子(ハ)
を実装し、導体パターン(2りとの接続はボンディング
ワイヤ(2りにより行なった。
たのように発熱抵抗体Qlの形成されたセラミックス基
板囚と、集積回路素子123の実装された金属基板の)
とを支持基台(C)上に、接着、ネジ止め等により同定
し、セラミックス基板(5)と金属基板CB)間の電気
的接続はボンディングワイヤ(詞により行なった。
本実施例においては、例えば400 ’O以上の高温処
理が必要な発熱抵抗体Oυをセラミックス基板(5)上
に形成し、高温処理を致しない集積回路素子@用の配線
は金属基板の)上で行なった。金属基板(B)はセラミ
ックス基板(4)に比べ安価であるため、セラミックス
基板(4)を必袈最小限にとどめたため、装置全体とし
てのコストが低減される。またセラミックス基板(ト)
上に発熱抵抗体(lυ、染積回路素子(至)ともに実装
した場合は、導体パターンの形成、発熱抵抗体の形成等
各種の工程が混在するため製造工程が複雑であり、また
使用できる工程も限られたものであったが本実施例のご
とく、金属基板の)、セラミックス基板(4)それぞれ
個別に製造することにより、工程の簡易化が図れる。
また本実施例では1枚の金属基板ω)を用いたが、複数
枚用いてもよいことはいうまでもない。例えば第2図に
平面図として示すように、セラミックス基板(5)をは
さんで相対向するように金属基板(B)。
(I3)を配置し、支持基台(Q上に固定する。2枚の
金属基板o3)、■)を用いる以外の構成は第1図に示
したものと同様とする。この場合セラミックス基板(4
)上の発熱抵抗体を金属基板(B)、■に同様に分担さ
せれば、金属基板(B) 、 (B5上の導体パターン
を同一とすることが可能である。このように同一の導体
パターンを有す金属基板を用いれば、2つの金属基板に
分割しても製造上は同一のプロセスで製造できる。−ま
たさらに分割して多数枚の金属板を用いることも可能で
ある。このよう場合も同一の導体パターンを廟するよう
に設計すれば製造上非常に有効である。
また金属基板上の集積回路素子は、例えばネジ止め等に
より金属基板を固定する除に金属基板表面を保護するた
め金属キャップを同時に固定することも可能である。ま
た金属基板上に集積回路素子以外に抵抗体チップ、コン
デンサチップ等を実装しても良いことはいうまでもない
次に本発明の混成回路装置をイメージセンサに用いた実
施例を示す。第3図はイメージセンサの断面図である。
第1図と同様の荷造を有する部分は同一の番号を用いそ
の説明は省略する。
アルミナからなるセラミックス板(lO)上に高温焼成
によりガラス質のブレース層の)を形成し、この上に例
えばCrからなる電極としての4体バクーン114、例
えばアモルファスシリコン膜等の光電変換膜時、ITO
膜等の透光性電極(16)を順次積層してなる。いわゆ
るサンドイッチ構造の光電変換部を形成する。
また4−270イ板等の金属基板(I3)上には第1図
に示したものと同様に導体パターンを形成し、集積回路
素子を実装する。
このようなイメージセンサにおいては例えば8本/rn
nの眠極はを形成することが要求されるため、これに伴
ない金属基板の)上の導体パターンのべ密度化も要求さ
れるため、銅箔等の導体箔は、エツチングN度の関係か
ら10繍以下のものを用いることが好ましい。
本実施例のように光電変換部をセラミックス基板(4)
上に、駆動回路部を金属基板(B)上に形成するため、
例えば光電変換部が不良の場合は、セラミックス基板(
4)のみを交換すればよく、歩留りの向上とともにコス
ト低減につながる。
【図面の簡単な説明】
第1図は本発明の実施例を示すサーマルヘッドの断面図
、第2図は本発明の実施例を示すサーマルヘッドの平面
図、第3図は本発明の実施例を示fイメージセンサの断
面図。 A・・・セラミックス基板、B・・・金株基板、C・・
・支持基台、12.22・・導体パターン。 代理人 弁理士 則 近 憲 佑 (ほか1名) 第1図 第  2  因 第  3  図

Claims (1)

  1. 【特許請求の範囲】 支持基台と; 導体パターンを有し、集積回路素子が実装されかつ前記
    支持基台上に固定された金属基板と;導体パターンを有
    し、前記支持基台上に同定されたセラミックス基板又は
    ガラス基板とを具備し、前記金属基板の導体パターンと
    、前記セラミックス基板又はガラス基板の導体パターン
    とが電気的接続を有することを特徴とした混成回路装置
JP7382283A 1983-04-28 1983-04-28 混成回路装置 Pending JPS59200494A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7382283A JPS59200494A (ja) 1983-04-28 1983-04-28 混成回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7382283A JPS59200494A (ja) 1983-04-28 1983-04-28 混成回路装置

Publications (1)

Publication Number Publication Date
JPS59200494A true JPS59200494A (ja) 1984-11-13

Family

ID=13529223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7382283A Pending JPS59200494A (ja) 1983-04-28 1983-04-28 混成回路装置

Country Status (1)

Country Link
JP (1) JPS59200494A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61151374U (ja) * 1985-03-08 1986-09-18
JPS6447074U (ja) * 1987-09-16 1989-03-23

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61151374U (ja) * 1985-03-08 1986-09-18
JPS6447074U (ja) * 1987-09-16 1989-03-23

Similar Documents

Publication Publication Date Title
US4912547A (en) Tape bonded semiconductor device
KR0169265B1 (ko) 반도체장치
US5095407A (en) Double-sided memory board
JPS59200494A (ja) 混成回路装置
JPH0121638B2 (ja)
JP3537699B2 (ja) 半導体素子の実装構造体
JP2903013B2 (ja) 金属基板を含む回路パッケージ及び実装方法
JP2636602B2 (ja) 半導体装置
JP2580727B2 (ja) 多層プリント基板の配線方法
JP2965223B2 (ja) 放熱用複合基板
JP2605524B2 (ja) 薄膜多層回路基板
JPH0574943B2 (ja)
JP2817553B2 (ja) 半導体パッケージ構造及びその製造方法
JPS58125859A (ja) 半導体装置
JPH05177856A (ja) サーマルヘッド
JPS61245555A (ja) 半導体用端子接続構体
JPS62265732A (ja) 混成集積回路装置
JP2592869Y2 (ja) 混成ic装置
JPS61272956A (ja) ハイブリツド型半導体装置
JPH08241913A (ja) 半導体パッケージ材料および半導体パッケージ
JPH0680878B2 (ja) 集積回路
JPH03121862A (ja) サーマルヘッドの製造方法
JPS60206673A (ja) サ−マルヘツド
JPS62238760A (ja) サ−マルヘツド
JPS6226896A (ja) 電子回路パツケ−ジ