JPH0451998B2 - - Google Patents

Info

Publication number
JPH0451998B2
JPH0451998B2 JP57002202A JP220282A JPH0451998B2 JP H0451998 B2 JPH0451998 B2 JP H0451998B2 JP 57002202 A JP57002202 A JP 57002202A JP 220282 A JP220282 A JP 220282A JP H0451998 B2 JPH0451998 B2 JP H0451998B2
Authority
JP
Japan
Prior art keywords
plating
conductive layer
lower pattern
conductor
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57002202A
Other languages
English (en)
Other versions
JPS58119694A (ja
Inventor
Masaru Sakaguchi
Toyoji Tsunoda
Ichiro Ishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP220282A priority Critical patent/JPS58119694A/ja
Publication of JPS58119694A publication Critical patent/JPS58119694A/ja
Publication of JPH0451998B2 publication Critical patent/JPH0451998B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】 本発明は配線基板の製造方法に関する。
高密度実装を要求されるコンピユータ等の回路
モジユールに使用する配線基板には、ガラス繊維
にエポキシ樹脂を含浸させ、その両面に金属層を
有する基板を用いたいわゆるプリント配線基板
と、アルミナセラミツク及びガラス等の無機絶縁
基材の面上に印刷方式にて金属パターン層を形成
した厚膜配線基板、更には樹脂基材及び無機絶縁
基材の面上に、めつき及び蒸着にて金属層を形成
する薄膜配線基板が用いられている。これらの配
線基板は、絶縁基材の両面及びその内層部に回路
網を形成するための金属層パターンを有し、これ
らの各層パターンをスルーホール導電体で接続し
ている。従来スルーホール導通体を形成するに
は、絶縁基材部に穴を設け、この穴内に導電性材
料を埋め込む方法がとられており、必ず穴明け工
程が含まれていた。この穴明けにはプリント配線
基板及び厚膜配線基板では微小径ドリルを用いた
ドリリング及び微少径ピンを用いたパンチングに
より、又薄膜配線基板では上記方法にさらに樹脂
エツチング法を組込んだ方法が採られていた。高
密度配線では、これらスルーホール導通穴の占有
するエリアを極力小さくする必要があるが、これ
らの方法による穴明けでは、ドリリング及びパン
チングで最小0.1mm直径が限度であり、エツチン
グ方法では、樹脂を約90度の先端角を有する摺鉢
状に溶解除去するため樹脂の厚さに依存する点が
大きいが、膜厚0.02mmに対し小径を0.02mm確保す
るには大径は0.06mmになり、高密度実装の疎外要
因になつていた。
本発明は上記の欠点を除き、穴明け工程を要せ
ずして、極めて微小径の導通体を精度よく効率的
に形成することを可能にし、高密度実装に適した
配線基板の製造方法を提供することを目的とす
る。
上記目的を達成するため、本発明は、 () ガラス製保持板等よりなる基材の片面に
離型剤を塗布し、該離型剤上にめつき処理用の
導通層を被着した後、該導通層上にホトエツチ
ングプロセスにより導電性の下部パターンを形
成し、 () 形成した下部パターン上に、めつきレジ
スト材を塗布し、乾燥してめつきレジスト膜を
形成するとともに、ホトエツチングプロセスに
より前記レジスト膜の所要位置に前記下部パタ
ーンに達する微小径の穴を形成し、 () 前記めつきレジスト膜をレジストとし、
前記めつき処理用の導通層を電極にして、前記
形成した穴にめつきを施して導通体を形成した
後、前記めつきレジスト膜を除去し、 () 前記めつき処理用の導通層および下部パ
ターン上に、上面を前記導通体の上面と同一高
さに成形した絶縁性樹脂層を形成し、 () 該絶縁性樹脂層上に、前記導通体を介し
て下部パターンに接続される導電性 の上部パ
ターンをホトエツチングプロセスにて形成し、 () 前記ガラス製保持板等よりなる基材、離
型剤およびめつき処理用の導通層を除去し、前
記下部パターン面を露出させる、 工程を付加した構成からなつている。
以下に本発明を第1図及び第2図に示す実施例
に基づいて接続する。第1図a〜kは配線基板の
製造工程順に示した基板の断面図、第2図は本発
明になる方法で製造した配線基板の多層化の方法
説明図である。
第1図aにおいて、表面を平坦化したガラス製
の保持板1の上面に、ガラスとの接着力が小さい
ワツクス等の離型剤2を回転塗布機で厚さが均一
になるよう塗布する。この後、離型剤2上面を塩
化パラジウムを含む活性化液で活性化し、無電解
めつき処理によつて錫層で形成されるめつき用導
通層3を全面に被着させる。この場合、離型剤2
以外の保持板1の裏面及び側面に被着した導通層
は、離型剤2上に被着しためつき用導通層3上に
エツチングレジスト処理を施こした後エツチング
にて除去しておく。また、このめつき用導通層3
は、以降の工程で行なわれる電解めつき処理用の
導電層とするためのもので、次工程で説明する下
部パターンのエツチング処理時にエツチング除去
されない材質のものであれば、錫以外の金属を用
いてもよい。さらに無電解めつき性の点から下地
の銅層を施こし、その上に錫層を施こす方法も有
効である。次にb図に示す如く、ガラス製保持板
1と離型剤2とめつき用導通層3とより成る基材
中のめつき用導通層3上に導電性の下部パターン
になるべく銅層4をめつき処理にて被着させる。
尚基材は上記で例示したものに限らず、又本発明
に於ける配線基板とはこれらを含めたものも含め
ないものも両者を指称する。前記下部パターン
は、回路の低抵抗化の要求から極力厚くすること
が必要であり、処理速度の速い電解めつき法を用
いた。なお、めつき用導通体3及び銅層4の形成
に蒸着法及びスパツタリング法を用いて、それぞ
れの金属を被着することも有効である。次に、銅
層4の上面にエツチングレジスト液を塗布し、乾
燥させた後、露光、現像処理を行なつて、c図に
示す如くエツチングレジスト膜5を形成する。次
に、当該エツチングレジスト膜5をレジストにし
て銅層4をエツチングし、エツチングレジスト膜
5を除去することにより、d図に示す如く所望パ
ターンを有する下部パターン6,6′,6″,6
が形成される。次に、めつきレジスト液を塗布
し、乾燥して、露光、現像することにより、e図
に示す如く下部パターン6の所要位置に、穴8が
貫通されためつきレジスト膜7が形成される。め
つきレジスト膜7はホトエツチングプロセスにて
形成されるため、穴8の壁面はほぼ垂直に近い形
状に仕上げることができ、さらに微細穴の形成が
可能である。また、穴深さを10〜20μmと深く形
成することが容易であることから、後工程で述べ
る、上下導体間の絶縁に必要な間隔を十分確保で
きる。次に、めつきレジスト膜7をレジストに
し、めつき用導通層3を電極にして穴8にめつき
を施す。f図は所望厚さにめつき処理された後、
めつきレジスト膜7を除去した状態で、下部パタ
ーン6の必要箇所に、当該パターンと後述する上
部パターンとを接続する導通体9,9′,9″,9
が形成される。上記下部パターン6と当該導通
体9には、電気伝導度及び耐食性ですぐれている
銅を用いているが、銅はポリイミド系樹脂との接
着力が弱い。このため下部パターン6と導通体9
がポリイミド系樹脂と接触する面に接着力が良好
なクロームを被着させた。クロームは、めつき法
及び蒸着法どちらでも被着させることが可能であ
るが、本実施例では電気めつき法を用いて被着さ
せた。次に、回転塗布機に保持板1下面を吸着保
持させて、回転させながらポリイミド系樹脂〔日
立化成工業(株)製のPIQ(登録商標)〕を塗布す
る。尚本実施例では絶縁性樹脂層としてポリイミ
ド系樹脂を使用したが、エポキシ樹脂等他の樹脂
を使用しても差支えない。もつともPIQ樹脂は、
回転塗布機の回転数によつて膜厚を精度よくコン
トロールできることから、必要な膜厚を容易に得
ることが可能できる。当該樹脂を塗布した後、仮
硬化を200℃で行ない、その後350℃で本硬化処理
を行なう。硬化後の樹脂は導通体上面に若干付着
し、その部分は他部より盛り上がる。これを平面
度の良好な研磨盤を用いて、導通体の上面が露出
するまで研磨することにより、g図に示す如く、
導通体9の上面と絶縁性樹脂層10の上面が同一
高さに形成できる、この際導通体9上に付着した
ポリイミド系樹脂を灰化処理によつて除去して同
一高さにすることもできる。
斯くて、この様に予め導通体を形成した後に、
絶縁性樹脂層を供給することにより基板の穴明け
工程を不要にすることができる。次にh図に示す
如く前記同一高さに形成された平面上に無電解と
電解めつき法にて銅層11を形成し、さらにこの
上面にエツチングレジスト膜12を形成する。こ
の後、エツチングレジスト膜12をエツチングレ
ジストとして、銅層11をエツチングすることに
より、i図に示す如く上部パターン13,13′,
13″が形成される。i図に示す工程まで、上及
び下部のパターンと両者を接続する導通体の形成
が完了する。この後、保持板1を取り外し、離型
剤2とめつき用導通層3及びその下部に存在する
クロム層(図示なし)エツチングで除去し、下部
パターン6,6′,6″,6の下面を露出するこ
とにより両面銅パターン配線板が出来上る。
本発明の配線基板の製造方法によれば、多層化
が非常に高能率で実現できる。次に多層化の方法
について説明する。
多層基板を作成するには、i図に示す状態から
再びe図からi図までの処理工程を繰返えして銅
パターンと導通体を積み上げていく方法と、他の
方法として、j図に示す如く、絶縁性樹脂14を
薄く塗布した後、接続端子15,15′,15″,
15部分を絶縁性樹脂の直接エツチング法にて
開口し、めつき用導通層3を電極として接続端子
15をめつきにて形成する。その後k図に示す如
く下部導体側のめつき用導通層3、離型剤2、保
持板1及びその下面のクロム層を除去した後、接
続端子15を有する両面パターンの基板を形成し
これらを重ね合わせる方法がある。第2図は前記
の両面パターン基板を多層化する方法を示すもの
で、,,は、各両面パターン基板であり、
それぞれの基板下部には下部パターン16,1
7,18があり、上部には相対向する基板の下部
パターンと対向する位置にはんだで形成された接
続用端子19,20,21が設けてある。本図に
おいて、基板の上にさらに他の基板を重ねるこ
とも出来、また基板の下に別の基板を重ねるこ
ともできる。このような状態で位置合せを行なつ
た後、基板の上方と基板の下方から加熱及び
加圧することにより、接続端子19,20,21
は、対向する下部パターン16,17,18等と
金属的に完全に結合され、一体化される。この加
圧、加熱処理によつて、例えば基板の接続用端
子19は、基板の下部パターン17と加圧接触
し、その後の加熱にて、接続用端子19の上面に
はんだが施されている場合、このはんだが溶触し
て、下部パターン17と金属的に接合する。この
場合、絶縁性樹脂層22,23,24は、各基板
間の配線パターンが必要個所以外で接触しないよ
うに保護する役目をしている。
以上説明した如く、本発明の製造方法によれ
ば、予め導通体を形成した後に絶縁性樹脂を供給
するので、基板の穴明け工程が不要になり、しか
も上部導電性パターンと下部導電性パターンを接
続するための導通体の形成をフオトプロセスとめ
つき工程で行つているため、非常に微小な導通体
を精度よく効率的に形成することが可能になり、
従来問題となつていた配線エリアの不足を大巾に
改善し、高密度実装に適した配線基板を得ること
が可能となつた。又本発明の上記方法の繰返しで
多層基板が容易に形成でき、更に当該方法で形成
した基板を複数枚重ね合せて接続用パツドとそれ
に対向する基板の導電性パターンを加圧、加熱し
て金属的に接合することによつて、多層化が非常
に高能率に実現できる。
【図面の簡単な説明】
第1図a〜kは本発明の製造方法の実施例を工
程順に示す基板の断面図、第2図は本発明の方法
により製造した配線基板の多層化の方法説明図で
ある。 3……めつき用導通層、6……下部パターン、
9……導通体、10……絶縁性樹脂層、13……
上部パターン、15……接続端子。

Claims (1)

  1. 【特許請求の範囲】 1 () ガラス製保持板等よりなる基材の片
    面に離型剤を塗布し、該離型剤上にめつき処理
    用の導通層を被着した後、該導通層上にホトエ
    ツチングプロセスにより導電性の下部パターン
    を形成し、 () 形成した下部パターン上に、めつきレジ
    スト材を塗布し、乾燥してめつきレジスト膜を
    形成するとともに、ホトエツチングプロセスに
    より前記レジスト膜の所要位置に前記下部パタ
    ーンに達する微小径の穴を形成し、 () 前記めつきレジスト膜をレジストとし、
    前記めつき処理用の導通層を電極にして、前記
    形成した穴にめつきを施して導通体を形成した
    後、前記めつきレジスト膜を除去し、 () 前記めつき処理用の導通層および下部パ
    ターン上に、上面を前記導通体の上面と同一高
    さに成形した絶縁性樹脂層を形成し、 () 該絶縁性樹脂層上に、前記導通体を介し
    て下部パターンに接続される導電性 の上部パ
    ターンをホトエツチングプロセスにて形成し、 () 前記ガラス製保持板等よりなる基材、離
    型剤およびめつき処理用の導通層を除去し、前
    記下部パターン面を露出させる、 工程からなることを特徴とする配線基板の製造
    方法。 2 () ガラス製保持板等よりなる基材の片
    面に離型剤を塗布し、該離型剤上にめつき処理
    用の導通層を被着した後、該導通層上にホトエ
    ツチングプロセスにより導電性の下部パターン
    を形成し、 () 形成した下部パターン上に、めつきレジ
    スト材を塗布し、乾燥してめつきレジスト膜を
    形成するとともに、ホトエツチングプロセスに
    より前記レジスト膜の所要位置に前記下部パタ
    ーンに達する微小径の穴を形成し、 () 前記めつきレジスト膜をレジストとし、
    前記めつき処理用の導通層を電極にして、前記
    形成した穴にめつきを施して導通体を形成した
    後、前記めつきレジスト膜を除去し、 () 前記めつき処理用の導通層および下部パ
    ターン上に、上面を前記導通体の上面と同一高
    さに成形した絶縁性樹脂層を形成し、 () 該絶縁性樹脂層上に、前記導通体を介し
    て下部パターンに接続される導電性の上部パタ
    ーンをホトエツチングプロセスにて形成し、 () 前記上部パターンおよび絶縁性樹脂層上
    にさらに絶縁性樹脂を塗布し、該塗布した絶縁
    性樹脂の前記上部パターン上の所定位置にホト
    エツチングプロセスにて開口部を形成した後、
    該開口部にめつき処理用の導通層を電極として
    めつきにて接続端子を形成し、 () 前記ガラス製保持板等よりなる基材、離
    型剤およびめつき処理用の導通層を除去し、前
    記下部パターン面を露出させる、 工程からなることを特徴とする配線基板の製造
    方法。
JP220282A 1982-01-12 1982-01-12 配線基板の製造方法 Granted JPS58119694A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP220282A JPS58119694A (ja) 1982-01-12 1982-01-12 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP220282A JPS58119694A (ja) 1982-01-12 1982-01-12 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPS58119694A JPS58119694A (ja) 1983-07-16
JPH0451998B2 true JPH0451998B2 (ja) 1992-08-20

Family

ID=11522763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP220282A Granted JPS58119694A (ja) 1982-01-12 1982-01-12 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JPS58119694A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0614594B2 (ja) * 1988-08-31 1994-02-23 三井金属鉱業株式会社 リジッドフレキシブルプリント配線板の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5310657B2 (ja) * 1972-05-15 1978-04-15
JPS4922552A (ja) * 1972-06-26 1974-02-28
JPS5064767A (ja) * 1973-10-12 1975-06-02
JPS5662398A (en) * 1979-10-26 1981-05-28 Nippon Electric Co Method of manufacturing high density multilayer board
JPS56116697A (en) * 1980-02-19 1981-09-12 Nippon Electric Co Method of forming conductor layer on multilayer circuit board

Also Published As

Publication number Publication date
JPS58119694A (ja) 1983-07-16

Similar Documents

Publication Publication Date Title
US5915753A (en) Method of producing a high-density printed wiring board for mounting
US5891795A (en) High density interconnect substrate
JPH03211792A (ja) 多層回路カード構造及びその製造方法
JPH03148846A (ja) Ic搭載用可撓性回路基板及びその製造法
JP4691763B2 (ja) プリント配線板の製造方法
JP3592129B2 (ja) 多層配線基板の製造方法
JP2002343931A (ja) 配線基板およびその製造方法、マルチチップモジュールおよびその製造方法並びにマルチチップモジュール実装構造体
CN101677067B (zh) 铜核层多层封装基板的制作方法
JPH10303561A (ja) 多層配線基板及びその製造方法
JPH10125819A (ja) 半導体装置用基板並びに半導体装置及びそれらの製造方法
JPWO2000030420A1 (ja) 多層配線基板の製造方法
JPH0451998B2 (ja)
JPS63182886A (ja) プリント配線板およびその製法
JPS63274199A (ja) 多層配線の形成方法
JP4742409B2 (ja) プリント配線板の製造方法
JP4090151B2 (ja) パッケージ基板
JPS58121698A (ja) 多層配線基板
JPS6244880B2 (ja)
JPH0438158B2 (ja)
JP2002314255A (ja) プリント配線基板、及び、プリント配線基板の製造方法
JP2000294933A (ja) 多層回路基板及びその製造方法
JPS63137498A (ja) スル−ホ−ルプリント板の製法
JPH0438157B2 (ja)
JP2006303338A (ja) 多層回路基板とその製造方法
JPS6372192A (ja) 回路板の製造方法