JPS6190496A - 多層配線基板の製造法 - Google Patents
多層配線基板の製造法Info
- Publication number
- JPS6190496A JPS6190496A JP21135584A JP21135584A JPS6190496A JP S6190496 A JPS6190496 A JP S6190496A JP 21135584 A JP21135584 A JP 21135584A JP 21135584 A JP21135584 A JP 21135584A JP S6190496 A JPS6190496 A JP S6190496A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- pillars
- manufacturing
- wiring board
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/1601—Process or apparatus
- C23C18/1603—Process or apparatus coating on selected surface areas
- C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
- C23C18/1612—Process or apparatus coating on selected surface areas by direct patterning through irradiation means
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/1601—Process or apparatus
- C23C18/1603—Process or apparatus coating on selected surface areas
- C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
- C23C18/161—Process or apparatus coating on selected surface areas by direct patterning from plating step, e.g. inkjet
Landscapes
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は多層配線板の形成法に係り、特にマスクレスで
層間の導通部を形成させる方法に関する。
層間の導通部を形成させる方法に関する。
従来より通信機、電子計算装置などの電子機器には部品
の搭載と、それらの部品間の配線を効率良く行なうため
にプリント回路板が用いられている。この回路板は、実
装密度の向上のため、多層板が一般化しつつある。この
多層板の層間は種々の方法で接続される力峠 ［積層板
利用法Ｊ（ｐｒｅ −１ａｍｉｎａｔｅｄ）と「積み上
げ法ｊ （ｌａｙｅｒ ｂｕｉｌｄ −ｕｐ）とに分類
することが出来る。前者の代表的な例が、スルーホール
を用いる方法である。例えば、＠開昭５７−１５４８９
７に示されている技術を第２図を参照して述べる。
の搭載と、それらの部品間の配線を効率良く行なうため
にプリント回路板が用いられている。この回路板は、実
装密度の向上のため、多層板が一般化しつつある。この
多層板の層間は種々の方法で接続される力峠 ［積層板
利用法Ｊ（ｐｒｅ −１ａｍｉｎａｔｅｄ）と「積み上
げ法ｊ （ｌａｙｅｒ ｂｕｉｌｄ −ｕｐ）とに分類
することが出来る。前者の代表的な例が、スルーホール
を用いる方法である。例えば、＠開昭５７−１５４８９
７に示されている技術を第２図を参照して述べる。
先ず（ａ）に示すように、絶縁基板１の上に導体回路用
の金属箔２が形成され、所定の位置にドリル加工などに
よってスルーホール用の孔３をあける。
の金属箔２が形成され、所定の位置にドリル加工などに
よってスルーホール用の孔３をあける。
次に（ｂ）に示すように、全面に化学めっきを行い、化
学めっき層４を設ける。次に（Ｃ）に示すように、レジ
スト５を塗布し、パターンを焼付、現像し、次いで（ｄ
）に示すように所定の厚さの電気めっき層６を設け、そ
の後レジスト５を除去し、エツチングして（ｅ）に示す
ようにスルーホール７および回路パターン８を形成して
いた。
学めっき層４を設ける。次に（Ｃ）に示すように、レジ
スト５を塗布し、パターンを焼付、現像し、次いで（ｄ
）に示すように所定の厚さの電気めっき層６を設け、そ
の後レジスト５を除去し、エツチングして（ｅ）に示す
ようにスルーホール７および回路パターン８を形成して
いた。
多層回路板は、このようにして形成された薄い積層板を
規則正しく位置合せをして重ねて構成する。この技術に
は、接着作業の際の層間の位置合せを維持しなければな
らないという困難があった。
規則正しく位置合せをして重ねて構成する。この技術に
は、接着作業の際の層間の位置合せを維持しなければな
らないという困難があった。
又、スルーホール孔あけの加工精度のため、高密度化が
むずかしいという問題があった。さらに、！間の導通を
穴の壁面に付けた金属膜でとっているた込に抵抗値が高
いという問題があった。
むずかしいという問題があった。さらに、！間の導通を
穴の壁面に付けた金属膜でとっているた込に抵抗値が高
いという問題があった。
これらの問題を解決するための方法として「積み上げ法
」が提案されている。
」が提案されている。
例えば「最新・プリント配線技術」（工業調査会９．２
７）に示されている技術を第３図を参照して述べる。
７）に示されている技術を第３図を参照して述べる。
（ａ）に示すようにキャリアメタル９上にホトレジス）
１０を塗付する。パターンを露光、現像し、次いでＡｕ
、Ｃｕめつき後レジスト除去し、エツチングして（ｂ）
に示すようなめつき１１を形成する。
１０を塗付する。パターンを露光、現像し、次いでＡｕ
、Ｃｕめつき後レジスト除去し、エツチングして（ｂ）
に示すようなめつき１１を形成する。
次いで（Ｃ）に示すようにポリイミド膜１２を形成し、
表面を平坦化する。これで第一層が形成されたことにな
る。
表面を平坦化する。これで第一層が形成されたことにな
る。
次いで、第１表および第４図に示すような過程がとられ
る。
る。
第１表
この操作を第３図（ｄ）のように繰り返すことによシ、
第３図（ｅ）、（ｆ）に示すような多層回路板が形成さ
れる。ここで、第一層１５と第二層１７の間の層間１６
の形成に、第１表のプロセスを３回繰り返している。そ
の理由は、本従来技術の場合、層間の距離がたとえば１
００μｍ必要なのに対し、−回に積層−出来るめっき高
さがたとえば３０μｍ以下であるためである。
第３図（ｅ）、（ｆ）に示すような多層回路板が形成さ
れる。ここで、第一層１５と第二層１７の間の層間１６
の形成に、第１表のプロセスを３回繰り返している。そ
の理由は、本従来技術の場合、層間の距離がたとえば１
００μｍ必要なのに対し、−回に積層−出来るめっき高
さがたとえば３０μｍ以下であるためである。
このように、「積み上げ法」は、高密度化に対応できる
有力な方法であるが、プロセス数が増え、特に層間の導
通をきる過程が膨大な量になるという問題が生じていた
。
有力な方法であるが、プロセス数が増え、特に層間の導
通をきる過程が膨大な量になるという問題が生じていた
。
本発−〇目的は、層間の等連部をマスクレスで形成する
ことにより、プロセス数を低減し且つ導通部に形成され
るめっき柱の高さを任意に制御できる層間導通部形成方
法を提供することである。
ことにより、プロセス数を低減し且つ導通部に形成され
るめっき柱の高さを任意に制御できる層間導通部形成方
法を提供することである。
本発明は、多層配線基板の高密度化に対応する「積み上
げ法」の中で、特にプロセス量の多い層間導通部の形成
過程のプロセス数低減をねらったものである。このプロ
セスは、全て、選択的にパターン、および導通部を形成
させるために必要なものである。
げ法」の中で、特にプロセス量の多い層間導通部の形成
過程のプロセス数低減をねらったものである。このプロ
セスは、全て、選択的にパターン、および導通部を形成
させるために必要なものである。
従来技術で層間導通部のプロキス数が多くなる理由の一
つは、層間距離がある一定以上必要なのに対し、−回に
積層出来るめっきの高さが制限される為、同じプロセス
を何度も繰シ返さなければならない、ということである
。
つは、層間距離がある一定以上必要なのに対し、−回に
積層出来るめっきの高さが制限される為、同じプロセス
を何度も繰シ返さなければならない、ということである
。
先ず、層間距離がある一定以上必要な理由について述べ
る。
る。
すべての電子装置は、その信号処理を高速化する傾向に
ある。高速の信号を扱うにはパッケージや配線基板によ
る信号の遅延は大きな問題となる。
ある。高速の信号を扱うにはパッケージや配線基板によ
る信号の遅延は大きな問題となる。
パッケージや配線基板の電気特性を決定する基本パラメ
ータには抵抗Ｒ１容量Ｃ１インダクタンスＬがある。容
量Ｃは、第５図の、配線の伝送特性を知るためのモデル
において、導体２６と２７の間に存在する絶縁層２５の
厚みｄに反比例し、導体の面積Ｓに比例する量である。
ータには抵抗Ｒ１容量Ｃ１インダクタンスＬがある。容
量Ｃは、第５図の、配線の伝送特性を知るためのモデル
において、導体２６と２７の間に存在する絶縁層２５の
厚みｄに反比例し、導体の面積Ｓに比例する量である。
容量Ｃが大きいと、余分に電気エネルギーを蓄えること
になシ、大きな負荷がかかったようくみえることになる
。
になシ、大きな負荷がかかったようくみえることになる
。
したがって容量Ｃをおさえるためには、層間距離ｄをあ
る長さ以上にしなければならない。
る長さ以上にしなければならない。
次に、これに対して、−回に積層出来るめっきの高さが
制限されてしまう理由について述べる。
制限されてしまう理由について述べる。
第４図（ｅ）から電気めつき２３の高さはフォトレジス
ト２２の厚みによって決定される。ところがフォトレジ
ストの露光の厚みの限界は３０μｍ程度で、これ以上の
厚みになると正常なフォトレジストとして機能しない。
ト２２の厚みによって決定される。ところがフォトレジ
ストの露光の厚みの限界は３０μｍ程度で、これ以上の
厚みになると正常なフォトレジストとして機能しない。
したがって−回に積層比きるめっきの高さには制限があ
る。
る。
以上２つの理由によシ、必要な層間導通部分の厚みを形
成するためには、同じプロセスを何度も繰−シ返□して
積層しなけれ１セならない。 ゛このようプロ
セスの増大化に対し、本発明は、マスクレスでめっき出
来ればプロセスの低減化が図れるのではないか、という
考え方に基づいている。導通部である柱を形成したい部
分のみにレーザ光を照射すれば、その部分のみ選択的に
めっき“柱を立てることができる。さらにレーザ光の照
射時間ヲコントロールすることにより柱の高さが自由に
選べるため、層間の厚みが厚くても一回のプロセスで対
応することが出来る、という利点がある。
成するためには、同じプロセスを何度も繰−シ返□して
積層しなけれ１セならない。 ゛このようプロ
セスの増大化に対し、本発明は、マスクレスでめっき出
来ればプロセスの低減化が図れるのではないか、という
考え方に基づいている。導通部である柱を形成したい部
分のみにレーザ光を照射すれば、その部分のみ選択的に
めっき“柱を立てることができる。さらにレーザ光の照
射時間ヲコントロールすることにより柱の高さが自由に
選べるため、層間の厚みが厚くても一回のプロセスで対
応することが出来る、という利点がある。
以下、本発明の第一の実施例を第１図を用いて説明する
。
。
先ず、絶縁基板３０の上に、導体回路用の金層箔が形成
され、ホトレジスト塗付、パターン露光、現像し、次い
でＣｕめっきし、レジスト除去、エツチングして（ａ）
に示すような第一層ノ（ターフ３１を形成する。次いで
、層間の導通を所望する部分（第１図ではＡ部）に、選
択的なＣｕの柱３２を形成する。この時、具体的にはＣ
ｕの柱３２は、例えば特願昭５８−３４７０号に示され
ているように、基板をＣｕめつき液に浸漬し、Ａ部にレ
ーザ光を静止照射することによって形成することが出来
る。あるいは、Ａ部に局所的にＣｕめつき液を供給し、
かつレーザ光を照射することによって形成することが出
来る。
され、ホトレジスト塗付、パターン露光、現像し、次い
でＣｕめっきし、レジスト除去、エツチングして（ａ）
に示すような第一層ノ（ターフ３１を形成する。次いで
、層間の導通を所望する部分（第１図ではＡ部）に、選
択的なＣｕの柱３２を形成する。この時、具体的にはＣ
ｕの柱３２は、例えば特願昭５８−３４７０号に示され
ているように、基板をＣｕめつき液に浸漬し、Ａ部にレ
ーザ光を静止照射することによって形成することが出来
る。あるいは、Ａ部に局所的にＣｕめつき液を供給し、
かつレーザ光を照射することによって形成することが出
来る。
本実施例ではめつき液として第２表に示すようなＣｕ化
学めっき液を用いた。
学めっき液を用いた。
レーザビームとして出力’１．０ Ｗを有する波長４８
８ｎｍのＡｔレーザを用い、ビーム径３０ μｍに絞っ
てＡ部に照射した。これと同時に、ノズル型をしたセル
から、第２表に示した化学Ｃｕめつき液を５９ｍ／ｍｉ
ｎの速さで噴出させた。その結果、（ｂ）に示すように
直径７０μｍ１高さ１００μｍの柱３２を３００秒で形
成することが出来た。
８ｎｍのＡｔレーザを用い、ビーム径３０ μｍに絞っ
てＡ部に照射した。これと同時に、ノズル型をしたセル
から、第２表に示した化学Ｃｕめつき液を５９ｍ／ｍｉ
ｎの速さで噴出させた。その結果、（ｂ）に示すように
直径７０μｍ１高さ１００μｍの柱３２を３００秒で形
成することが出来た。
ここで形成されためつきの柱の直径は、照射するレーザ
のビーム径によって制御することが出来る。両者の関係
を第６図に示す。
のビーム径によって制御することが出来る。両者の関係
を第６図に示す。
又、めっきの柱の高さは、レーザの照射時間によって制
御することが出来る。レーザビーム径３０μｍφの時の
両者の関係を第７図に示す。
御することが出来る。レーザビーム径３０μｍφの時の
両者の関係を第７図に示す。
このようにして、めっきの柱を形成した次に、第１図（
Ｃ）に示すようにポリイミド膜３４（絶縁膜）を形成し
た。次いで表面研摩により（ｄ）に示すように上部を平
坦化した。との（ｂ）・（Ｃ）・（ψのプロセスが本実
施例で層間導通部を形成する為に必要なものである。
・ 次いで、ホトレジスト付、パターン露光、現像、めっき
、レジスト除去、エツチングにより（ｅ）に示すように
第二層パターン３４が形成される。
Ｃ）に示すようにポリイミド膜３４（絶縁膜）を形成し
た。次いで表面研摩により（ｄ）に示すように上部を平
坦化した。との（ｂ）・（Ｃ）・（ψのプロセスが本実
施例で層間導通部を形成する為に必要なものである。
・ 次いで、ホトレジスト付、パターン露光、現像、めっき
、レジスト除去、エツチングにより（ｅ）に示すように
第二層パターン３４が形成される。
この操作を縁り返すことにより、多層回路板を形成する
ことができるら 尚、本実施例で、第一層パターン３１と第二層パターン
３４は、ホトレジストを使用することによって形成され
たが、バター／数が少ない場合には、めっきの柱３２を
形成した時に使用したセルおよびめっき液を用いてパタ
ーンを直接描画してもよい。この場合、第８図（ａ）に
示すようなパターンを形成したい場合には、第８図Φ）
に示した矢印すに沿ってレーザ光をスイープさせればよ
い。
ことができるら 尚、本実施例で、第一層パターン３１と第二層パターン
３４は、ホトレジストを使用することによって形成され
たが、バター／数が少ない場合には、めっきの柱３２を
形成した時に使用したセルおよびめっき液を用いてパタ
ーンを直接描画してもよい。この場合、第８図（ａ）に
示すようなパターンを形成したい場合には、第８図Φ）
に示した矢印すに沿ってレーザ光をスイープさせればよ
い。
以上のように、本実施例によると、層間の導通部をマス
クレスで形成したためにプロセス数を低減することがで
きる。さらに、形成されるめっき柱の高さも任意に制御
することができる。
クレスで形成したためにプロセス数を低減することがで
きる。さらに、形成されるめっき柱の高さも任意に制御
することができる。
本発明の第二の実施例を第９図上用いて説明する。本実
施例が第一の実施例と違うのは、層間導通部であるめっ
きの柱が電気めりきＫよって形成される点である。その
為、めっき柱を形成する際、導通をとるための全面金属
膜が存在しなければならない。先ず、第９図（ａ）に示
すように絶縁基板４０の上に、導体回路およびめっき柱
形成時の導通用の金属箔が形成され、ホ）ｌ／シスト塗
付、パターン露光、現像、Ｃｕめっきする。次に、層間
の導通を所望する部分（第９図では０部）に、選択的な
Ｃｕの柱４３を形成する。この時、Ｃｕの柱４３は、０
部に局所的にめっき液を供給し、かつレーザ光を照射す
ることによって形成することが出来る。
施例が第一の実施例と違うのは、層間導通部であるめっ
きの柱が電気めりきＫよって形成される点である。その
為、めっき柱を形成する際、導通をとるための全面金属
膜が存在しなければならない。先ず、第９図（ａ）に示
すように絶縁基板４０の上に、導体回路およびめっき柱
形成時の導通用の金属箔が形成され、ホ）ｌ／シスト塗
付、パターン露光、現像、Ｃｕめっきする。次に、層間
の導通を所望する部分（第９図では０部）に、選択的な
Ｃｕの柱４３を形成する。この時、Ｃｕの柱４３は、０
部に局所的にめっき液を供給し、かつレーザ光を照射す
ることによって形成することが出来る。
本実施例では、めっき液として第３表に示すようなＣｕ
電気めっき液を用いた。
電気めっき液を用いた。
第３表
レーザピームとして出力ｌＷを有する波長４８８′ｎｍ
のＡｒレーザを用い、ビーム径３０μｍに絞って０部に
照射した。これと同時に、ノズル盟をしたセルから第３
表に示した電気Ｃｕめつき液を５９ ｍ ／ｍｉｎの速
さで噴出させた。その結果、（Ｃ）に示すように直径７
０μｍ１高さ１００μｍの柱４３を２５０秒で形成する
ことができた。次いで、ホトレジスト塗付、パターン露
光、現像、めっき、レジスト除去、エツチングにより
（ｄ）、 （ｅ） 、 （ｆ）の工程を経て億）に示す
ように第二層パターン４５が形成される。この操作を繰
υ返すことにより、多ノー回路板を形成することができ
る。
のＡｒレーザを用い、ビーム径３０μｍに絞って０部に
照射した。これと同時に、ノズル盟をしたセルから第３
表に示した電気Ｃｕめつき液を５９ ｍ ／ｍｉｎの速
さで噴出させた。その結果、（Ｃ）に示すように直径７
０μｍ１高さ１００μｍの柱４３を２５０秒で形成する
ことができた。次いで、ホトレジスト塗付、パターン露
光、現像、めっき、レジスト除去、エツチングにより
（ｄ）、 （ｅ） 、 （ｆ）の工程を経て億）に示す
ように第二層パターン４５が形成される。この操作を繰
υ返すことにより、多ノー回路板を形成することができ
る。
本発明の第三の実施例を第１０図を参照して述べる。本
実施例と第一の実施例との違いは、めっきの柱があらか
じめ形成されたスルーホールの中に形成されることであ
る。
実施例と第一の実施例との違いは、めっきの柱があらか
じめ形成されたスルーホールの中に形成されることであ
る。
先ず、絶縁基板５０の上に、導体回路用の金属箔が形成
され、ホトレジスト塗付、パターン露光、現像、めっき
、レジスト除去、エツチングして（ａ）に示すような第
一層パターン５１が形成する。次いでポリイミド［５２
を形成し、導通を形成したい部分（第１０図ではＤ部）
に、機械的ドリル又はレーザによりスルーホール５３を
形成する。次に、Ｄ部に局所的にめっき液およびレーザ
光を供給することにより、スルーホール５３内に選択的
なめつき柱を形成することができる。
され、ホトレジスト塗付、パターン露光、現像、めっき
、レジスト除去、エツチングして（ａ）に示すような第
一層パターン５１が形成する。次いでポリイミド［５２
を形成し、導通を形成したい部分（第１０図ではＤ部）
に、機械的ドリル又はレーザによりスルーホール５３を
形成する。次に、Ｄ部に局所的にめっき液およびレーザ
光を供給することにより、スルーホール５３内に選択的
なめつき柱を形成することができる。
以上のように、本発明によれば、層間の導通部がマスク
レスで形成できるので、プロセス数を低減した層間導通
部形成方法を提供できる。さらに形成されるめっき柱の
高さを任意に制御することができる。
レスで形成できるので、プロセス数を低減した層間導通
部形成方法を提供できる。さらに形成されるめっき柱の
高さを任意に制御することができる。
第１図は本発明の第一の実施例を示す工程図、第２図は
「積層板利用法」による従来技術を示す工程図、第３図
および第４図は「積み上げ法」に・よる従来技術を示す
工程図、第５図は層間の距離がある程度必要なことを示
す説明図、第６図はビーム径とめつき柱径の関係を示す
特性図、第７図はレーザ照射時間とめつき柱高さの関係
を示す特性図、第８図はパターン形成方法の一例を示す
斜視図、第９図は本発明の第二の実施例を示す工程図、
第１Ｏ図は本発明の第三の実施例を示す工程図である。 ９・・・キャリアメタル、１０・・・ホトレジスト、１
１・・・めっき、１２・・・ポリイミド膜、１３・・・
ホトレジスト、１４・・・ポリイミド膜、３０・・・絶
縁基板、３１・・・第一層パターン、３２・・・Ｃｕめ
つき柱、３３・・・ポリイミド膜、３４・・・第二層パ
ターン。
「積層板利用法」による従来技術を示す工程図、第３図
および第４図は「積み上げ法」に・よる従来技術を示す
工程図、第５図は層間の距離がある程度必要なことを示
す説明図、第６図はビーム径とめつき柱径の関係を示す
特性図、第７図はレーザ照射時間とめつき柱高さの関係
を示す特性図、第８図はパターン形成方法の一例を示す
斜視図、第９図は本発明の第二の実施例を示す工程図、
第１Ｏ図は本発明の第三の実施例を示す工程図である。 ９・・・キャリアメタル、１０・・・ホトレジスト、１
１・・・めっき、１２・・・ポリイミド膜、１３・・・
ホトレジスト、１４・・・ポリイミド膜、３０・・・絶
縁基板、３１・・・第一層パターン、３２・・・Ｃｕめ
つき柱、３３・・・ポリイミド膜、３４・・・第二層パ
ターン。
Claims (1)
- 【特許請求の範囲】 １、高密度実装基板の導体層と、導体層の上に形成され
た別の導体層との層間接続を、レーザおよびめつき液を
接続部に供給することにより形成されるめつきの柱によ
つて行なうことを特徴とする多層配線基板の製造法。 ２、特許請求の範囲第１項に於いて、上記めつきの柱を
形成した後に、絶縁膜を形成することを特徴とする多層
配線基板の製造法。 ３、特許請求の範囲第１項に於いて、上記めつきの柱は
、あらかじめ形成されたスルーホールの中に形成するこ
とを特徴とする多層配線基板の製造法。 ４、特許請求の範囲第１項に於いて、上記めつき液は、
化学めつき液であることを特徴とする多層配線基板の製
造法。 ５、特許請求の範囲第１項に於いて、上記めつき液は、
電気めつき液であることを特徴とする多層配線基板の製
造法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21135584A JPS6190496A (ja) | 1984-10-11 | 1984-10-11 | 多層配線基板の製造法 |
| US06/786,056 US4659587A (en) | 1984-10-11 | 1985-10-10 | Electroless plating process and process for producing multilayer wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21135584A JPS6190496A (ja) | 1984-10-11 | 1984-10-11 | 多層配線基板の製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6190496A true JPS6190496A (ja) | 1986-05-08 |
Family
ID=16604594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21135584A Pending JPS6190496A (ja) | 1984-10-11 | 1984-10-11 | 多層配線基板の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6190496A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5200026A (en) * | 1990-05-18 | 1993-04-06 | International Business Machines Corporation | Manufacturing method for multi-layer circuit boards |
| US7611982B2 (en) | 2003-04-15 | 2009-11-03 | Tdk Corporation | Method of forming sheet having foreign material portions used for forming multi-layer wiring board and sheet having foreign portions |
-
1984
- 1984-10-11 JP JP21135584A patent/JPS6190496A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5200026A (en) * | 1990-05-18 | 1993-04-06 | International Business Machines Corporation | Manufacturing method for multi-layer circuit boards |
| US7611982B2 (en) | 2003-04-15 | 2009-11-03 | Tdk Corporation | Method of forming sheet having foreign material portions used for forming multi-layer wiring board and sheet having foreign portions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4591411A (en) | Method for forming a high density printed wiring board | |
| US4258468A (en) | Forming vias through multilayer circuit boards | |
| US5786270A (en) | Method of forming raised metallic contacts on electrical circuits for permanent bonding | |
| US5129142A (en) | Encapsulated circuitized power core alignment and lamination | |
| US6000130A (en) | Process for making planar redistribution structure | |
| US4663497A (en) | High density printed wiring board | |
| US20090121351A1 (en) | Process for forming a bump structure and bump structure | |
| US7596862B2 (en) | Method of making a circuitized substrate | |
| US6340841B2 (en) | Build-up board package for semiconductor devices | |
| KR20040111198A (ko) | 반도체탑재용 인쇄배선기판 | |
| US6956182B2 (en) | Method of forming an opening or cavity in a substrate for receiving an electronic component | |
| US3568312A (en) | Method of making printed circuit boards | |
| US6080668A (en) | Sequential build-up organic chip carrier and method of manufacture | |
| US20050146025A1 (en) | Method of forming an opening or cavity in a substrate for receiving an electronic component | |
| US10912194B2 (en) | Printed circuit board | |
| US6207354B1 (en) | Method of making an organic chip carrier package | |
| JPS6190496A (ja) | 多層配線基板の製造法 | |
| JP4282161B2 (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| JP2001308484A (ja) | 回路基板及びその製造方法 | |
| JP2017538280A (ja) | 制約されたはんだ相互接続パッドを備える回路基板 | |
| US5976974A (en) | Method of forming redundant signal traces and corresponding electronic components | |
| AU565755B2 (en) | High density printed wiring board | |
| US6249964B1 (en) | Method for manufacturing a printed circuit board | |
| EP1282343A1 (en) | Method of producing multilayer circuit boards | |
| JPH08307057A (ja) | 多層配線回路基板及びその製造方法 |