DE3110528A1 - Verfahren zur herstellung gedruckter schaltungen - Google Patents

Verfahren zur herstellung gedruckter schaltungen

Info

Publication number
DE3110528A1
DE3110528A1 DE19813110528 DE3110528A DE3110528A1 DE 3110528 A1 DE3110528 A1 DE 3110528A1 DE 19813110528 DE19813110528 DE 19813110528 DE 3110528 A DE3110528 A DE 3110528A DE 3110528 A1 DE3110528 A1 DE 3110528A1
Authority
DE
Germany
Prior art keywords
copper
mask
etching
tin
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19813110528
Other languages
English (en)
Inventor
Herbert 8750 Aschaffenburg Künzig
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Electronic GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19813110528 priority Critical patent/DE3110528A1/de
Priority to FR8204631A priority patent/FR2502444A1/fr
Priority to GB8207926A priority patent/GB2095040A/en
Publication of DE3110528A1 publication Critical patent/DE3110528A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0505—Double exposure of the same photosensitive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/054—Continuous temporary metal layer over resist, e.g. for selective electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0574—Stacked resist layers used for different processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

Licentia Patent-Verwaltungs-G.m.b.H. Theodor-Stern-Kai 1, 6000 Frankfurt 70
Heilbronn, den 10.03.81 SE2-HN-La-fi - HN 81/11
Verfahren zur Herstellung gedruckter Schaltungen
Die Erfindung betrifft ein Verfahren zur Herstellung gedruckter Schaltungen in Kupfer mit partiell verkupferten und verzinnten Anschlußflächen und Bohrungen.
Die fortschreitende Miniaturisierung der diskreten Bauelemente und der steigende Integrationsgrad der integrierten Schaltkreise stellen an deren Verdrahtungseinheiten in Form gedruckter Schaltungen neue Anforderungen. Trotz Perfektionierung der Subtraktiv-Technik können diese Forderungen mit bisherigen Mitteln nicht mehr erfüllt werden. Versuche, mittels Additivtechnik, Semiadditivtechnik, PDR- und Fotoadditivtechnik Geometrien von größer/gleich 5O μηι in einer Massenproduktion zu beherrschen, waren bisher nicht erfolgreich. Fremdeinflüsse wie Staub, Luftfeuchtigkeit, Temperatur, Materialeigenschaften der spezifischen Basismaterialien und der Festresistfolien, scumming effect, Resistfüßchen, Galvanikeinflüsse etc. sind hierfür die Ursache. Der Einsatz von Multilayer-Systemen ist aus preislichen Gründen und wegen der Tatsache, daß diese Systeme kaum repariert werden können, limitiert.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, das die höchsten Ansprüche erfüllen kann und somit die Möglichkeit bietet, Leiterzugbreiten von 50 um aufwärts ohne Einschränkungen und Leiterzugstärken von
15 um, 70 μπι bis 175 um sowie Leiterabstände von 50 um aufwärts ebenfalls ohne Einschränkung kostengünstig herstellen zu können. Diese Aufgabe wird bei einem Verfahren der eingangs erwähnten Art nach der Erfindung dadurch gelöst, daß aus der Kaschierung eines Basismaterials die Struktur des Leiterbildes herausgeätzt wird, danach als Hilfstromzuführung eine Schicht aus Kupfer aufgebracht wird, anschließend mittels der Phot-olacktechnik die Anschlußflächen und Bohrungen partiell verkupfert und verzinnt werden, nach dem Strippen der Photomaske mittels Differenzätzung die Hilfsstromführung aus Kupfer wieder abgetragen wird und anschließend das Leiterbild aus Kupfer mittels einer Schutzschicht gegen Korrosion geschützt wird. Die Schutzschicht besteht vorzugsweise aus einem photopolymeren Epoxidharz.
Bei dem Verfahren nach der Erfindung wird also als erster Schritt aus der Kaschierung des Basismaterials heraus die Struktur des Leiterbildes geätzt. Wird dabei vorteilhafterweise mit einem positiv arbeitenden Flüssigresist mit einem Auflösungsvermögen von ca. 1 um gearbeitet, so ist der Einfluß von Staub sehr gering. Durch die Wahl der Schichtstärke der Kupferkaschierung des Basismaterials wird die Leiterzugstärke festgelegt. Da auf den Leiterzügen keine galvanische Abscheidung erfolgt, entfallen die störenden Einflüsse der Subtraktivtechnik und der Semiadditivtechnik.
Um Kontaktflächen und Bohrungen partiell verkupfern und verzinnen zu können, benötigt man eine Hilfsstromführung. Diese Hilfsstromführung wird ganzflächig aufgetragen und stellt gleichzeitig die Vormetallisierung der Bohrungen
ίρ
dar. Daß die Haftfestigkeit der Hilfsstromfuhrung auf dem freigeätzten Basismaterial nur ca. 2 kp/inch beträgt, stört nicht, denn sie wird ja wieder weggeätzt. Durch eine Differenzätzung nach der partiellen Verkupferung von 30 um und Verzinnung von 8 um bis 20 um je nach Technik wird die Hilfsstromfuhrung entfernt. Um die Differenzätzung zu entschärfen, läßt man vorteilhafterweise die erste Ätzmaske auf den Kupferleiterzügen bestehen und überkupfert diese einfach. Natürlich benötigt man zur partiellen Verkupferung und Verzinnung eine zweite Photo- oder Siebdruckmaske, die aber aufgrund relativ großer Geometrien der Anschlußflächen und Bohrungen unkritisch ist.
Bei einer bevorzugten Ausführungsform der Erfindung ist vorgesehen, die Kupferleiterzüge gegen Korrosion und mechanische Beschädigungen zu schützen. Da die Toleranzen der konventionellen Siebdruckverfahren mit Zweikomponentenlacken bei ca. 0,2 mm liegen, bietet sich hier ein photopolymeres Epoxidharz an, das nach der Belichtung und Entwicklung durch seinen Härterzusatz thermisch bei 135 0C ausgehärtet wird. Die Toleranzen dieses Verfahrens liegen bei 30 um. Die Haftfestigkeit auf Kupfer ist gut.
Für das Verfahren nach der Erfindung gilt beispielsweise folgender Arbeitsplan:
1. Zuschnitt des Basismaterials mit der entsprechenden Kaschierungsschichtstärke.
2. Bohren der Löcher mittels CNC-gesteuerter Bohrmaschine.
3. Entgraten und Feinbürsten.
— St —
4. Auftrag dos positiv arbeitenden Flussigresxstlackes mit einer Schichtstärke von ca. 8 um im Gießverfahren.
5. Belichten und entwickeln des Leiterbildes.
6. Strukturätzung des Leiterbildes vorzugsweise mit
CuCl„-Ätzlösung, alternativ alkalisch.
7. Zweitbelichtung und Entwicklung der Anschlußflächen und Bohrungen.
8. Auftrag dir Hilfsstromführung und Vormetallisierung der Bohrungen mittels chemischer und galvanischer
Kupferabscheidung.
9. Feinbürsten der Vormetallisierung.
10. Auftrag der zweiten Maske im Photo- oder Siebdruck.
11. Partielle Verkupferung (30 \xm) und Verzinnung
(8 bis 20 um).
12. Strippen in Methylenchlorid.
13. Differenzätzung alkalisch mit Aufheller box Bleizinn.
14. Strippen der ersten Photomaske in Methylenchlorid.
15. Aufschmelzen bei Bleizinn.
16. Polieren der Kupferflächen durch Feinbürsten und
Trocknen.
17. Beschichtung mit photopolymeren Epoxidharz im Gießverfahren.
18. Belichtung und Entwicklung mittels Maskenfilm.
19. Aushärtung bei 135 0C, 1 Std.
20. Konturenschnitt.
21. Endkontrolle.
Die Erfindung wird im folgenden an einem Ausführungsbeispiel näher erläutert.
Zur Herstellung einer gedruckten Schaltung nach der Erfindung geht man gemäß der Figur 1 von einer Isolierstoffplatte 1 aus, die beidseitig kupferkaschiert ist und somit auf der einen Oberflächenseite die Kupferschicht 2 und auf der gegenüberliegenden Oberflächenseite die Kupferschicht 3 aufweist. Zur Herstellung einer elektrisch leitenden Verbindung zwischen bestimmten Punkten der einen Oberflächenseite und bestimmten Punkten der anderen Oberflächenseite wird die Isolierstoffplatte 1, die als Basismaterial bezeichnet wird, mit entsprechenden Bohrungen versehen, die von der einen Oberflächenseite zur anderen Oberflächenseite reichen.
Die Bohrungen werden in Abhängigkeit von der Geometrie bzw. den Abmessungen des Basismaterials entweder zu Beginn des Herstellungsverfahrens oder in einem anderen Stadium des Herstellungsverfahrens angebracht. Hat man eine Isolierstoffplatte mit kleiner Geometrie, so werden die Bohrungen vor dem Aufbringen der Photolackschicht hergestellt. Dieses Beispiel zeigt die Figur 2, bei der die doppelt kaschierte Isolierstoffplatt« 1 mit zwei Bohrungen (4, 5) versehen ist. Die Figur 2 zeigt natürlich nur einen Ausschnitt aus dem gesamten Basismaterial; in Wirklichkeit sind natürlich im allgemeinen wesentlich mehr als die zwei dargestellten Bohrungen vorhanden.
- Se -
Nach der Figur 3 wird auf die mit den Bohrungen versehene, doppelt kaschierte Isolierstoffplatte 1 beidseitig eine Photolackschicht (6, 7) aufgebracht. Zur Herstellung des Leiterbildes worden die Photolackschichten 6 und 7 strukturiert belichtet und entwickelt, wodurch sich gemäß der Figur 4 eine Photolackmaske mit der erwünschten Leiterstruktur ergibt. Danach werden die Kupferschichten (2, 3) mit Ausnahme derjenigen Stellen, an denen sich der Photolack befindet, weggeätzt. Dieses Stadium zeigt die Figur 5, bei der auf der Isolierstoffplatte 1 lediglich das Leiterbild (2, 3) mit einer Deckschicht (6, 7) aus Photolack sowi3 die Bohrungen (4, 5) vorhanden sind.
Gemäß der Erfindung sollen bestimmte Bereiche der Leiterbahnen, nämlich die Anschlußstellen sowie die Bohrungen, metallisch verstärkt werden. Zu diesem Zweck werden die verbliebenen Teile der positiv arbeitenden Phololackschichten zum zweiten Mal strukturiert. Die erneut strukturiert behandelten Photolackschichten (6, 7) xnigt die Figur 6, bei der die Photolackschicht durch di>: erneute Strukturierung im Bereich der Bohrungen (4, 5) entfernt ist. Da man beim nachfolgenden galvanischen Abscheiden, das zur Verstärkung der Anschlußstellen und zur Metallisierung der Bohrungen dient, eine Stromzuführung benötigt, wird auf die Anordnung der Figur 6 gemäß der Figur 7 beidseitig eine Kupferschicht (8, 9) aufgebracht, die gleichzeitig als Vormetallisierungsschicht für die Bohrungen und die Anschlußflächen dient. Die Dicke dieser Kupferschichten (8, 9) ist vorzugsweise kleiner als 10 um.
Um die Kupferschichten (8, 9) auf diejenigen Stellen zu beschränken, an denen eine Kupferbedeckung benötigt wird, wird auf die Anordnung der Figur 7 gemäß der Figur 8 auf jeder Oberflächenseite eine zweite Maskenschicht (10, 11) aufgebracht, die durch Belichten und Entwickeln in gewünschte Weise strukturiert wird. Danach erfolgt die gal-
vanische Verstärkung, bei der gemäß der Figur 9 in den Löchern der Maskenschichten (10, 11) auf den freiliegenden Anschlußstellen sowie in den Bohrungen Kupfer (12). und anschließend Zinn (13) abgeschieden wird. Die abgeschiedene Schicht (12, 13) besteht aus einer ca. 30 μια dicken Kupferschicht 12 und einer Zinnschicht 13, die dünner als 20 μπι ist.
Anschließend wird gemäß der Figur IO die zweite Maske (10, 11) sowie die Hilfsstromzuführung (8, 9) entfernt. Zu diesem Zweck wird die zweite Maske (10, 11) vorzugsweise gestrippt und zur Entfernung der Stromzuführung (8, 9) eine Differenzätzung durchgeführt. Danach wird auch die erste Maske (6, 7) auf den Leiterzügen (2, 3) weggestrippt.
Besteht die Verzinnung aus Blei-Zinn, so wird diese vorzugsweise aufgeschmolzen. Kommt es beim Aufschmelzen zu einer Oxidation der aus Kupfer bestehender Leiterzüge, so wird die dabei entstehende Kupferoxidschicht abgetragen, was beispielsweise durch einen Polierprozeß geschieht. Um die Kupferleiterzüge gegen Korrosion zu schützen, werden die Leiterzüge (2, 3) gemäß der Figur vorzugsweise in eine Kunststoffschicht 14 eingebettet. Die Kunststoffschicht 14 besteht vorzugsv/eise aus einem photopolymerem Epoxyharz, welches im Bereich der Bohrungen und Anschlußstellen entfernt wird, um eine nachfolgende Lötung zu ermöglichen. Nach der Strukturierung der Kunststoffschicht 14 wird das Epoxyharz als Zweikomponentensystem thermisch ausgehärtet. Danach wird die Isolierstoffplatte 1 zugeschnitten und geprüft.

Claims (9)

  1. Licentia Patent-Verwaltungs-G.m.b.H. Theodor-Stern-Kai 1, 6OOO Frankfurt 70
    Heilbronn, den 10.03.81 SE2-HN-La-fi - HN 81/11
    Patentansprüche
    IM Verfahren zur Herstellung gedruckter Schaltungen in Kupfer mit partiell verkupferten und verzinnten Anschlußflächen sowie Bohrungen, dadurch gekennzeichnet, daß aus der Kaschierung eines Basismaterials die Struktur des Leiterbildes herciusgeätzt wird, danach als Hilfsstromzuführung eine Schicht aus Kupfer aufgebracht wird, anschließend mittels der Photolacktechnik die Anschlußflächen und Bohrungen partiell verkupfert und verzinnt werden, nach dem Strippen der Photomaske mittels Differenzätzung die Hilfsstromführung aus Kupfer wieder abgetragen wird und anschließend das Leiterbild aus Kupfer mittels einer Schutzschicht gegen Korrosion geschützt wird.
  2. 2) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Leiterbild aus Kupfer mit einem photopolymeren Epoxidharz gegen Korrosion geschützt wird.
  3. 3) Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Bohrungen bei groben Geometrien nach der Strukturätzung des Leiterbildes und bei feinen Geometrien vor der Strukturätzung des Leiterbildes hergestellt werden.
  4. 4) Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß zur Ätzung der Struktur des Leiterbildes eine erste photopolymere Maske verwendet wird, die vorzugsweise positiv arbeitet und mehrfach belichtet und entwickelt werden kann.
  5. 5) Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß nach der Strukturätzung des Leiterbildes die Anschlußflächen und Bohrungen durch eine partielle Zweitbelichtung und Entwicklung des Photolackes freigelegt werden, während auf den Kupferleiterzügen die erste photopolymere Maske als Sperrschicht zur Differenzätzung erhalten bleibt.
  6. 6) Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Hilfsstromführung aus Kupfer chemisch oder chemisch und galvanisch aufgetragen wird und daß die erste photopolymere Maske auf den Kupferleiterzügen überdeckt wird und die Anschlußflächen und Bohrungen vorverkupfert werden.
  7. 7) Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß zur partiellen Verkupferuny und Verzinnung der Anschlußflächen und Bohrungen eine zweite photopolymere Maske oder eine im Siebdruck hergestellte Maske als Galvanoresist verwendet wird.
  8. 8) Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß nach der partiellen Verkupferung und Verzinnung die zweite Maske entfernt und mittels Differenzätzung die HiIfsstromführung aus Kupfer weggeätzt wird, wobei die erste photopolymere Maske auf den Kupferleiterzügen und die Verzinnung auf den Anschlußflächen und Bohrungen einen Ätzangriff dieser Flächen verhindert und dadurch die ursprüngliche Präzision der Struktur erhalten bleibt.
  9. 9) Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß zum Schutz der Leiterzüge aus Kupfer ein photopolymeres Epoxidharz im Gießverfahren aufge-
    tragen wird, das über einen Film belichtet und nach der Ausentwicklung der Anschlußflächen und Bohrungen thermisch ausgehärtet wird.
    IO) Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die partielle Verzinnung aus Glanzzinn, Bleizinn oder aufgeschmolzenem Bleizinn besteht.
DE19813110528 1981-03-18 1981-03-18 Verfahren zur herstellung gedruckter schaltungen Ceased DE3110528A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19813110528 DE3110528A1 (de) 1981-03-18 1981-03-18 Verfahren zur herstellung gedruckter schaltungen
FR8204631A FR2502444A1 (fr) 1981-03-18 1982-03-18 Procede de production de circuits imprimes
GB8207926A GB2095040A (en) 1981-03-18 1982-03-18 Method of producing printed circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19813110528 DE3110528A1 (de) 1981-03-18 1981-03-18 Verfahren zur herstellung gedruckter schaltungen

Publications (1)

Publication Number Publication Date
DE3110528A1 true DE3110528A1 (de) 1982-10-07

Family

ID=6127622

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813110528 Ceased DE3110528A1 (de) 1981-03-18 1981-03-18 Verfahren zur herstellung gedruckter schaltungen

Country Status (3)

Country Link
DE (1) DE3110528A1 (de)
FR (1) FR2502444A1 (de)
GB (1) GB2095040A (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8500906D0 (en) * 1985-01-15 1985-02-20 Prestwick Circuits Ltd Printed circuit boards
JPS63271996A (ja) * 1987-04-28 1988-11-09 Fanuc Ltd 大電流用プリント基板
FI88241C (fi) * 1990-10-30 1993-04-13 Nokia Mobile Phones Ltd Foerfarande foer framstaellning av kretskort
EP1381260A1 (de) * 2002-07-11 2004-01-14 Ultratera Corporation Verfahren zur Plattierung von Verbindungsschichten auf einem Leitermuster einer Leiterplatte

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1142926B (de) * 1961-11-15 1963-01-31 Telefunken Patent Verfahren zur Herstellung gedruckter Schaltungsplatten
DE1206976B (de) * 1963-09-19 1965-12-16 Siemens Ag Verfahren zum Herstellen gedruckter Schaltungen nach der Aufbaumethode
DE1640083A1 (de) * 1966-04-18 1970-05-21 Singer Co Verfahren zum Bilden elektrischer Stromkreisverbindungen durch Belegung
DE1690152B1 (de) * 1968-03-07 1971-04-22 Siemens Ag Verfahren zur Herstellung gedruckter,mit fertig geaetzten Konfigurationen versehener Schaltungsplatten

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE758490A (fr) * 1969-11-05 1971-05-05 Int Standard Electric Corp Perfectionnement aux plaques de circuits imprimes
GB1409737A (en) * 1972-09-29 1975-10-15 Exacta Circuits Ltd Through-hole plated printed circuits
GB1410780A (en) * 1972-09-29 1975-10-22 Exacta Circuits Ltd Through-hole plated printed circuits
US4104111A (en) * 1977-08-03 1978-08-01 Mack Robert L Process for manufacturing printed circuit boards
CA1054259A (en) * 1977-10-14 1979-05-08 John A. Galko Printed circuit board carrying protective mask having improved adhesion

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1142926B (de) * 1961-11-15 1963-01-31 Telefunken Patent Verfahren zur Herstellung gedruckter Schaltungsplatten
DE1206976B (de) * 1963-09-19 1965-12-16 Siemens Ag Verfahren zum Herstellen gedruckter Schaltungen nach der Aufbaumethode
DE1640083A1 (de) * 1966-04-18 1970-05-21 Singer Co Verfahren zum Bilden elektrischer Stromkreisverbindungen durch Belegung
DE1690152B1 (de) * 1968-03-07 1971-04-22 Siemens Ag Verfahren zur Herstellung gedruckter,mit fertig geaetzten Konfigurationen versehener Schaltungsplatten

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z: Electronik Packaging and Production, Mai 1966, S. 20-25 *

Also Published As

Publication number Publication date
FR2502444A1 (fr) 1982-09-24
GB2095040A (en) 1982-09-22

Similar Documents

Publication Publication Date Title
DE69111890T2 (de) Verfahren zur Herstellung einer Mehrschichtleiterplatte.
DE69812179T2 (de) Gedruckte schaltungsplatine mit integrierter schmelzsicherung
DE3113855A1 (de) Verfahren zur herstellung von leiterplatten
EP0508946B1 (de) Metallfolie mit einer strukturierten Oberfläche
DE69012444T2 (de) Excimer-induzierte flexible Zusammenschaltungsstruktur.
DE3013667C2 (de) Leiterplatte und Verfahren zu deren Herstellung
AT514564B1 (de) Verfahren zum Ankontaktieren und Umverdrahten
DE3110528A1 (de) Verfahren zur herstellung gedruckter schaltungen
DE1199344B (de) Verfahren zur Herstellung einer gedruckten Schaltungsplatte
DE69027530T2 (de) Verfahren zur erhöhung des isolationswiderstandes von leiterplatten
US5283949A (en) Method of producing a printed circuit board having a conductive pattern thereon
DE2926516A1 (de) Verfahren zur herstellung eines metallfolienwiderstandes und metallfolienwiderstand
DE3121131C2 (de) Verfahren zur Herstellung von mit Leiterbahnen versehenen Schaltungsplatten mit metallischen Durchkontaktierungen
EP0370133A1 (de) Verfahren zur Herstellung von Leiterplatten
DE2838982B2 (de) Verfahren zum Herstellen von Mehrebenen-Leiterplatten
DE19625386A1 (de) Verfahren zur Herstellung einer Leiterplatte
EP0016952B1 (de) Verfahren zum Herstellen von mit Abdeckungen versehenen Leiterplatten
DE60005354T2 (de) Leiterplattenherstellung
DE3780995T2 (de) Verfahren zur herstellung eines metallischen musters.
DE68922715T2 (de) Verfahren und Laminat zum Verhindern des Eindringens einer Ätzflüssigkeit in die Grenzfläche zwischen einer Schutzmaske und einer unterliegenden Metallschicht.
DE2645947A1 (de) Verfahren zur herstellung gedruckter schaltungen
DE3412502A1 (de) Verfahren zur herstellung von leiterplatten
DE1615853A1 (de) Verfahren zum Herstellen von gedruckten Schaltungen
DE2526554C3 (de) Diskretes Überkreuzungschip für einzelne Leiterbahnfiberkreuzungen bei Hybridschaltungen und Verfahren zu seiner Herstellung
EP0107071A2 (de) Verfahren zur Herstellung von Halbleiterchip-Filmträgern

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection
8127 New person/name/address of the applicant

Owner name: TELEFUNKEN ELECTRONIC GMBH, 7100 HEILBRONN, DE