DE2526554C3 - Diskretes Überkreuzungschip für einzelne Leiterbahnfiberkreuzungen bei Hybridschaltungen und Verfahren zu seiner Herstellung - Google Patents

Diskretes Überkreuzungschip für einzelne Leiterbahnfiberkreuzungen bei Hybridschaltungen und Verfahren zu seiner Herstellung

Info

Publication number
DE2526554C3
DE2526554C3 DE2526554A DE2526554A DE2526554C3 DE 2526554 C3 DE2526554 C3 DE 2526554C3 DE 2526554 A DE2526554 A DE 2526554A DE 2526554 A DE2526554 A DE 2526554A DE 2526554 C3 DE2526554 C3 DE 2526554C3
Authority
DE
Germany
Prior art keywords
substrate
chip
plastic
individual
conductor track
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2526554A
Other languages
English (en)
Other versions
DE2526554A1 (de
DE2526554B2 (de
Inventor
Karl Dipl.-Phys. 8000 Muenchen Breuninger
Detlef Dipl.-Phys. Dr. 8031 Steinebach Haberland
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2526554A priority Critical patent/DE2526554C3/de
Priority to CH473876A priority patent/CH594990A5/xx
Priority to JP51065492A priority patent/JPS5214870A/ja
Priority to IT24083/76A priority patent/IT1063983B/it
Priority to SE7606716A priority patent/SE422645B/xx
Priority to FR7617776A priority patent/FR2334210A1/fr
Priority to GB24513/76A priority patent/GB1545892A/en
Priority to FR7630915A priority patent/FR2328294A2/fr
Publication of DE2526554A1 publication Critical patent/DE2526554A1/de
Publication of DE2526554B2 publication Critical patent/DE2526554B2/de
Application granted granted Critical
Publication of DE2526554C3 publication Critical patent/DE2526554C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/222—Completing of printed circuits by adding non-printed jumper connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10363—Jumpers, i.e. non-printed cross-over connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Structure Of Printed Boards (AREA)

Description

Die Erfindung betrifft ein diskretes Überkreuzungschip für einzelne Leiterbahnüberkreuzungen bei Hybridschaltungen, wobei die auf einem Substrat angeordnete metallisierte Oberfläche zwei im Abstand voneinander angeordnete metallische Erhöhungen aufweist.
Bei der Herstellung hybrider Schaltungen in Dünn- und/oder Dickschichttechnik auf Keramik-Substraten kommt man wegen der möglichen hohen Packungsdichte aktiver und passiver Bauelemente ohne Leiterbahnüberkreuzungen nicht aus.
Für den Fall, daß eine Vielzahl von Überkreuzungen notwendig ist, sind zahlreiche technologische Lösungsmöglichkeiten bekannt.
So ist zunächst die Mehrlagentechnik zu nennen, bei der die untere Leiterbahnebene und die Isolierschicht in Dickschichttechnik hergestellt werden. Die oberste Leiterbahnebene wird in Dünnschichttechnik erzeugt, wobei die beiden Leiterbahnebenen an bestimmten, schaltungstechnisch notwendigen Stellen durch die Isolierschicht hindurch kontaktiert sind.
Weiterhin ist die zweiseitige Verdrahtung auf einem Substrat zu nennen, bei der zur elektrischen Kontaktierung der beiden Substratseiten lasergebohrte Löcher verwendet werden.
An dritter Stelle ist das von den Bell Laboratories entwickelte Cross-over-Verfahren zu nennen, bei dem galvanisch abgeschiedene Goldbrücken zur Überkreuzung verwendet werden.
Schließlich können Halbleiter-Flip-chips mit integrierten Leiterbahnabschnitten dazugewählt werden, wobei die Leiterbahnabschnitte viele Brückenstege bilden.
Allen diesen Möglichkeiten ist gemeinsam, daß zur Erzeugung der Leiterbahnüberkreuzungen eine Vielzahl von Arbeitsschritten und Fotomasken erforderlich sind, weswegen sich diese Techniken nur bei einer hohen Dichte von Überkreuzungsstellen lohnen.
Durch die DE-OS 19 37 009 ist weiterhin ein diskretes Oberkreuzungschip bekannt, bei dsm auf einem Substrat einseitig eine Leiterbahn aufgebracht ist, die zwei im Abstand voneinander angeordnete Erhöhungen aufweist
Diese Art, Oberkreuzungen von Leiterbahnen des Substrates vorzunehmen, stellt eine wesentliche Verbesserung dar, wenn lediglich eine geringe Anzahl von Oberkreuzungen erforderlich ist
In vielen Fällen reicht jedoch die Spannungsfestigkeit gegenüber den unter ihnen verlaufenden Leiterbahnen nicht aus.
Es ist Aufgabe der Erfindung, dieses bekannte Oberkreuzungschip so weiterzubilden, daß eine hohe Spannungsfestigkeit gegenüber anderen Bauelementen bzw. Leiterbahnen erreicht wird.
Die Aufgabe wird gemäß der Erfindung dadurch gelöst, daß das Substrat an seiner metallisierten Oberfläche mit einem lichtempfindlichen elektrisch nichtleitfähigem Kunststofflack hoher und dauerhafter Spannungsfestigkeit überzogen ist, wobei der Kunststofflack an zumindest zwei Stellen durch Lotpimpel unterbrochen ist, die aus der Kunststofflackfläche hervorragen.
Durch den Kunststofflack wird eine hohe Spannungsfestigkeit erzielt Weiterhin bietet dieser Lack einen Schutz vor Kürzschlüssen zur unteren, zu überkreuzenden Leiterbahn. Durch die Lotpimpel ist es außerdem möglich, bei der Überkreuzung dieses Chip leicht in eine Leiterbahnebene einzulöten bzw. zu kleben.
Im folgenden wird ein Verfahren zur Herstellung von diskreten Überkreuzungschips nach der Erfindung beschrieben.
Dieses Verfahren besteht darin, daß ein Substrat zunächst einseitig ganzflächig metallisiert wird, daß diese Fläche anschließend mit lichtempfindlichem Kunststofflack beschichtet wird, daß dieser Lack mit Ausnahme von einzelnen Kontaktstellen belichtet und entwickelt wird, so daß einzelne Metallflecken frei von Kunststofflack bleiben, daß danach das komplette Substrat in ein Lotbad getaucht wird, und daß das Substrat anschließend derart in Einzelsubstrate aufgeteilt wird, daß jeweils zumindest zwei mit Lot versehene Metallflecken einen Chip bilden.
Es ist somit möglich, eine Vielzahl solcher Chips in einem Fertigungsvorgang herzustellen und zwar in den verschiedensten geometrischen Abmessungen.
Die Aufteilung kann u. a. durch Zersägen oder Lasertrennen vorgenommen werden.
Im folgenden sei die Erfindung anhand von zwei Figuren näher erläutert.
F i g. 1 ein ganzflächig metallisiertes, mit Kunststofflack bedecktes und bereits belichtetes und entwickeltes Substrat und
Fig.2 ein Einzelsubstrat nach dem Beloten im Querschnitt.
In Fig. 1 sind durch die gestrichelten Linien 1, 2 die Sägeschnitte angedeutet, bei denen das Substrat in einzelne Überkreuzungschips zersägt wird. Wie aus F i g. 2 hervorgeht, ist das Substrat 3 mit einer einseitig aufgebrachten Metallschicht 4 und danach mit einem Kunststofflack 5 beschichtet, mit Ausnahme an den Kontaktstellen 6,7. Diese Stellen sind in F i g. 1 ebenfalls angedeutet. Im Gegensatz zur Darstellung nach Fig. 1 ist las so gewonnene Substrat vor dem Zersägen noch in ein Lotbad getaucht worden, so daß Lotpimpel 8, 9 gebildet sind, die mit der metallischen Schicht 4 in Verbindung, stehen.
Hierzu 1 Blatt Zeichnungen

Claims (2)

Patentansprüche:
1. Diskretes Oberkreuzungschip für einzelne Leiterbahnüberkreuzungen bei Hybridschaltungen, wobei die auf einem Substrat angeordnete metallisierte Oberfläche zwei im Abstand voneinander angeordnete metallische Erhöhungen aufweist, dadurch gekennzeichnet, daß das Substrat an seiner metallisierten Oberfläche (4) mit einem lichtempfindlichen elektrisch nichtleitfähigem Kunststofflack (5) hoher und dauerhafter Spannungsfestigkeit überzogen ist, wobei der Kunststofflack an zumindest zwei Stellen durch Lotpimpel (8, 9) unterbrochen ist, die aus der Kunststofflackfläche hervorragen.
_
2. Veifahren zur Herstellung eines diskreten Oberkreuzungschips nach Anspruch 1, dadurch gekennzeichnet, daß ein Substrat zunächst einseitig ganzflächig metallisiert wird, daß diese Fläche anschließend mit lichtempfindlichem Kunststofflack beschichtet wird, daß dieser Lack mit Ausnahme von einzelnen Kontaktstellen belichtet und entwickelt wird, so daß einzelne Metallflecken frei von Kunststofflack bleiben, daß danach das komplette Substrat in ein Lotbad getaucht wird, und daß das Substrat anschließend derart in Einzelsubstrate aufgeteilt wird, daß jeweils zumindest zwei mit Lot versehene Metallflecken einen Chip bilden.
DE2526554A 1975-06-13 1975-06-13 Diskretes Überkreuzungschip für einzelne Leiterbahnfiberkreuzungen bei Hybridschaltungen und Verfahren zu seiner Herstellung Expired DE2526554C3 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE2526554A DE2526554C3 (de) 1975-06-13 1975-06-13 Diskretes Überkreuzungschip für einzelne Leiterbahnfiberkreuzungen bei Hybridschaltungen und Verfahren zu seiner Herstellung
CH473876A CH594990A5 (de) 1975-06-13 1976-04-14
JP51065492A JPS5214870A (en) 1975-06-13 1976-06-04 Discrete crossover chips for indivisual wiring crossovers in hybrid circuit
IT24083/76A IT1063983B (it) 1975-06-13 1976-06-09 Chip discreti per singoli incrocifra piste conduttrici di circuiti ibridi e procedimento per la loro fabbricazione
SE7606716A SE422645B (sv) 1975-06-13 1976-06-11 Diskret overkorsningschips for enskilda ledningskorsningar vid hybridkretsar och forfarande for dess framstellning
FR7617776A FR2334210A1 (fr) 1975-06-13 1976-06-11 Microplaquettes individuelles a croisements pour differents croisements de voies conductrices dans des circuits hybrides et procede pour leur fabrication
GB24513/76A GB1545892A (en) 1975-06-13 1976-06-14 Printed circuits
FR7630915A FR2328294A2 (fr) 1975-06-13 1976-10-14 Microplaquettes individuelles a croisements pour differents croisements de voies conductrices dans des circuits hybrides, et procede pour leur fabrication.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2526554A DE2526554C3 (de) 1975-06-13 1975-06-13 Diskretes Überkreuzungschip für einzelne Leiterbahnfiberkreuzungen bei Hybridschaltungen und Verfahren zu seiner Herstellung

Publications (3)

Publication Number Publication Date
DE2526554A1 DE2526554A1 (de) 1976-12-16
DE2526554B2 DE2526554B2 (de) 1979-07-12
DE2526554C3 true DE2526554C3 (de) 1980-03-20

Family

ID=5949068

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2526554A Expired DE2526554C3 (de) 1975-06-13 1975-06-13 Diskretes Überkreuzungschip für einzelne Leiterbahnfiberkreuzungen bei Hybridschaltungen und Verfahren zu seiner Herstellung

Country Status (7)

Country Link
JP (1) JPS5214870A (de)
CH (1) CH594990A5 (de)
DE (1) DE2526554C3 (de)
FR (1) FR2334210A1 (de)
GB (1) GB1545892A (de)
IT (1) IT1063983B (de)
SE (1) SE422645B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0237805A (ja) * 1988-07-28 1990-02-07 Oki Electric Ind Co Ltd ページャー用アンテナ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5212040Y2 (de) * 1972-04-11 1977-03-16

Also Published As

Publication number Publication date
DE2526554A1 (de) 1976-12-16
DE2526554B2 (de) 1979-07-12
GB1545892A (en) 1979-05-16
JPS5214870A (en) 1977-02-04
SE7606716L (sv) 1976-12-14
CH594990A5 (de) 1978-01-31
IT1063983B (it) 1985-02-18
FR2334210A1 (fr) 1977-07-01
FR2334210B1 (de) 1978-12-15
SE422645B (sv) 1982-03-15

Similar Documents

Publication Publication Date Title
DE3434672C2 (de) Verfahren zur Herstellung von flexiblen Leiterplatten für hohe Biegebeanspruchung
DE2355471A1 (de) Aus mehreren ebenen bestehende packung fuer halbleiterschaltungen
DE2752438A1 (de) Anordnung fuer das packen von monolithisch integrierten halbleiterschaltungen
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE2353276A1 (de) Doppelseitige schaltung fuer mehrschichtschaltungen und verfahren zu ihrer herstellung
DE3544539C2 (de) Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung
EP0575292A1 (de) Verfahren zur Herstellung von Substraten mit Durchführungen
DE2351943A1 (de) Verfahren zur herstellung integrierter schaltungen
DE3013667A1 (de) Leiterplatte und verfahren zu deren herstellung
EP0167732B1 (de) Verfahren zur Herstellung eines Basismaterials für eine Hybridschaltung
DE3245272A1 (de) Verfahren zur herstellung miniaturisierter dick- und duennschichtschaltungen
DE2526554C3 (de) Diskretes Überkreuzungschip für einzelne Leiterbahnfiberkreuzungen bei Hybridschaltungen und Verfahren zu seiner Herstellung
EP1097616A1 (de) Verfahren zur herstellung von leiterplatten mit groben leiterstrukturen und mindestens einem bereich mit feinen leiterstrukturen
DE3445690A1 (de) Verfahren zur herstellung eines substrates mit einem oder mehreren durchgehenden loechern
EP0931439B1 (de) Verfahren zur bildung von mindestens zwei verdrahtungsebenen auf elektrisch isolierenden unterlagen
DE3709770C2 (de)
DE102009023629B4 (de) Leiterplatte und Herstellungsverfahren
WO1993005631A1 (de) Leistungselektroniksubstrat und verfahren zu dessen herstellung
CH658157A5 (de) Verfahren zum herstellen von leiterplatten mit mindestens zwei leiterzugebenen.
DE2546736C3 (de) Diskretes Überkreuzungschip für einzelne Leiterbahnüberkreuzungen bei Hybridschaltungen und Verfahren zu seiner Herstellung
DE1665395B1 (de) Verfahren zur herstellung gedruckter leiterplatten
DE3110528A1 (de) Verfahren zur herstellung gedruckter schaltungen
DE2629303B2 (de) Mehrschichtleiterplatte und Verfahren zu ihrer Herstellung
DE2324006A1 (de) Verfahren zur herstellung einer mehrschicht-dickfilmschaltung mit leitenden kreuzverbindungen
EP0717587A2 (de) Mehrlagen-Leiterplatte

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee