DE2645947A1 - Verfahren zur herstellung gedruckter schaltungen - Google Patents
Verfahren zur herstellung gedruckter schaltungenInfo
- Publication number
- DE2645947A1 DE2645947A1 DE19762645947 DE2645947A DE2645947A1 DE 2645947 A1 DE2645947 A1 DE 2645947A1 DE 19762645947 DE19762645947 DE 19762645947 DE 2645947 A DE2645947 A DE 2645947A DE 2645947 A1 DE2645947 A1 DE 2645947A1
- Authority
- DE
- Germany
- Prior art keywords
- holes
- base
- exposed
- areas
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0346—Deburring, rounding, bevelling or smoothing conductor edges
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0548—Masks
- H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Description
INTERNATIONAL COMPUTERS LIMITED, ICL House, Putney, London S.W. 15,
England
Verfahren zur Herstellung gedruckter Schaltungen.
Die Erfindung bezieht sich auf die Herstellung von gedruckten Schaltungen mit durchgehenden Löchern in einer Isolierschicht
oder Unterlage zur Erzielung elektrischer Zwischenverbindungen zwischen stromleitendem Material auf entgegengesetzten Seiten
der Isolierschicht oder der Unterlage.
Gedruckte Schaltungen, die heutzutage Anwendung finden, weisen häufig eine Unterlage und verschiedene Schichten aus elektrisch
leitenden Ebenen und/oder stromleitende Systeme auf, die voneinander durch Isolierschichten getrennt und elektrisch isoliert
sind und auf denen Stromkreiselemente befestigt sind, die im
Betrieb mit den Stromleiterebenen verbunden sind.
Bisher war es zur Ausbildung solcher Stromkreise notwendig, Schichten aus stromleitenden Materialien und isolierenden Materialien
abwechselnd nacheinander aufzutragen. In der Praxis hat dies zu verhältnismäßig niedrigem Produktionsausstoß geführt,
da jeder in den Endstufen der Produktion aufgetretenen Fehler zu einer Aussonderung der gesamten Schaltungsanordnung geführt
hat.
709817/0712
Konto: Bayerische Vereinsbank (BLZ 75020073) 5 804 248 Postscheckkonto München 893 69 - 801
Gerichtsstand Regensburg
11.1O.1976 W/He - i - I/p 8717
Um diese Schwierigkeiten zu überwinden, wurde bereits vorgeschlagen,
den Aufbau der Stromkreisanordnungen in wenigstens zwei Haupteinheiten aufzuteilen.
Die erste Einheit weist eine metallische Unterlage auf, die
zur Ableitung der während des Betriebes erzeugten Wärme dient und die auch die Abstützung für die Energiezuführschichten
bildet. Die zweite Einheit weist einen flexiblen Kunststofffilm auf, der auf entgegengesetzten Seiten stromleitende Schichten
aufnimmt, die kontinuierliche Schichten oder stromleitende Schemen ergeben, welche die Signalverbindungspfade der Stromkreisanordnung
und einige der Energieverbindungen darstellen, die die
Stromkreiskomponenten miteinander verketten, welche mit der vollständigen Schaltung verbunden und auf der zweiten Einheit befestigt
sind.
Die Unterlage der zweiten Komponente kann eine Schicht aus
Polyimidfilm aufweisen, die beispielsweise eine Dicke von 25 bis 50 ;um besitzt.
Vorliegende Erfindung befaßt sich vorzugsweise mit der Ausbildung dieser zweiten Einheit und soll insbesondere Schwierigkeiten
überwinden, die in Verbindung mit der Ausbildung von durchgehenden Lochern in der dann flexiblen Unterlage und dem nachfolgenden
Bedecken der Wandungen der Löcher mit einem elektrisch leitenden Metallbelag bestehen, damit ein- elektrisch leitender
Pfad von einem -Ende des Loches zum anderen entsteht.
Die Ausbildung derartiger plattierter Löcher, die eine elektrische
Kontinuität von einer Oberfläche der Unterlage zur anderen ergeben, stellt eine erhebliche Schwierigkeit, die sich aus der
Verwendung einer sehr dünnen Schicht eines flexiblen Materiales ergibt, dar.
Bei einem bisher verwendeten Verfahren zur Herstellung der doppelseitigen gedruckten Schaltanordnungen mit durchgehenden
Löchern, die mechanisch zu bohren sind, wird die Unterlage auf
709817/0712
11.10 1976 W/He - fr- l/p 8717
beiden Oberflächen mit einem metallisierten Überzug bedeckt, die Löcher werden dann durch den metallisierten überzug der
Unterlage geätzt und die Wandungen der Löcher anschließend plattiert, nachdem die metallisierten Schichten entfernt worden
sind, da festgestellt worden ist, daß das Beibehalten dieser Wandungen das zuverlässige Plattieren der Wandungen der Löcher
verhindert hat. Nach dem Plattieren der Löcher wird die Unterlage erneut behandelt, indem verschiedene Schichten aus metallischem
Material und aus Isoliermaterial aufgetragen werden, damit das gewünschte Stromleiterschema entsteht.
In der Praxis wurde festgestellt, daß die Durchführung des vorstehend
beschriebenen Verfahrens, obgleich mit ihm das Plattieren der Löcher zur Erzielung eines einwandfreien stromleitenden
Pfades erreicht wird, eine weitere Schwierigkeit mit sich bringt, nämlich, daß durch das Entfernen der metallisierten Schicht die
flexible Unterlage sich entspannen kann. Diese Entspannung bewirkt unvorhersehbar Relativbewegungen der Löcher in bezug auf
nachfolgende Masken und die zugeordneten stromleitenden Schichten.
Wenn infolgedessen die StromleiterSchemen durch die herkömmlichen
Photowiderstands- und Maskentechniken hergestellt wurden, die es erforderlich machten, daß die Löcher in sehr exakten Positionen
in der Unterlage vorgesehen wurden, waren die Löcher nicht immer korrekt in bezug auf die Stromleiter positioniert.
Ziel vorliegender Erfindung ist es, diese Schwierigkeit zu vermeiden.
Gemäß der Erfindung wird bei einem Verfahren zum Herstellen einer elektrischen Schaltungsanordnung, die eine Unterlage mit
einem Schema aus Stromleitern auf wenigstens einer Oberfläche und einer stromlextenden Ebene oder weiteren Schemen von Stromleitern
auf der anderen Oberfläche aufweist, vorgeschlagen, daß ein kontinuierlicher Überzug aus Metall auf beiden Oberflächen
einer flexiblen Unterlage aufgetragen wird, daß Teile des Metallüberzuges entfernt werden, damit die Unterlage an jeder
der Stellen freigelegt wird, an welchen es erforderlich ist, ein
709817/0712
11.10.1976 W/He - 4 - I/p 8717
Loch in der Unterlage ausbilden, daß die Unterlage so geätzt wird, daß die Löcher erstellt werden, daß ein Metallring in
der Nähe eines jeden Endes eines jeden Loches entfernt wird, wodurch ein Ring der Unterlagenoberfläche um jedes Ende eines
jeden Loches freigelegt wird, daß die Wandungen der Löcher und die freigelegten Ringe der Unterlage plattiert werden, so daß
eine elektrische Kontinuität zwischen den Metallüberzügen auf den Oberflächen der Unterlage erzeugt wird, und daß von wenigstens
einem der Metallüberzüge oder von jedem Metallüberzug ein Schema von Stromleitern ausgebildet wird.
Nach einer weiteren Ausgestaltung der Erfindung wird bei einem Verfahren zum Herstellen einer gedruckten Stromkreisanordnung
mit stromleitenden Bereichen, die auf entgegengesetzten Flächen einer flexiblen Unterlage vorgesehen sind und die durchgehende
Löcher mit elektrisch leitenden Wandungen aufweisen, welche die Flächen miteinander verbinden, vorgeschlagen, daß das Loch
in der Unterlage durch ein chemisches Verfahren hergestellt wird, daß Teile der stromleitenden Bereiche entfernt werden,
damit ringähnliche Bereiche der Unterlage einschließlich des Umfanges eines jeden Endes eines jeden Loches freigelegt werden,
daß die Wandungen der Löcher und die freigelegten Bereiche der Unterlage metallisiert werden, und die gewünschten Stromleiterschemen
in den stromleitenden Bereichen hergestellt werden.
Nachstehend wird die Erfindung in Verbindung mit der Zeichnung
anhand eines Ausführungsbeispieles erläutert. Es zeigen:
Fig. 1 in vergrößertem Maßstab eine Schnittansicht der Unterlage
mit einem stromleitenden Metallbelag auf den entgegengesetzten
Seiten,
Fig. 2 eine Schnittansicht der Unterlage nach Fig. 1 mit Photowiderstandsschichten,
die durchgehende Lochpositionen definieren,
709817/0712
11.10.1976 W/He - g - I/p 8717
Fig. 3 eine Schnittansicht der Unterlage nach Fig. 2 nach der Ausbildung der Löcher in den Metallschichten,
Fig. 4 eine Schnittansicht der Anordnung nach Fig. 3, wonach das Ätzen der durchgehenden Löcher auf der Unterlage teilweise
erfolgt ist,
Fig. 5 eine Schnittansicht der Anordnung nach Fig. 4, nachdem die durchgehenden Löcher in der Unterlage ausgebildet sind,
Fig. 6 eine Schnittansicht der Anordnung nach Fig. 5, nachdem
Bereiche der Metallschicht entfernt worden sind, die das Ende eines jeden Loches umgeben,
Fig. 7 eine Schnittansicht der Anordnung nach Fig. 6 nach dem
Plattieren der durchgehenden Löcher, und
Fig. 8 eine Schnittansicht der Anordnung nach Fig. 7 nach der Ausbildung der StromleiterSchemen.
In Fig. 1 ist ein 25 um dicker Polyimidfilm 1 auf beiden Oberflächen
mit einer dünnen Schicht 2 aus Chrom mit einer Dicke von etwa 600 A* sowie einer Kupferschicht mit einer Dicke von 0,1 bis
0,5 μΐη überzogen.
Um zu gewährleisten, daß keine Nadellöcher in der sich ergebenden
Schichtung der Unterlage und der Schichten 2 vorhanden sind, werden die Schichten 2 mit Schichten 3 aus Kupfer mit einer Dicke
von etwa 5 /am überzogen. Diese zusätzlichen Schichten 3 verstärken
auch die Sandwichanordnung.
Die metallisierten Schichten 3 werden dann mit Photowiderstandsschichten
4 überzogen, die eine Dicke von 3 ^m besitzen können
(Fig. 2). Diese beiden Schichten 4 werden gleichzeitig ultraviolettem Licht über zwei spiegelbildlich angeordnete, im übrigen
709817/0712
11.10.1976 W/He - I - I/p 8717
-S.
aber identische Masken ausgesetzt, die die gewünschten Positionen 5 der in der Unterlage zu erstellenden Löcher definieren. Diese
Masken (nicht dargestellt) wurden zweckmäßigerweise mit Hilfe von Ausrichtmarkierungen auf den Masken eingestellt, die in exakter
Registerhaltung durch eine Halbleitermaskenausrichtvorrichtung (nicht dargestellt) gehalten, werden.
Die Photowiderstandsschichten werden dann entwickelt, damit die Stellen 5 der gewünschten Löcher auf der Oberfläche der Schicht 3
freigelegt werden.
Im Anschluß an die Entwicklung der Photowiderstandsmasken werden die Unterlage 1 und die MetalIisierungsschichten 2, 3 einem Ätzvorgang
unterzogen, in welchem beide Seiten der Sandwichanordnung aus Unterlage und Metallüberzügen gleichzeitig Ätzmitteln ausgesetzt
werden. Die freigelegten Bereiche von Kupfer und Chrom werden in Ferrichlorid- (oder ammoniakalischem Ätzmittel) und Alkali-Ferricyanid-Lösungen
geätzt, damit die Oberflächenbereiche 6 der Polyimidunterlage 1 freigelegt werden. Dies ist in Fig. 3 gezeigt.
Die Sandwichanordnung, die in einer oszillierenden Lehre (nicht
dargestellt) aufgenommen ist, um eine Turbulenz an den freigelegten Bereichen 6 der Polyimidunterlage zu bewirken, wird dann in
einer Hydrazin-Hydrat-Lösung geätzt. Dieses Material durchdringt die Unterlage mit einer Geschwindigkeit von etwa 25 um pro Stunde.
Da das Ätzmaterial nach den Seiten wie auch nach innen zur Mitte der Unterlage zu wirksam ist, erzeugt dieses Ätzen die Ausbildung
größerer Durchmesserbereiche an den Enden der Löcher und einen mittleren Bereich mit kleinerem Durchmesser. Da das Metall in einem
geringerem Ausmaß geätzt wird, besteht dort ein in Umfangsrichtung
verlaufender Überstand 7.
Fig. 4 zeigt die Situation während des Vorganges des Ätzens der
Unterlage. Es ist gezeigt, daß der Überstand 7 sich ausbildet und daß die freigelegten Oberflächenbereiche 6 der Unterlage beginnen,
sich nach der Seite und nach unten auszubreiten« Am Ende des
709817/0712
2645347
11.10.1976 W/He -Γ- I/p 8717
Ätzvorganges ist das Loch 8 gebildet worden. Wie sich aus Fig. 5 ergibt, hat die Wand 9 des Loches einen pfeil-ähnlichen Querschnitt
. Bei einer praktischen Äusführungsform beträgt beispielsweise
der Durchmesser der Löcher im metallisierten Teil 38 ,.um,
und der Durchmesser der Enden der Löcher in der Unterlage beträgt 70 um sowie der Durchmesser des zentrischen Bereiches der Löcher
25 /im.
Um die gewünschte elektrische Stromleitfähigkeit zwischen den metallisierten Schichten zu erzielen, ist es notwendig, die
Wand 9 des Loches 8 mit einem elektrischen Leiter zu plattieren oder in sonstiger Weise zu überziehen. Die überstehenden Bereiche
7 stören jedoch das Aufbringen der stromleitenden Schicht auf den Lochwandungen. Bisher ist diese Schwierigkeit dadurch umgangen
worden, daß die metallisierten Überzüge 2, 3 entfernt wurden und daß dann die Oberflächen der Unterlage, in der die Löcher vorgesehen
sind, erneut überzogen werden, so daß während des erneuten ÜberZiehens die Wände der Löcher plattiert wurden.
In der Praxis hat sich herausgestellt, daß das Schema von Stromleitern,
das durch die zur Herstellung der Schemen in der Photowiderstandsschicht verwendete Maske definiert wird, nicht immer
in bezug auf die Löcher in der Unterlage korrekt positioniert - ist.
Die Anmelderin hat nun festgestellt, daß diese Dimensions- und
Positionsungenauigkeiten daraus resultieren, daß im Anschluß an das Entfernen der Metallisierung 2, 3 von der Polyimidunterlage
zum Entfernen des Überstandes 7 der Polyimidfilm 1 sich entspannt und damit eine Dimensionsänderung in die Unterlage einführt, die
ihrerseits die Löcher in bezug aufeinander verschiebt und infolgedessen eine Fehlausrichtung der Löcher 8 relativ zu den Masken
hervorruft, die die Stromleiterschemen festlegen, welche anschließend aufgebracht werden sollen.
709817/0712
11.10.1976 W/He - Ä - I/p 8717
Mit dem erfindungsgemäßen Verfahren kann diese Schwierigkeit dadurch
vermieden werden, daß die ursprünglich ausgebildeten Metallisierungsschichten 2, 3 nach der Bildung der Löcher beibehalten
werden, mit Ausnahme an den Stellen der Schichten, die unmittelbar die durchgeätzten Löcher umgeben; diese Stellen werden durch einen
zweiten Photowiderstands- und Ätzvorgang entfernt, so daß ein schmales Ringband in der Unterlagenoberfläche um das Lochende
herum freigelegt wird.
Dies wird wie folgt erreicht: Eine weitere Photowiderstandsmaske wird auf jede der Flächen der Sandwichanordnung, die aus der Unterlage,
den Metallüberzgen und den durchgehenden Löchern besteht,
aufgetragen. Die weiteren Photowiderstandsmasken definieren jeweils ein Schema von Löchern, das den Stellen der bereits geformten
Löcher entspricht, jedoch so ausgebildet ist, daß jedes Loch einen größeren Durchmesser als das Loch der in der Unterlage gebildeten
Löcher besitzt. Die Photowiderstandsmaske wird ultraviolettem Licht ausgesetzt und entwickelt.
Die Sandwichanordnung wird einem weiteren Ätzvorgang unterzogen, wobei die gleichen Ätzmittel wie obenerwähnt verwendet werden;
bei diesem Ätzvorgang wird das Metall geätzt, das durch Entfernen der Ringe freiliegt, und dabei wird der Metallüberstand 7 zusammen
mit einem weiteren Metallring 10 weggeätzt, so daß ein Ring 11 aus Polyimid um jedes durchgehende Loch 8 in der PoIyimidunterläge
freiliegt. Im Anschluß daran wird der übrige Teil des Photowiderstandsmaterial
es entfernt. Diese Situation ist in Fig. 6 gezeigt.
Die Wände 9 der Löcher 8 und der Ringe 11 der freigelegten Unterlage
werden dann bei 12 stromlos verkupfert, damit eine elektrische Kontinuität durch die Löcher hindurch von der Metallschicht auf
einer Oberfläche der Unterlage zur Metallschicht auf der anderen Oberfläche der Unterlage erzielt wird. Zusätzlich wird in Hinblick
auf eine Verstärkung der Plattierung der durchgehenden Löcher eine weitere Kupfer-schicht auf der st&nlos aufgebrachten Schicht 13
709817/0712
11.10.1976 W/He - 9 - I/p 8717
durch Elektroplattieren ausgebildet.
Eine neue Photowiderstandsschicht (nicht dargestellt) wird beiden Seiten der Sandwichanordnung aufgegeben und diese Schichten werden
ultraviolettem Licht über Masken ausgesetzt, die das Schema von Stromleitern definieren, welches auf den Flächen der Unterlage
erforderlich ist.
Die Photowiderstandsschichten werden ausgebildet und die freigelegten
Bereiche der Unterlage werden mit Kupfer (oder Nickel) in einer Dicke von 25 ^um elektroplattiert; es schließt sich ein
Schutzüberzug von Zinn-Blei oder Gold an, um die Stromleiter 14 auszubilden.
Die zuletzt erwähnten Widerstandsschichten werden entfernt und
die Sandwichanordnung mit den Stromleitern 14 wird zwei Ätzvorgängen unterzogen, die den 600 A Chromfilm und den 5 um Kupferfilm
von Bereichen zwischen den Stromleiter der Bereichen entfernen, so daß die Stromleiter getrennt werden. Diese Endätzung
kann unter Verwendung von Ferrichlorid in einer Konzentration von 30 g/l, wenn der strom-1extende Schutzüberzug Gold ist. oder unter
Verwendung ammoniakalisehen Ätzmittels erzielt werden, wenn der
Schutz/Zinn-Blei oder Gold ist.
-überzug
-überzug
Bei dem vorbeschriebenen Vagang wird eine maximale physikalische
Abstützung für die Polyimidunterlage über die ganze Ausbildung
der durchgehenden Löcher und der Stromleiter dadurch erhalten, daß während der Lochbildung und Plattierung nur die Polyimidbereiche,
die tatsächlich die Löcher und die Ringe definieren, nicht verstärkt werden, und in ihrer Position durch Metallschichten
fixiert werden, und daß während der Ausbildung des Stromleiterschemas die Stromleiter auf den metallischen Schichten
aufgebaut werden, die das Polyimid so verstärken, daß die Unterlage sich im Anschluß an die Lochbildung und bevor die Plattierung
der durchgehenden Löcher und die Ausbildung des stromleitenden
Schemas vorgenommen wird, nicht entspannen können.
709817/0712
Leerse
Claims (1)
11.10.1976 W/He -JJf- I/p 8717
Patentansprüche;
Verfahren zur Herstellung einer elektrischen Stromkreisanordnung mit einer Unterlage, auf deren wenigstens einer Oberfläche
ein Schema von Stromleitern aufgebracht wird, und mit einer stromleitenden Ebene oder weiteren Schemen von Stromleitern auf
der anderen Oberfläche,
dadurch gekennzeichnet, daß ein kontinuierlicher Metallüberzug auf beiden Oberflächen einer flexiblen Unterlage hergestellt
wird, daß Teile des Metallüberzuges entfernt werden, damit die Unterlage an jeder der Stellen freigelegt wird, an der es erforderlich
wird, ein Loch in der Unterlage auszubilden, daß die Unterlage so geätzt wird, daß die Löcher entstehen, daß ein
Metallring von der Nähe eines jeden Endes eines jeden Loches entfernt wird, wodurch ein Ring der Unterlagenoberfläche um
jedes Ende eines jeden Loches freigelegt wird, daß die Wände der Löcher und die freigelegten Ringe der Unterlagenoberfläche
so plattiert werden, daß eine elektrische Kontinuität zwischen den Metallüberzügen auf den Oberflächen der Unterlage hergestellt
wird, und daß aus mindestens einem der Metallüberzüge oder aus jedem Metallüberzug ein Schema von Stromleitern hergestellt wird.
2. Verfahren zur Herstellung einer gedruckten Stromkreisanordnung mit stromleitenden Bereichen, die auf entgegengesetzten Flächen
einer flexiblen Unterlage vorgesehen sind und mit durchgehenden Löchern mit elektrisch stromleitenden Wandungen, die die Bereiche
miteinander verbinden,
dadurch gekennzeichnet, daß die Löcher (8) in der Unterlage (1) auf
chemischem Wege hergestellt werden, daß Teile der stromleitenden Bereiche (3) entfernt werden, damit ringförmige Bereiche (10) der
Unterlage einschließlich des Umfanges eines jeden Endes eines jeden Loches (8) freigelegt werden, daß die Wände (9) der Löcher
und der freigelegten Bereiche der Unterlage metallisiert (13, 14) werden, und daß die gewünschten StromleiterSchemen in den stromleitenden
Bereichen hergestellt werden.
709817/0712
11.10.1976 W/He - J^r - Ι/ρ 8717
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die
stromleitenden Bereiche (3) einen kontinuierlichen Überzug auf jeder Oberfläche der Unterlage bilden.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Löcher durch gleichzeitiges Ätzen der Unterlage an entgegengesetzten
Oberflächen hergestellt v/erden.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß eine
Hydrazin-Hydratlösung verwendet wird, wenn die Unterlage aus
Polyimid besteht.
6. Verfahren nach Anspruch 2, 3, 4 oder 5, dadurch gekennzeichnet,
daß Teile des stromleitenden Materiales auf der Unterlage durch einen Ätzvorgang entfernt werden, der ein Schema von Ringen (10)
auf jeder Oberfläche der Unterlage (1) ergibt, daß die Positionen der Ringe des Schemas den Stellen der Löcher in der Unterlage
entsprechen, unddaß jeder Ring einen äußeren Durchmesser besitzt, der größer ist als der des zugeordneten Unterlagenloches.
7. Verfahren nach Anspruch 2, 3, 4,οder 6, dadurch gekennzeichnet,
daß die freigelegten Teile (10) der Unterlage und die Wände (9) der Unterlagenlöcher durch einen stromlosen Plattierschritt (13)
metallisiert werden.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß mit dem Plattiervorgang Kupfer aufgetragen wird.
9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß eine weitere Schicht (14) aus stromleitendem Material durch
einen Elektroplattierschrxtt auf der stromlos aufgetragenen Schicht (13) auf gelragen wird.
10. Verfahren nach einem der Ansprüche 2-9, dadurch gekennzeichnet,
daß das gewünschte Schema von Stromleitern durch Aufbauen
709817/0712
11.10.1976 W/He - ΙΑ— I/p 8717
des stromleitenden Materiales auf der Unterlage bis zu einer
gewünschten Dicke ausgebildet wird und daß dann die Bereiche des aufgebauten stromleitenden Materiales entfernt werden, damit
die benachbarte Oberfläche der Unterlage freigelegt wird und damit das gewünschte Stromleiterschema verbleibt.
11. Gedruckte Schaltungsanordnung, hergestellt nach einem Verfahren der Ansprüche 1-10.
^09817/0712
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB43289/75A GB1497312A (en) | 1975-10-22 | 1975-10-22 | Production of printed circuit arrangements |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2645947A1 true DE2645947A1 (de) | 1977-04-28 |
DE2645947C2 DE2645947C2 (de) | 1983-01-27 |
Family
ID=10428105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2645947A Expired DE2645947C2 (de) | 1975-10-22 | 1976-10-12 | Verfahren zur Herstellung einer gedruckten Schaltung |
Country Status (5)
Country | Link |
---|---|
JP (1) | JPS5271681A (de) |
AU (1) | AU498261B2 (de) |
DE (1) | DE2645947C2 (de) |
GB (1) | GB1497312A (de) |
ZA (1) | ZA765930B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112235951A (zh) * | 2020-10-20 | 2021-01-15 | 盐城维信电子有限公司 | 一种不同铜厚的线路板制作方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4517050A (en) * | 1983-12-05 | 1985-05-14 | E. I. Du Pont De Nemours And Company | Process for forming conductive through-holes through a dielectric layer |
US4472238A (en) * | 1983-12-05 | 1984-09-18 | E. I. Du Pont De Nemours And Company | Process using plasma for forming conductive through-holes through a dielectric layer |
US4501638A (en) * | 1983-12-05 | 1985-02-26 | E. I. Du Pont De Nemours And Company | Liquid chemical process for forming conductive through-holes through a dielectric layer |
DE202014006674U1 (de) * | 2014-08-20 | 2015-11-23 | Automotive Lighting Reutlingen Gmbh | Leiterplatte für Kraftfahrzeugbeleuchtungseinrichtungen |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3268653A (en) * | 1964-04-29 | 1966-08-23 | Ibm | Printed circuit board with solder resistant coating in the through-hole connectors |
DE1271235B (de) * | 1963-12-23 | 1968-06-27 | Ibm | Verfahren zur Herstellung von leitenden Verbindungen zwischen den leitenden Schichten einer elektrischen Schaltungsplatte |
US3471631A (en) * | 1968-04-03 | 1969-10-07 | Us Air Force | Fabrication of microminiature multilayer circuit boards |
DE2457377A1 (de) * | 1973-12-19 | 1975-07-03 | Texas Instruments Inc | Verfahren zum aetzen eines polymerfilms auf der basis eines polyimids |
-
1975
- 1975-10-22 GB GB43289/75A patent/GB1497312A/en not_active Expired
-
1976
- 1976-10-04 ZA ZA765930A patent/ZA765930B/xx unknown
- 1976-10-12 DE DE2645947A patent/DE2645947C2/de not_active Expired
- 1976-10-13 AU AU18624/76A patent/AU498261B2/en not_active Expired
- 1976-10-21 JP JP51125546A patent/JPS5271681A/ja active Granted
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1271235B (de) * | 1963-12-23 | 1968-06-27 | Ibm | Verfahren zur Herstellung von leitenden Verbindungen zwischen den leitenden Schichten einer elektrischen Schaltungsplatte |
US3268653A (en) * | 1964-04-29 | 1966-08-23 | Ibm | Printed circuit board with solder resistant coating in the through-hole connectors |
US3471631A (en) * | 1968-04-03 | 1969-10-07 | Us Air Force | Fabrication of microminiature multilayer circuit boards |
DE2457377A1 (de) * | 1973-12-19 | 1975-07-03 | Texas Instruments Inc | Verfahren zum aetzen eines polymerfilms auf der basis eines polyimids |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112235951A (zh) * | 2020-10-20 | 2021-01-15 | 盐城维信电子有限公司 | 一种不同铜厚的线路板制作方法 |
Also Published As
Publication number | Publication date |
---|---|
JPS5271681A (en) | 1977-06-15 |
GB1497312A (en) | 1978-01-05 |
AU498261B2 (en) | 1979-02-22 |
DE2645947C2 (de) | 1983-01-27 |
JPS5731667B2 (de) | 1982-07-06 |
ZA765930B (en) | 1977-09-28 |
AU1862476A (en) | 1978-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4447897B4 (de) | Verfahren zur Herstellung von Leiterplatten | |
EP0658300B1 (de) | Strukturierte leiterplatten und folienleiterplatten und verfahren zu deren herstellung | |
DE2854385C2 (de) | Gedruckte Schaltung | |
EP0175045A2 (de) | Verfahren zur Herstellung von durchkontaktierten flexiblen Leiterplatten für hohe Biegebeanspruchung | |
DE3502744C2 (de) | ||
DE2144137A1 (de) | Verfahren zum Herstellen der Löcher für die Verbindungen zwischen elektrischen, parallel übereinander liegenden Schaltungslagen einer Mehrlagen-Schaltungspackung | |
DE3635800A1 (de) | Leiterplatten mit koaxialen leiterzuegen | |
DE1817434B2 (de) | Verfahren zur Herstellung einer elektrischen Leitungsanordnung | |
DE3013667C2 (de) | Leiterplatte und Verfahren zu deren Herstellung | |
EP0584386A1 (de) | Leiterplatte und Herstellungsverfahren für Leiterplatten | |
DE19607323A1 (de) | Verfahren zum Herstellen eines Substrates für ein Halbleitergehäuse | |
DE2415487B2 (de) | Verfahren zur herstellung von leiterplatten nach dem photoaetzverfahren | |
DE2645947A1 (de) | Verfahren zur herstellung gedruckter schaltungen | |
DE19628264A1 (de) | Verfahren zum Bilden eines Leitermusters und Verfahren zum Herstellen einer Leiterplatte | |
DE4307784A1 (de) | Verfahren zum Herstellen von mit Pads versehenen Leiterplatten für die SMD-Bestückung | |
DE3137279C2 (de) | Verfahren zur Herstellung von Mehrlagen-Leiterplatten sowie nach dem Verfahren hergestellte mehrlagige Leiterplatte | |
DE1199344B (de) | Verfahren zur Herstellung einer gedruckten Schaltungsplatte | |
EP0757885B1 (de) | Verfahren zur bildung metallischer leitermuster auf elektrisch isolierenden unterlagen | |
DE3121131C2 (de) | Verfahren zur Herstellung von mit Leiterbahnen versehenen Schaltungsplatten mit metallischen Durchkontaktierungen | |
DE60005354T2 (de) | Leiterplattenherstellung | |
EP0931439B1 (de) | Verfahren zur bildung von mindestens zwei verdrahtungsebenen auf elektrisch isolierenden unterlagen | |
EP0148328A2 (de) | Elektrischer Schalter mit durch Teile von Leiterbahnen gebildeten Festkontakten | |
AT315947B (de) | Verfahren zum Herstellen eines Systemträgers für integrierte Schaltkreise | |
EP0278485B1 (de) | Verfahren zur Herstellung eines Digitalisiertabletts | |
DE1765341B1 (de) | Verfahren zur herstellung einer mehrlagigen gedruckten schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |