KR100734264B1 - 집적회로 패키지와 집적회로 모듈 - Google Patents

집적회로 패키지와 집적회로 모듈 Download PDF

Info

Publication number
KR100734264B1
KR100734264B1 KR1020050052009A KR20050052009A KR100734264B1 KR 100734264 B1 KR100734264 B1 KR 100734264B1 KR 1020050052009 A KR1020050052009 A KR 1020050052009A KR 20050052009 A KR20050052009 A KR 20050052009A KR 100734264 B1 KR100734264 B1 KR 100734264B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
pin
land
post
pins
Prior art date
Application number
KR1020050052009A
Other languages
English (en)
Other versions
KR20060131506A (ko
Inventor
박상욱
백중현
백형길
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050052009A priority Critical patent/KR100734264B1/ko
Priority to US11/371,886 priority patent/US20060284309A1/en
Publication of KR20060131506A publication Critical patent/KR20060131506A/ko
Application granted granted Critical
Publication of KR100734264B1 publication Critical patent/KR100734264B1/ko
Priority to US12/458,397 priority patent/US7880291B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명은 집적회로 패키지 및 집적회로 모듈에 관한 것이다. 본 발명의 집적회로 패키지는 집적회로 칩이 실장된 기판과, 상기 기판의 일면에 볼록하게 형성되며 메탈로 구성되며 상기 집적회로 칩과 전기적으로 연결된 포스트 핀, 및 상기 기판의 타면에 형성되며 메탈로 구성되며 상기 집적회로 칩과 전기적으로 연결된 랜드 핀을 구비하고, 상기 포스트 핀과 상기 랜드 핀은 상기 기판 상에서 동일한 위치에 형성되며, 상기 포스트 핀과 상기 랜드 핀 사이에 비어홀이 형성되고, 상기 비어홀에 채워진 메탈을 통하여 상기 포스트 핀과 상기 랜드 핀이 전기적으로 연결됨으로써, 포스트 핀들과 랜드 핀들의 결합 상태는 외부 온도, 열적 변화, 집적회로 패키지들의 휨, 외부의 기계적인 충격에 영향을 받지 않고, 오래 동안 전기적인 연결 상태로 유지되어 신뢰성이 향상된다.

Description

집적회로 패키지와 집적회로 모듈{Integrated circuit package and integrated circuit module}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 스택(stack)된 BGA(Ball Grid Array) 패키지와 인쇄 회로 기판의 단면도이다.
도 2는 도 1에 도시된 BGA 패키지 위에 다른 BGA 패키지가 스택된 상태의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 집적회로 패키지의 단면도이다.
도 4는 도 3에 표시된 A 부분을 확대 도시한 단면도이다.
도 5는 2개의 집적회로 패키지들을 스택시키는 방법을 설명하기 위한 단면도이다.
도 6은 도 3에 도시된 집적회로 패키지가 2개 스택되어 구성된 집적회로 모듈의 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 집적회로 패키지의 단면도이다.
도 8은 도 7에 도시된 집적회로 패키지가 2개 스택되어 구성된 집적회로 모듈의 단면도이다.
도 9a는 도 7에 도시된 랜드 핀의 홀의 다른 실시예를 보여주는 사시도이다.
도 9b는 도 9a에 도시된 홀의 평면도이다.
도 10은 도 8의 스택된 집적회로 패키지의 포스트 핀이 도 9a에 도시된 홀이 형성된 랜드 핀에 임시로 결합된 상태를 보여준다.
도 11은 도 10의 포스트 핀과 랜드 핀이 완전히 결합된 상태의 단면도이다.
도 12a는 도 7에 도시된 포스트 핀의 다른 실시예를 보여주는 평면도이다.
도 12b는 도 12a에 도시된 포스트 핀의 측면도이다.
도 13은 도 7에 도시된 랜드 핀의 또 다른 실시예를 보여주는 단면도이다.
도 14는 도 8에 도시된 포스트 핀이 도 13에 도시된 랜드 핀에 접합된 상태의 단면도이다.
도 15는 도 7에 도시된 포스트 핀의 또 다른 실시예를 보여주는 단면도이다.
도 16은 도 15에 도시된 포스트 핀이 도 13에 도시된 랜드 핀에 접합된 상태의 단면도이다.
도 17은 도 7에 도시된 포스트 핀의 또 다른 실시예를 보여주는 단면도이다.
도 18은 도 17에 도시된 포스트 핀이 도 13에 도시된 랜드 핀에 접합된 상태의 단면도이다.
도 19는 본 발명에 따른 집적회로 모듈의 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
301,302,701,702,1911; 집적회로 패키지
341,342,741,741a,741b,741c,742; 포스트 핀
351,352,751,751a,751b,752; 랜드 핀
711; 기판, 721; 집적회로 칩
731; 몰딩 수지, 753,753a; 랜드 핀의 홀
511,512; 블록들, 1921; 인쇄 회로 기판
본 발명은 집적회로 패키지 및 집적회로 모듈에 관한 것으로서, 특히, 스택될 때 전기적 연결에 대한 신뢰성이 향상되는 집적회로 패키지 및 집적회로 모듈에 관한 것이다.
집적회로 장치의 집적도가 높아짐에 따라 집적회로 칩에 형성되는 데이터 입출력 패드의 수가 증가하고 있다. 집적회로 칩의 데이터 입출력 패드의 수가 증가함에 따라, 집적회로 패키지의 핀 수도 동일하게 증가하고 있다. 집적회로 패키지에 많은 수의 핀들을 구성하기 위한 방법의 일환으로 BGA(Ball Grid Array) 패키지가 개발되었다. BGA 패키지는 외부 장치와 전기적 연결을 위해 핀 대신 솔더 볼을 사용한다.
도 1은 종래의 스택(stack)된 BGA 패키지와 인쇄 회로 기판의 단면도이다. 도 1을 참조하면, BGA 패키지(101)는 기판(111) 위에 실장된 집적회로 칩(121)과, 집적회로 칩(121)을 몰딩(molding)한 몰딩 수지(131) 및 기판(111)에 형성된 솔더 볼(Solder Ball)들(141)을 구비하고, 인쇄 회로 기판(105)은 다수개의 솔더 랜드 (Solder Land)들(151)을 구비한다.
솔더 볼들(141)이 대응되는 솔더 랜드들(151)에 접합됨으로써 BGA 패키지(101)와 인쇄 회로 기판(105)은 전기적으로 연결된다.
도 2는 도 1에 도시된 BGA 패키지 위에 다른 BGA 패키지가 스택된 상태의 단면도이다. 도 2를 참조하면, 스택된 BGA 패키지(201)는 기판(211) 위에 집적회로 칩(221)이 실장되고, 집적회로 칩(221)은 몰딩 수지(231)에 의해 얇게 몰딩(molding)된 구조를 갖는다. BGA 패키지(101)와 그 위에 스택된 BGA 패키지(201)는 솔더 볼들(241)에 의해 상호 전기적으로 접속된다.
상기와 같이, 종래의 스택된 BGA 패키지들(101,201), 및 인쇄 회로 기판(105) 상에 스택된 BGA 패키지(101)는 다음과 같은 문제점들을 가지고 있다.
첫째, BGA 패키지(101)와 인쇄 회로 기판(105)의 열적 불일치(thermal mismatch)로 인하여 솔더 볼들(141)과 솔더 랜드들(151) 사이의 솔더 접합(solder joint)이 약해져서 시간이 지남에 따라 솔더 볼들(141)은 솔더 랜드들(151)로부터 끊어지게 된다.
둘째, BGA 패키지들(101,201)의 휨(warpage)으로 인하여 솔더 볼들(141,241)과 솔더 랜드들(151) 사이의 솔더 접합이 약해져서 시간이 지남에 따라 솔더 볼들(141,241)은 솔더 랜드들(151)로부터 끊어지게 된다.
셋째, 솔더의 용융점(melting point)이 낮아서 열 순환(Thermal Cycle) 공정에서 솔더 접합 부분에 크립(creep)이 발생하여 솔더 접합 부분이 끊어지는 현상이 발생한다.
넷째, 솔더는 일반적으로 깨지기 쉬운 금속간 화합물(intermetallic compound)로 형성되기 때문에 스택된 BGA 패키지들(101,201) 또는 BGA 패키지(101)와 인쇄 회로 기판(105)이 외부로부터 기계적인 충격을 받게 되면 솔더 접합 부분에 크랙(crack)이 발생하게 되며, 이로 인하여 결국은 상기 솔더 접합 부분이 완전히 끊어지게 된다.
다섯째, BGA 패키지(101) 위에 BGA 패키지(201)를 스택시키거나 또는 인쇄 회로 기판(105) 위에 BGA 패키지(101)을 스택시킬 때 온도 환경이 230[℃]를 넘는다. 따라서, BGA 패키지들(101,201)에 내장된 집적회로 칩들(121,221)이 열에 의해 손상을 받아서 불량이 될 가능성이 높다. 이러한 현상은 상기 스택을 수행하는 적외선 리플로우(Infrared reflow) 공정의 횟수가 증가될 수록 심해진다.
본 발명은 상기 문제점들을 해결하기 위한 것으로서, 스택된 이후에 주변 열에 크게 영향을 받지 않고, 전기적 연결 상태가 오랜 동안 유지되는 집적회로 패키지 및 집적회로 모듈을 제공하는 데 그 목적이 있다.
상기 기술적 과제를 이루기 위하여 본 발명은,
집적회로 칩이 실장된 기판; 상기 기판의 일면에 볼록하게 형성되며, 메탈로 구성되며, 상기 집적회로 칩과 전기적으로 연결된 포스트 핀; 및 상기 기판의 타면에 형성되며, 메탈로 구성되며, 상기 집적회로 칩과 전기적으로 연결된 랜드 핀을 구비하고, 상기 포스트 핀과 상기 랜드 핀은 상기 기판 상에서 동일한 위치에 형성되며, 상기 포스트 핀과 상기 랜드 핀 사이에 비어홀이 형성되고, 상기 비어홀에 채워진 메탈을 통하여 상기 포스트 핀과 상기 랜드 핀이 전기적으로 연결된 것을 특징으로 하는 집적회로 패키지를 제공한다.
상기 기술적 과제를 이루기 위하여 본 발명은 또한,
제1 집적회로 칩이 실장된 제1 기판, 및 상기 제1 기판의 일 면에 상기 제1 기판보다 높게 형성되며 메탈로 구성되며 상기 제1 집적회로 칩과 전기적으로 연결된 랜드 핀을 갖는 제1 집적회로 패키지; 및 제2 집적회로 칩이 실장된 제2 기판, 및 상기 제2 기판의 일면에 볼록하게 형성되며 메탈로 구성되며 상기 제2 집적회로 칩과 전기적으로 연결된 포스트 핀을 갖는 제2 집적회로 패키지를 구비하고, 상기 제1 집적회로 패키지 위에 상기 제2 집적회로 패키지가 스택되어 있고, 상기 포스트 핀과 상기 랜드 핀이 서로 접합되며, 상기 포스트 핀과 상기 랜드 핀이 접합된 부분은 연성의 도금 물질과 접착 물질 중 하나에 의해 코팅된 것을 특징으로 하는 집적회로 모듈을 제공한다.
상기 기술적 과제를 이루기 위하여 본 발명은 또한,
집적회로 칩이 실장된 기판과, 상기 기판의 일면에 볼록하게 형성되며 메탈로 구성되며 상기 집적회로 칩과 전기적으로 연결된 포스트 핀, 및 상기 기판의 타면에 상기 포스트 핀과 반대방향으로 형성되며 메탈로 구성되며 상기 집적회로 칩과 전기적으로 연결된 랜드 핀을 갖는 집적회로 패키지가 복수개 스택되고, 이 때 상기 포스트 핀은 대응되는 랜드 핀에 접합된 것을 특징으로 하는 집적회로 모듈을 제공한다.
상기 기술적 과제를 이루기 위하여 본 발명은 또한,
집적회로 패키지가 인쇄 회로 기판에 스택되어 구성된 집적회로 모듈에 있어서, 상기 인쇄 회로 기판은 전기 회로가 구성된 회로 기판; 및 상기 회로 기판의 일 면에 오목하게 형성되며, 메탈로 구성되며, 상기 전기 회로와 전기적으로 연결된 랜드 핀을 포함하는 것을 특징으로 하는 집적회로 모듈을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 3은 본 발명의 일 실시예에 따른 집적회로 패키지의 단면도이다. 도 3을 참조하면, 집적회로 패키지(301)는 기판(311), 집적회로 칩(321), 몰딩 수지(331), 복수개의 포스트 핀(Post Pin)들(341) 및 복수개의 랜드 핀(Land Pin)들(351)을 구비한다.
기판(311) 위에 집적회로 칩(321)이 실장된다. 집적회로 칩(321)은 본딩 라인들(323)에 의해 배선들(313)과 전기적으로 연결된다. 집적회로 칩(321)과 본딩 라인들(323)은 몰딩 수지(331)에 의해 밀봉되어 외부로부터 보호된다.
기판(311)에는 배선들(313)이 형성된다. 배선들(313)은 포스트 핀들(341)에 전기적으로 연결된다. 따라서, 포스트 핀들(341)은 배선들(313)과 본딩 라인들(323)을 통해서 집적회로 칩(321)과 전기적으로 연결된다.
복수개의 포스트 핀들(341)은 기판(311)의 일면에 볼록하게 돌출되도록 형성된다. 즉, 포스트 핀들(341)은 막대 모양으로 형성된다. 포스트 핀들(341)의 모양은 여러 가지 모양으로 형성이 가능하며, 4각 기둥 모양으로 형성되는 것이 바람 직하다. 포스트 핀들(341)은 랜드 핀들(351)보다 높게 돌출된다. 예컨대, 포스트 핀들(341)의 높이는 50∼200[um]로 형성하고, 랜드 핀들(351)의 높이는 0∼30[um]로 형성한다. 포스트 핀들(341)은 집적회로 칩(321)의 반대면에 형성될 수도 있으나, 집적회로 칩(321)이 실장된 면에 형성되는 것이 바람직하다.
복수개의 랜드 핀들(351)은 포스트 핀들(341)과 동일한 위치에 배열되며, 포스트 핀들(341)의 반대면에 형성된다. 랜드 핀들(351)과 포스트 핀들(341) 사이에 비어 홀들(361)이 형성되며, 비어 홀들(361)에 채워진 메탈을 통하여 랜드 핀들(351)은 포스트 핀들(341)과 전기적으로 접속된다. 랜드 핀들(351)은 메탈로 구성된다.
도 4는 도 3에 표시된 A 부분을 확대 도시한 단면도이다. 도 4를 참조하면, 포스트 핀(341)과 랜드 핀(351)은 도전성 물질(411,412), 예컨대 니켈, 금, 구리 등으로 코팅된다. 즉, 포스트 핀(341)과 랜드 핀(351)은 구리로 구성되고 그 위에 금과 니켈 합금이 코팅되거나, 또는 구리로 구성되고 그 위에 니켈이 코팅되며 그 위에 금이 코팅될 수 있다. 이 때, 상기 금으로 코팅된 부분은 상기 니켈로 코팅된 부분보다 더 얇다. 또한, 포스트 핀(341)과 랜드 핀(351)은 구리로 구성되고 그 위에 금이 코팅되거나, 또는 니켈로 구성되고 그 위에 구리가 코팅될 수 있다.
포스트 핀(341)과 랜드 핀(351)의 지지부들의 모서리들(431,432)은 모두 수지, 예컨대 PSR(Photo imaginable Solder Resist)로 코팅된다. 따라서, 포스트 핀(341)과 랜드 핀(351)의 지지부들의 모서리들(431,432)이 깨어지거나 크랙(crack)되는 현상이 방지된다.
도 5는 2개의 집적회로 패키지들을 스택시키는 방법을 설명하기 위한 단면도이다. 도 5를 참조하면, 집적회로 패키지(301)의 하부에 스택될 다른 집적회로 패키지(302)가 놓여있다. 다른 집적회로 패키지(302)의 구성요소들(312,332,342,352)은 집적회로 패키지(301)의 구성요소들(311,331,341,351)과 동일한 구성을 갖는다.
집적회로 패키지들(301,302)을 스택시키기 위하여 블록들(511,512)을 구비한다. 블록들(511,512)은 집적회로 패키지들(301,302)을 압착시키기 전에 소정 온도, 예컨대 200∼300[℃]로 가열된다. 하나의 가열된 블록(511)은 집적회로 패키지(301)의 랜드 핀들(351)에 인접하여 정렬되고, 다른 가열된 블록(512)은 다른 집적회로 패키지(302)의 포스트 핀들(342)에 인접하여 정렬된다. 이 상태에서, 가열된 블록들(511,512)이 집적회로 패키지들(301,302)을 상하로 압착시킴으로써 집적회로 패키지(301)의 포스트 핀들(341)과 집적회로 패키지(302)의 랜드 핀들(352)이 상호 접합된다.
이와 같이, 가열된 블록들(511,512)을 사용하여 집적회로 패키지들(301,302)을 스택시킴으로써, 종래의 BGA 패키지(도 1의 101)의 솔더 볼들(도 1의 141)을 솔더 랜드들(도 1의 151)에 솔더 접합시키기 위하여 수행되던 적외선 리플로우 공정이 불필요하게 된다.
가열된 블록들(511,512)을 사용하여 집적회로 패키지들(301,302)을 스택시킬 때 열이 발생하여 집적회로 칩(도 3의 321)들이 손상될 수가 있다. 이를 방지하기 위하여 집적회로 패키지들(301,302)이 스택될 때, 몰딩 수지들(331,332)에 히터 싱 크들(521,522)을 부착시킨다.
이와 같이, 히터 싱크들(521,522)을 몰딩 수지들(331,332)에 부착시킴으로써, 히터 싱크들(521,522)은 가열된 블록들(511,522)을 사용하여 집적회로 패키지들(301,302)을 스택시킬 때 발생하는 열을 흡수한다. 따라서, 집적회로 칩(도 3의 321)들의 손상이 방지된다.
히터 싱크들(521,522)을 몰딩 수지들(331,332)의 반대편의 기판에 부착시킬 수도 있으며, 이렇게 할 경우에 집적회로 칩(도 3의 321)의 열 손상 방지 효과는 더욱 좋아진다.
도 6은 도 3에 도시된 집적회로 패키지가 2개 스택되어 구성된 집적회로 모듈의 단면도이다. 도 6을 참조하면, 집적회로 패키지(301)의 포스트 핀들(341)과 집적회로 패키지(302)의 랜드 핀들(352)이 상호 접합되어 있다.
이와 같이, 2개 이상의 집적회로 패키지들(301,302)이 복수층으로 스택되어 집적회로 모듈을 제작할 수가 있다.
집적회로 패키지들(301,302)의 포스트 핀들(341)과 랜드 핀들(352)의 접합이 완료되면, 상기 접합된 부위는 연성(ductile)의 도금 물질이나 접착 물질로 코팅된다. 따라서, 포스트 핀들(341)과 랜드 핀들(352)의 접합 부분은 외부로부터 보호되어 접합 상태는 오래 동안 양호한 상태로 유지된다.
도 3 내지 도 6을 통해 설명한 바와 같이, 기판들(311,312)에 메탈로 구성된 포스트 핀들(341,342)과 랜드 핀들(351,352)을 구성하고, 이들을 기계적인 힘에 의해 상호 결합시킴으로써, 납땜을 수행하는 적외선 리플로우 공정이 불필요하며, 또 한, 포스트 핀들(341)과 랜드 핀들(351)의 결합 상태는 외부 온도, 열적 변화, 집적회로 패키지들(301,302)의 휨, 외부의 기계적인 충격에 영향을 받지 않고, 오래 동안 전기적 연결 상태로 유지될 수가 있다.
도 7은 본 발명의 다른 실시예에 따른 집적회로 패키지의 단면도이다. 도 7을 참조하면, 집적회로 패키지(701)는 기판(711), 집적회로 칩(721), 몰딩 수지(731), 복수개의 포스트 핀들(741) 및 복수개의 랜드 핀들(751)을 구비한다.
기판(711), 배선들(713), 집적회로 칩(721), 본딩 라인들(723) 및 몰딩 수지(731)는 도 3에 도시된 기판(311), 배선들(313), 집적회로 칩(321), 본딩 라인들(323) 및 몰딩 수지(331)와 그 구성 및 기능이 동일하므로 중복 설명은 생략하기로 한다.
복수개의 포스트 핀들(741)은 기판(711)의 일면에 볼록하게 돌출되도록 형성된다. 즉, 포스트 핀들(741)은 원형 막대 모양으로 구성된다. 포스트 핀들(741)은 기판의 양면 어디에나 설치가 가능하다. 포스트 핀들(741)은 메탈로 구성된다.
복수개의 랜드 핀들(751)은 오목하게 형성된다. 즉, 랜드 핀들(751)의 가운데에 홀들(753)이 형성되어 있다. 랜드 핀들(751)은 포스트 핀들(741)과 동일한 위치에 배열되며, 포스트 핀들(741)의 반대면에 형성된다. 랜드 핀들(751)과 포스트 핀들(741) 사이에 비어 홀들(761)이 형성되며, 비어 홀들(761)에 채워진 메탈을 통하여 랜드 핀들(751)은 포스트 핀들(741)과 전기적으로 접속된다. 랜드 핀들(751)은 메탈로 구성된다.
포스트 핀들(741)과 랜드 핀들(751)은 도전성 물질로 코팅된다. 즉, 포스트 핀들(741)과 랜드 핀들(751)은 금과 니켈 합금으로 코팅된 구리로 구성되거나, 1차 니켈로 코팅되고 2차 금으로 코팅된 구리로 구성되거나, 금으로 코팅된 구리로 구성되거나, 구리로 코팅된 니켈로 구성된다.
포스트 핀들(741)과 랜드 핀들(751)의 지지부들의 모서리들(745)은 모두 PSR로 코팅된다. 따라서, 포스트 핀들(741)과 랜드 핀들(751)의 지지부들의 모서리들(745)이 깨어지거나 크랙(crack)되는 현상이 방지된다.
포스트 핀들(741)은 각각 단부의 지름(r1)이 지지부의 지름(r2)보다 좁게 형성되고, 랜드 핀들(751)의 홀들(753)은 각각 지름(r3)이 포스트 핀(741)의 단부의 지름(r1)보다 길고 포스트 핀(741)의 지지부의 지름(r2)보다 짧다.
이와 같이, 랜드 핀들(751)의 홀들(753)의 지름(r3)이 포스트 핀들(741) 각각의 단부의 지름(r1)보다 길고 포스트 핀들(741) 각각의 지지부의 지름(r2)보다 짧기 때문에 동일한 구성을 갖는 다른 집적회로 패키지(도 8의 702)의 포스트 핀들(742)이 랜드 핀들(751)의 홀들(753)에 삽입되는 것이 매우 용이하다.
도 8은 도 7에 도시된 집적회로 패키지가 2개 스택되어 구성된 집적회로 모듈의 단면도이다. 도 8을 참조하면, 집적회로 패키지(702)의 포스트 핀들(742)이 집적회로 패키지(701)의 랜드 핀들(751)과 결합되어 있다. 집적회로 패키지(702)의 포스트 핀들(742) 및 랜드 핀들(752)의 구조는 집적회로 패키지(701)의 포스트 핀들(741) 및 랜드 핀들(751)과 동일하다.
도 8에 도시된 바와 같이, 집적회로 패키지들(701,702)은 2개 이상 스택되어 집적회로 모듈을 제작할 수가 있다.
집적회로 패키지들(701,702)을 스택시키기 위해서는 블록들(도 5의 511,512)을 이용한다. 블록들(도 5의 511,512)을 이용하여 집적회로 패키지들(701,702)의 양쪽에 압력을 가하게 되면 포스트 핀들(742)과 랜드 핀들(751)이 결합된다. 이 때, 블록들(도 5의 511,512)은 가열할 필요가 없다.
이와 같이, 블록들(도 5의 511,512)을 사용하여 집적회로 패키지들(701,702)을 스택시킴으로써, 종래의 BGA 패키지(도 1의 101)의 솔더 볼들(도 1의 141)을 솔더 랜드들(도 1의 151)에 솔더 접합시키기 위하여 수행되던 적외선 리플로우 공정이 불필요하게 된다. 따라서, 집적회로 패키지들(701,702)을 스택시키는 비용이 절감된다.
포스트 핀들(742)과 랜드 핀들(751a)이 결합된 후에는 상기 결합 부위에 연성 물질이나 접착 물질로 코팅한다. 따라서, 포스트 핀들(742)과 랜드 핀들(751a)의 결합 부분은 외부로부터 보호되어 결합 상태는 오래동안 양호한 상태로 유지된다.
도 9a는 도 7에 도시된 랜드 핀(751)의 홀(753)의 다른 실시예를 보여주는 사시도이고, 도 9b는 도 9a에 도시된 홀(753a)의 평면도이다. 도 9a 및 도 9b를 참조하면, 홀(753a)은 크게 형성된 주 홀(754a) 및 주 홀(754a)보다 훨씬 작게 형성된 보조 홀(755a)로 구성된다.
집적회로 패키지(도 7의 701)에 다른 집적회로 패키지(도 8의 702)가 스택될 때, 먼저, 주 홀(754a)에 다른 집적회로 패키지의 포스트 핀(도 8의 742)이 삽입되며, 이 과정에서 주 홀(754a)의 하부로 밀려난 공기는 보조 홀(755a)을 통해서 외 부로 빠져나간다. 만일, 다른 집적회로 패키지의 포스트 핀(도 8의 742)이 랜드 핀(도 7의 751)에 결합될 때 주 홀(754a)에 공기가 남아있게 되면, 상기 공기는 다른 집적회로 패키지의 포스트 핀(도 8의 742)과 랜드 핀(도 7의 751)의 결합을 약화시킬 수가 있으며, 나아가 결합 상태를 파손시킬 수도 있다.
이와 같이, 랜드 핀(도 7의 751)에 보조 홀(755a)이 추가됨으로써, 공기로 인해 집적회로 패키지의 포스트 핀(도 8의 742)과 랜드 핀(도 7의 751)의 결합 상태가 손상되는 것을 방지한다.
도 10은 도 8의 스택된 집적회로 패키지(702)의 포스트 핀(742)이 도 9a에 도시된 홀(753a)이 형성된 랜드 핀(751a)에 임시로 결합된 상태를 보여준다.
도 10에 도시된 바와 같이, 포스트 핀(742)을 랜드 핀(751a)의 홀(754a)에 임시로 결합시킨 상태에서 집적회로 패키지들(도 8의 701,702)의 전기적 특성을 측정하고, 불량이면 포스트 핀(742)을 랜드 핀(751a)으로부터 분리하여 집적회로 패키지들(도 8의 701,702)을 수리하거나 폐기처분하고, 양호하면 도 11에 도시된 바와 같이 포스트 핀(742)을 랜드 핀(751a)에 완전히 결합시킨다.
이와 같이, 본 발명에 따르면, 포스트 핀(742)을 랜드 핀(751a)에 임시로 결합한 상태에서 집적회로 패키지들(도 8의 701,702)의 전기적 특성을 미리 측정함으로써, 불량시 발생하는 처리 비용을 절약할 수가 있다. 따라서, 테스트 비용이 감소된다.
도 12a는 도 7에 도시된 포스트 핀(741)의 다른 실시예를 보여주는 평면도이고, 도 12b는 도 12a에 도시된 포스트 핀(741a)의 측면도이다. 도 12a 및 도 12b 를 참조하면, 포스트 핀(741a)은 측면에 홈들, 예컨대 4개의 고랑들(1211) 및 4개의 이랑들(1221)이 형성된 원형 기둥 모양으로 형성된다. 고랑들(1211)을 연결하는 원형의 지름(r13)은 이랑들(1221)을 연결하는 원형의 지름(r12)보다 짧다.
또한, 랜드 핀(도 7의 751)의 홀(도 7의 753)의 지름(도 7의 r3)은 포스트 핀(741a)의 단부의 지름(r11)보다 길고 포스트 핀(741a)의 지지부의 지름(r12)보다 짧게 형성된다.
이와 같이, 랜드 핀(도 7의 751)의 홀(도 7의 753)의 지름(도 7의 r3)이 포스트 핀(741a)의 단부의 지름(r11)보다 길고 포스트 핀(741a)의 지지부의 지름(r12)보다 짧기 때문에 포스트 핀(741a)이 랜드 핀(도 7의 752)의 홀에 삽입되는 것이 매우 용이하다.
또한, 포스트 핀(741a)의 측면에 고랑들(1211)과 이랑들(1221)이 형성됨으로써 포스트 핀(741a)이 랜드 핀(도 8의 752)에 결합될 때 이랑들(1221)이 고랑들(1211)로 밀려나면서 포스트 핀(741a)과 랜드 핀(도 8의 752)의 결합력을 향상시킨다.
도 13은 도 7에 도시된 랜드 핀(751)의 또 다른 실시예를 보여주는 단면도이다. 도 13을 참조하면, 랜드 핀(751b)에는 얕은 홀(753b)이 형성된다. 홀(753b)의 하부 폭(w1)은 상부 폭(w2)보다 좁게 형성된다. 홀(753b)의 하부 폭(w1)은 포스트 핀(도 7의 741)의 단부의 지름(r1)보다 같거나 약간 크게 형성된다.
따라서, 포스트 핀(도 7의 741)은 랜드 핀(751b)에 쉽게 삽입될 수가 있다.
도 14는 도 8에 도시된 포스트 핀(742)이 도 13에 도시된 랜드 핀(751b)에 접합된 상태의 단면도이다. 도 14를 참조하면, 포스트 핀(742)이 랜드 핀(751b)의 홀에 삽입된 상태에서 납땜(1401)되어 있다.
이와 같이, 랜드 핀(751b)의 홀에 포스트 핀(742)이 삽입된 상태에서 납땜(1401)이 됨으로써 포스트 핀(742)과 랜드 핀(751b)의 접합력이 향상된다.
도 15는 도 7에 도시된 포스트 핀(741)의 또 다른 실시예를 보여주는 단면도이다. 도 15를 참조하면, 포스트 핀(741b)의 측면에는 하나 이상의 돌기들(1501)이 형성되어 있다.
도 16은 도 15에 도시된 포스트 핀(741b)이 도 13에 도시된 랜드 핀(751b)에 접합된 상태의 단면도이다. 도 16을 참조하면, 포스트 핀(741b)이 랜드 핀(751b)의 홀에 삽입된 상태에서 납땜(1601)이 되어 있다.
이와 같이, 측면에 하나 이상의 돌기들(1501)이 형성된 포스트 핀(741b)이 랜드 핀(751b)의 홀에 삽입된 상태에서 납땜(1601)이 됨으로써, 포스트 핀(741b)과 랜드 핀(751b)의 접합력은 도 14에 비해 크게 향상된다.
도 17은 도 7에 도시된 포스트 핀(741)의 또 다른 실시예를 보여주는 단면도이다. 도 17을 참조하면, 포스트 핀(741c)은 원형 막대 모양을 갖는 2개의 층들(1701,1702)로 형성된다. 이 때, 포스트 핀(741c)의 길이는 도 7에 도시된 포스트 핀(741)의 길이와 같다.
도 18은 도 17에 도시된 포스트 핀(741c)이 도 13에 도시된 랜드 핀(751b)에 접합된 상태의 단면도이다. 도 18을 참조하면, 포스트 핀(741c)이 랜드 핀(751b)의 홀에 삽입된 상태에서 납땜(1801)이 되어 있다.
이와 같이, 포스트 핀(741c)이 복수층으로 형성됨으로써, 포스트 핀(741c)과 랜드 핀(751b)의 접합력은 도 14에 비해 크게 향상된다.
도 19는 본 발명에 따른 집적회로 모듈의 단면도이다. 도 19를 참조하면, 집적회로 모듈(1901)은 집적회로 패키지(1911)와 인쇄 회로 기판(1921)을 구비한다.
집적회로 패키지(1911)는 도 7에 도시된 집적회로 패키지(701)와 동일한 구조를 가지므로 중복 설명을 생략한다.
인쇄 회로 기판(1921)은 회로 배선들(1923)과 랜드 핀들(1925)을 구비한다. 랜드 핀들(1925)의 구성은 도 7에 도시된 랜드 핀들(751)과 동일하다.
이와 같이, 인쇄 회로 기판(1921)에 랜드 핀들(1925)이 형성됨으로써 집적회로 패키지(1911)를 인쇄 회로 기판(1921)에 스택시켜서 집적회로 모듈(1901)을 제작할 수가 있다.
도면과 명세서에서 최적 실시예들이 개시되었으며, 본 기술 분야의 통상의 지식을 가진 자라면 이들로부터 다양한 변형 및 균등한 타 실시예가 가능할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 기재된 기술적 사상에 의해 정해져야 할 것이다.
본 발명에 따르면, 집적회로 패키지들(301,302,701,702,1911)이 스택되거나 집적회로 패키지들(301,302,701,702,1911)이 인쇄 회로 기판(1921)에 스택될 때, 포스트 핀들(341,342,741,742)과 랜드 핀들(351,352,751,752)은 상호간에 메탈 결 합되거나 기계적 결합을 이룬다.
따라서, 납땜을 수행하는 적외선 리플로우 공정이 불필요하게 되어 집적회로 패키지들(301,302,701,702,1911)의 스택 비용과 집적회로 모듈(1901)의 제작 비용이 절감된다.
또한, 포스트 핀들(341,342,741,742)과 랜드 핀들(351,352,751,752)의 결합 상태는 외부 온도, 열적 변화, 집적회로 패키지들(301,302,701,702,1911)의 휨, 외부의 기계적인 충격에 영향을 받지 않고, 오래 동안 전기적 연결 상태로 유지되어 신뢰성이 향상된다.
또한, 포스트 핀들(742)을 랜드 핀들(751)에 임시로 결합시킨 상태에서 집적회로 패키지들(701,702)과 집적회로 모듈(1901)의 전기적 특성을 미리 측정함으로써, 집적회로 패키지들(701,702)과 집적회로 모듈(1901)의 불량시 발생하는 처리 비용이 감소되어 테스트 비용이 절감된다.

Claims (35)

  1. 집적회로 칩이 실장된 기판;
    상기 기판의 일면에 볼록하게 형성되며, 메탈로 구성되며, 상기 집적회로 칩과 전기적으로 연결된 포스트 핀; 및
    상기 기판의 타면에 형성되며, 메탈로 구성되며, 상기 집적회로 칩과 전기적으로 연결된 랜드 핀을 구비하고,
    상기 포스트 핀과 상기 랜드 핀은 상기 기판 상에서 동일한 위치에 형성되며, 상기 포스트 핀과 상기 랜드 핀 사이에 비어홀이 형성되고, 상기 비어홀에 채워진 메탈을 통하여 상기 포스트 핀과 상기 랜드 핀이 전기적으로 연결된 것을 특징으로 하는 집적회로 패키지.
  2. 삭제
  3. 제1항에 있어서, 상기 포스트 핀과 상기 랜드 핀은 각각 복수개인 것을 특징으로 하는 집적회로 패키지.
  4. 제1항에 있어서, 상기 포스트 핀의 높이는 50∼200[um]인 것을 특징으로 하는 집적회로 패키지.
  5. 제1항에 있어서, 상기 랜드 핀의 높이는 0∼30[um]인 것을 특징으로 하는 집 적회로 패키지.
  6. 제1항에 있어서, 상기 포스트 핀과 상기 랜드 핀의 지지부들의 모서리 부분들은 PSR로 코팅된 것을 특징으로 하는 집적회로 패키지.
  7. 제1항에 있어서, 상기 포스트 핀과 상기 랜드 핀은 각각 금과 니켈 합금으로 코팅된 구리로 구성된 것을 특징으로 하는 집적회로 패키지.
  8. 제1항에 있어서, 상기 포스트 핀과 상기 랜드 핀은 각각 구리와, 상기 구리 위에 코팅된 니켈, 및 상기 니켈 위에 코팅된 금으로 구성된 것을 특징으로 하는 집적회로 패키지.
  9. 제1항에 있어서, 상기 포스트 핀과 상기 랜드 핀은 각각 금으로 코팅된 구리로 구성된 것을 특징으로 하는 집적회로 패키지.
  10. 제1항에 있어서, 상기 포스트 핀과 상기 랜드 핀은 각각 구리로 코팅된 니켈로 구성된 것을 특징으로 하는 집적회로 패키지.
  11. 제1항에 있어서, 상기 포스트 핀과 상기 랜드 핀은 사각형으로 형성된 것을 특징으로 하는 집적회로 패키지.
  12. 제1항에 있어서, 상기 랜드 핀은 오목하게 형성된 것을 특징으로 하는 집적회로 패키지.
  13. 제12항에 있어서, 상기 랜드 핀의 중앙부에 원통형의 홀이 형성된 것을 특징으로 하는 집적회로 패키지.
  14. 제13항에 있어서, 상기 랜드 핀의 홀은 상기 포스트 핀이 삽입될 수 있는 주 홀과 상기 주 홀에 연결된 보조 홀로 구성된 것을 특징으로 하는 집적회로 패키지.
  15. 제1항에 있어서, 상기 포스트 핀은 단부의 지름이 지지부의 지름보다 좁은 원형 기둥 모양인 것을 특징으로 하는 집적회로 패키지.
  16. 제13항 또는 제15항에 있어서, 상기 홀의 지름은 상기 포스트 핀의 단부의 지름보다 길고 상기 포스트 핀의 지지부의 지름보다 짧은 것을 특징으로 하는 집적회로 패키지.
  17. 제1항에 있어서, 상기 포스트 핀은 측면에 적어도 하나의 고랑이 형성된 원형 기둥 모양인 것을 특징으로 하는 집적회로 패키지.
  18. 제1항 또는 제13항에 있어서, 상기 포스트 핀은 측면에 적어도 하나의 고랑이 형성된 원형 기둥 모양이고, 상기 홀의 지름은 상기 포스트 핀의 단부의 지름보다 길고 상기 포스트 핀의 지지부의 지름보다 짧은 것을 특징으로 하는 집적회로 패키지.
  19. 제1 집적회로 칩이 실장된 제1 기판, 및 상기 제1 기판의 일 면에 상기 제1 기판보다 높게 형성되며 메탈로 구성되며 상기 제1 집적회로 칩과 전기적으로 연결된 랜드 핀을 갖는 제1 집적회로 패키지; 및
    제2 집적회로 칩이 실장된 제2 기판, 및 상기 제2 기판의 일면에 볼록하게 형성되며, 메탈로 구성되며, 상기 제2 집적회로 칩과 전기적으로 연결된 포스트 핀을 갖는 제2 집적회로 패키지를 구비하고,
    상기 제1 집적회로 패키지 위에 상기 제2 집적회로 패키지가 스택되어 있고, 상기 포스트 핀과 상기 랜드 핀이 서로 접합되며,
    상기 포스트 핀과 상기 랜드 핀이 접합된 부분은 연성의 도금 물질과 접착 물질 중 하나에 의해 코팅된 것을 특징으로 하는 집적회로 모듈.
  20. 제19항에 있어서, 상기 포스트 핀과 상기 랜드 핀은 가열된 금속 블록들의 압력에 의해 서로 접합되는 것을 특징으로 하는 집적회로 모듈.
  21. 제19항에 있어서, 상기 포스트 핀과 랜드 핀이 접합될 때, 상기 제1 및 제2 집적회로 패키지들에는 히트 싱크들이 장착되고, 상기 히트 싱크들은 상기 접합시 발생하는 열을 흡수하여 상기 제1 및 제2 집적회로 칩들을 보호하는 것을 특징으로 하는 집적회로 모듈.
  22. 삭제
  23. 집적회로 칩이 실장된 기판과, 상기 기판의 일면에 볼록하게 형성되며 메탈로 구성되며 상기 집적회로 칩과 전기적으로 연결된 포스트 핀, 및 상기 기판의 타면에 상기 포스트 핀과 반대방향으로 형성되며 메탈로 구성되며 상기 집적회로 칩과 전기적으로 연결된 랜드 핀을 갖는 집적회로 패키지가 복수개 스택되고, 이 때 상기 포스트 핀은 대응되는 랜드 핀에 접합된 것을 특징으로 하는 집적회로 모듈.
  24. 제23항에 있어서, 상기 랜드 핀은 상기 기판보다 높게 형성되어 있고, 상기 포스트 핀과 랜드 핀은 가열된 금속 블록들의 압력에 의해 서로 접합되는 것을 특징으로 하는 집적회로 모듈.
  25. 제23항에 있어서, 상기 포스트 핀과 랜드 핀이 접합될 때, 상기 집적회로 패키지들에는 히트 싱크들이 장착되고, 상기 히트 싱크들은 상기 접합시 발생하는 열을 흡수하여 상기 집적회로 칩들을 보호하는 것을 특징으로 하는 집적회로 모듈.
  26. 제23항에 있어서, 상기 포스트 핀과 상기 랜드 핀이 접합된 부분은 연성의 도금 물질과 접착 물질 중 하나에 의해 코팅된 것을 특징으로 하는 집적회로 모듈.
  27. 제23항에 있어서, 상기 랜드 핀은 오목한 모양이고, 상기 포스트 핀과 상기 랜드 핀은 가열되지 않은 금속 블록들의 압력에 의해 서로 결합되는 것을 특징으로 하는 집적회로 모듈.
  28. 제27항에 있어서, 상기 포스트 핀과 상기 랜드 핀이 결합된 부분은 연성의 도금 물질과 접착 물질 중 하나에 의해 코팅된 것을 특징으로 하는 집적회로 모듈.
  29. 집적회로 패키지가 인쇄 회로 기판에 스택되어 구성되는 집적회로 모듈에 있어서,
    상기 인쇄 회로 기판은 전기 회로가 구성된 회로 기판; 및
    상기 회로 기판의 일 면에 오목하게 형성되며, 메탈로 구성되며, 상기 전기 회로와 전기적으로 연결된 랜드 핀을 포함하는 것을 특징으로 하는 집적회로 모듈.
  30. 제29항에 있어서, 상기 집적회로 패키지는
    집적회로 칩이 실장된 기판;
    상기 기판의 일면에 원형 막대 모양으로 볼록하게 형성되며, 메탈로 구성되며, 상기 집적회로 칩과 전기적으로 연결된 포스트 핀을 포함하는 것을 특징으로 하는 집적회로 모듈.
  31. 제30항에 있어서, 상기 포스트 핀은 단부의 지름이 지지부의 지름보다 짧은 것을 특징으로 하는 집적회로 모듈.
  32. 제29항 또는 제30항에 있어서, 상기 포스트 핀과 상기 랜드 핀은 각각 복수개인 것을 특징으로 하는 집적회로 모듈.
  33. 제29항 또는 제31항에 있어서, 상기 랜드 핀은 지름이 상기 포스트 핀의 단부의 지름보다 길고 상기 포스트 핀의 지지부의 지름보다 짧은 원형 홀을 중앙부에 구비하는 것을 특징으로 하는 집적회로 모듈.
  34. 제33항에 있어서, 상기 랜드 핀의 홀은 상기 포스트 핀이 삽입되는 주 홀과 상기 주 홀에 연결된 보조 홀로 구성된 것을 특징으로 하는 집적회로 모듈.
  35. 제29항 또는 제30항에 있어서, 상기 포스트 핀은 측면에 길게 형성된 적어도 하나의 홈을 갖는 원형 기둥 모양이며, 상기 랜드 핀은 상기 포스트 핀이 삽입될 수 있는 원형 홀을 갖는 것을 특징으로 하는 집적회로 모듈.
KR1020050052009A 2005-06-16 2005-06-16 집적회로 패키지와 집적회로 모듈 KR100734264B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050052009A KR100734264B1 (ko) 2005-06-16 2005-06-16 집적회로 패키지와 집적회로 모듈
US11/371,886 US20060284309A1 (en) 2005-06-16 2006-03-10 Integrated circuit package and integrated circuit module
US12/458,397 US7880291B2 (en) 2005-06-16 2009-07-10 Integrated circuit package and integrated circuit module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050052009A KR100734264B1 (ko) 2005-06-16 2005-06-16 집적회로 패키지와 집적회로 모듈

Publications (2)

Publication Number Publication Date
KR20060131506A KR20060131506A (ko) 2006-12-20
KR100734264B1 true KR100734264B1 (ko) 2007-07-02

Family

ID=37572601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050052009A KR100734264B1 (ko) 2005-06-16 2005-06-16 집적회로 패키지와 집적회로 모듈

Country Status (2)

Country Link
US (2) US20060284309A1 (ko)
KR (1) KR100734264B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8587108B2 (en) 2010-09-29 2013-11-19 Samsung Electronics Co., Ltd. Package for semiconductor device including guide rings and manufacturing method of the same

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) * 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
JP2009094457A (ja) 2007-09-18 2009-04-30 Olympus Corp 積層実装構造体及び積層実装構造体の製造方法
KR101095253B1 (ko) * 2009-12-14 2011-12-20 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9474156B2 (en) * 2011-02-10 2016-10-18 Apple Inc. Interposer connectors with alignment features
US9033740B2 (en) 2011-04-25 2015-05-19 Apple Inc. Interposer connectors
KR102160786B1 (ko) * 2013-10-29 2020-09-28 삼성전자주식회사 반도체 패키지
KR20150092881A (ko) * 2014-02-06 2015-08-17 엘지이노텍 주식회사 인쇄회로기판, 패키지 기판 및 이의 제조 방법
US20170149155A1 (en) 2015-11-25 2017-05-25 Mercury Systems, Inc. Soldered interconnect for a printed circuit board having an angular radial feature
CN108141995B (zh) * 2015-12-16 2019-11-08 阿莫泰克有限公司 电子设备的连接器结合结构及具有其的便携式电子装置
EP3232751B1 (de) * 2016-04-12 2018-07-18 MD Elektronik GmbH Elektrische steckkupplungsvorrichtung
JP6727937B2 (ja) * 2016-06-10 2020-07-22 日本電波工業株式会社 電子デバイス
DE102017212739A1 (de) 2017-07-25 2019-01-31 Siemens Aktiengesellschaft Halbleiterbauteil sowie Verfahren zu dessen Herstellung
US11543466B2 (en) 2018-03-24 2023-01-03 Melexis Technologies Sa Magnetic sensor component and assembly
EP3544394A1 (en) 2018-03-24 2019-09-25 Melexis Technologies SA Integrated circuit lead frame design and method
US10770382B2 (en) * 2018-11-29 2020-09-08 General Electric Company Low inductance stackable solid-state switching module and method of manufacturing thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246466A (ja) * 1996-03-12 1997-09-19 Sumitomo Kinzoku Electro Device:Kk Ｉｃパッケージ装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5036431A (en) * 1988-03-03 1991-07-30 Ibiden Co., Ltd. Package for surface mounted components
US5541449A (en) * 1994-03-11 1996-07-30 The Panda Project Semiconductor chip carrier affording a high-density external interface
US5701233A (en) * 1995-01-23 1997-12-23 Irvine Sensors Corporation Stackable modules and multimodular assemblies
US6013948A (en) * 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
KR100196291B1 (ko) 1996-10-05 1999-06-15 윤종용 요철 형상의 범프 구조를 이용한 반도체 칩과 기판 간의 접속 구조
US6103553A (en) * 1996-12-11 2000-08-15 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a known good die utilizing a substrate
US6351392B1 (en) * 1999-10-05 2002-02-26 Ironwood Electronics, Inc, Offset array adapter
US6229207B1 (en) * 2000-01-13 2001-05-08 Advanced Micro Devices, Inc. Organic pin grid array flip chip carrier package
JP3378550B2 (ja) * 2000-02-03 2003-02-17 日本特殊陶業株式会社 リードピン付き配線基板
KR100315158B1 (ko) 2000-08-02 2001-11-26 윤덕용 비솔더 플립 칩 본딩용 고신뢰성 비전도성 접착제 및 이를이용한 플립 칩 본딩 방법
US6862189B2 (en) * 2000-09-26 2005-03-01 Kabushiki Kaisha Toshiba Electronic component, circuit device, method for manufacturing the circuit device, and semiconductor device
JP4635383B2 (ja) 2001-06-13 2011-02-23 ソニー株式会社 半導体装置の実装方法
US6476476B1 (en) * 2001-08-16 2002-11-05 Amkor Technology, Inc. Integrated circuit package including pin and barrel interconnects
KR100460048B1 (ko) 2002-02-06 2004-12-04 주식회사 칩팩코리아 범프 칩 케리어 패키지 및 그의 제조방법
TW200504895A (en) * 2003-06-04 2005-02-01 Renesas Tech Corp Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246466A (ja) * 1996-03-12 1997-09-19 Sumitomo Kinzoku Electro Device:Kk Ｉｃパッケージ装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
09246466

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8587108B2 (en) 2010-09-29 2013-11-19 Samsung Electronics Co., Ltd. Package for semiconductor device including guide rings and manufacturing method of the same
US9018041B2 (en) 2010-09-29 2015-04-28 Samsung Electronics Co., Ltd. Package for semiconductor device including guide rings and manufacturing method of the same

Also Published As

Publication number Publication date
US20060284309A1 (en) 2006-12-21
US20090273905A1 (en) 2009-11-05
KR20060131506A (ko) 2006-12-20
US7880291B2 (en) 2011-02-01

Similar Documents

Publication Publication Date Title
KR100734264B1 (ko) 집적회로 패키지와 집적회로 모듈
US6458623B1 (en) Conductive adhesive interconnection with insulating polymer carrier
KR101332861B1 (ko) 아이씨 패키지 및 그 제조방법
US7420814B2 (en) Package stack and manufacturing method thereof
US7462939B2 (en) Interposer for compliant interfacial coupling
US20070176297A1 (en) Reworkable stacked chip assembly
US20110006433A1 (en) Electronic device and manufacturing method therefor
JP4864810B2 (ja) チップ内蔵基板の製造方法
CN107342237B (zh) 制造半导体封装件的方法和制造PoP半导体装置的方法
JP5012612B2 (ja) 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
US8217517B2 (en) Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
US7612450B2 (en) Semiconductor package including dummy board and method of fabricating the same
US20060197229A1 (en) Semiconductor device
KR100839075B1 (ko) 아이씨 패키지 및 그 제조방법
US8097950B2 (en) Semiconductor device and electronic component module using the same
KR101247138B1 (ko) 플립-칩 모듈 및 플립-칩 모듈의 제조 방법
US7417308B2 (en) Stack type package module and method for manufacturing the same
US7652383B2 (en) Semiconductor package module without a solder ball and method of manufacturing the semiconductor package module
US20060157848A1 (en) Structure and method for joining a semiconductor package to a substrate using solder column
US20220406695A1 (en) Semiconductor device package having a ball grid array with multiple solder ball materials
KR100621437B1 (ko) 수리가 쉬운 반도체 패키지의 기판 실장 구조, 적층 패키지및 반도체 모듈
JP2001044326A (ja) 半導体装置およびその製造方法
US20030070836A1 (en) PGA chip package and process for same
JP2003037222A (ja) 半導体装置の実装方法及びその実装構造、並びに半導体装置及びその製造方法
KR20060015919A (ko) 박리 방지용 홀더를 갖는 적층형 반도체 칩 패키지와 그를포함하는 반도체 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee