JP2001144146A - Ｔａｂテープ及びそれを用いた半導体装置 - Google Patents

Ｔａｂテープ及びそれを用いた半導体装置

Info

Publication number
JP2001144146A
JP2001144146A JP31973199A JP31973199A JP2001144146A JP 2001144146 A JP2001144146 A JP 2001144146A JP 31973199 A JP31973199 A JP 31973199A JP 31973199 A JP31973199 A JP 31973199A JP 2001144146 A JP2001144146 A JP 2001144146A
Authority
JP
Japan
Prior art keywords
circuit wiring
solder resist
tab tape
power supply
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31973199A
Other languages
English (en)
Other versions
JP3797044B2 (ja
Inventor
Hiroshi Sugimoto
洋 杉本
Tatsuya Otaka
達也 大高
Tomoo Omori
智夫 大森
Yukio Suzuki
幸雄 鈴木
Shigeji Takahagi
茂治 高萩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP31973199A priority Critical patent/JP3797044B2/ja
Publication of JP2001144146A publication Critical patent/JP2001144146A/ja
Application granted granted Critical
Publication of JP3797044B2 publication Critical patent/JP3797044B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】気泡がＴＡＢテープの回路パターンと接着剤と
の間に混入するのを防止し、更なる信頼性、放射熱性の
向上を実現したスティフナ付きのＴＡＢテープ及びＴ−
ＢＧＡ半導体装置を提供すること。 【解決手段】樹脂製絶縁フィルム１の片面に、ボンディ
ングパッド部２３を含む信号用回路配線４と、デバイス
ホール周囲に設けた給電用回路配線５と、その引き回し
用回路配線５３とを含んだ導体回路パターン２を付けた
ＴＡＢテープ２０を、接着剤１３を介してスティフナ６
と貼り合わせる。その際、ＴＡＢテープ表面のボンディ
ングパッド部２３からデバイスホール２６までのソルダ
ーレジスト３の存在しない領域２５中で、信号用回路配
線４、給電用回路配線５、引き回し用回路配線５３間
に、１以上のダミーの回路配線体２４又はソルダーレジ
スト領域３１、３２を設け、回路配線体間の距離を小さ
くする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、スティフナと称さ
れる放熱板兼補強板の付いたＴＡＢ（Tape Automated B
onding）テープ及びこれを用いたテープＢＧＡ（Ball G
rid Array ）半導体装置に関するものである。
【０００２】
【従来の技術】従来のＴ−ＢＧＡ（Tape BGA）構造の半
導体装置を図５に示す。これは、ポリイミド樹脂製絶縁
フィルム１の片面に図６の如く導体回路パターン２を付
けたＴＡＢテープ２０を、厚さ５０μｍ程度の熱硬化性
接着剤１３を介して、中央部に半導体チップ搭載用の凹
部６ａを設けてあるスティフナ６と貼り合わせた構造を
有する。このＴＡＢテープ２０上に形成される導体回路
パターン２には２系統があり、図６の如く設けられた半
田ボールパット部２１、引き回しリード部２２及びボン
ディングパッド部２３を含む信号用回路配線４と、該信
号用回路配線４よりデバイスホール２６側の領域２５に
おいて、図４の如くデバイスホール２６周囲に設けられ
た電源用ライン５１及び接地用ライン５２の２条から成
る給電用回路配線５とを含む。
【０００３】そして、図５の如く上記スティフナ６の凹
部６ａに素子固定材（チップ固定用ペースト）１４を用
いて半導体チップ９を貼り付け、この半導体チップ９の
電極と前記ボンディングパッド部２３とをボンディング
ワイヤ８にて結線し、更に前記半導体チップ９とボンデ
ィングワイヤ８とを封止樹脂１０によって封止すること
で構成される。なお、半田ボールパット部２１上には半
田ボール７が搭載される。
【０００４】図６の斜線部は、ＴＡＢテープ２０の表面
のうち、ソルダーレジスト３の設けられている領域を示
す。図示するように、ソルダーレジスト３はＴＡＢテー
プ２０の全域に設けられるのではない。中央のデバイス
ホール２６の周辺に集約的に位置するインナーリードか
ら成るボンディングパッド部２３及びそれよりデバイス
ホール２６側の領域２５には、ソルダーレジスト３が設
けられていない。また、半田ボールパット部２１はソル
ダーレジスト３の存在しない領域によって円形状に形成
されている。
【０００５】このように、現在のところＴ−ＢＧＡ構造
の半導体装置に用いられるＴＡＢテープには、ボンディ
ングパッド部２３から内側（凹部６ａによるキャビティ
側）の領域にはソルダーレジストが塗布されていない。
【０００６】
【発明が解決しようとする課題】しかしながら、ＴＡＢ
テープのボンディングパッド部２３から内側（凹部６ａ
側）にソルダーレジストが塗布されていないことに起因
して、次のような課題が存在している。
【０００７】即ち、従来の半導体装置では、ＴＡＢテー
プとスティフナとしての銅製放熱板とを接着する層に、
厚さ５０μｍ程度の熱硬化性接着剤を配している。ま
た、この熱硬化性接着剤をＴＡＢテープに接着する方法
としては、ロールラミネータにて熱及び圧力をかけなが
ら接着している。
【０００８】しかし、導体回路パターンのうち、半導体
チップとワイヤボンディング等により電気的接続を行う
ボンディングパッド部等の回路配線領域の表面には、ソ
ルダーレジストを設けることができないため、ソルダー
レジストの厚さ分の段差が生じてしまい、且つ回路配線
間の谷間では更にソルダーレジストからの段差が大きく
なってしまう。
【０００９】この段差の存在により、ロールラミネータ
から接着に必要な圧力がかかりにくく、圧着不足によ
り、ＴＡＢテープと接着剤との間に気泡が混入してしま
う場合がある。特にそのボイド発生現象の度合いは、信
号用回路配線や給電用回路配線といった回路配線体間の
距離及び回路配線体とソルダーレジスト間の距離に比例
し、使用する材料や製造条件に影響されるが、前記距離
が０．２mm以上で気泡混入が発生しやすい。
【００１０】前記気泡は完成した半導体装置の耐湿性等
の信頼性に悪影響を及ぼし、また気泡が回路配線体と接
着剤との間に混入した場合は、ボンディング性に悪影響
を及ぼす。
【００１１】そこで本発明の目的は、上記課題を解決
し、気泡がＴＡＢテープの回路パターンと接着剤との間
に混入するのを防止し、更なる信頼性、放射熱性の向上
を実現したスティフナ付きのＴＡＢテープ及びＴ−ＢＧ
Ａ半導体装置を提供することにある。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、次のように構成したものである。
【００１３】（１）請求項１に記載の発明は、デバイス
ホールを有する樹脂製絶縁フィルムの片面に、半田ボー
ルパット部、引き回しリード部及びボンディングパッド
部を含む信号用回路配線と、該信号用回路配線よりデバ
イスホール側の領域のデバイスホール周囲に設けた給電
用回路配線と、該給電用回路配線への引き出し用回路配
線とを含んだ導体回路パターンを付けたＴＡＢテープで
あって、ＴＡＢテープ表面のボンディングパッド部から
デバイスホールまでをソルダーレジストの存在しない領
域としたものを、接着剤を介して、中央部に半導体チッ
プ搭載用の凹部を設けてあるスティフナと貼り合わせて
構成されるスティフナ付きＴＡＢテープにおいて、前記
ＴＡＢテープ表面のボンディングパッド部からデバイス
ホールまでのソルダーレジストの存在しない領域中であ
って、前記信号用回路配線と給電用回路配線と引き回し
用回路配線との間に存在する領域中に、１以上のダミー
の回路配線体又はソルダーレジスト領域を設けたことを
特徴とする。
【００１４】ここで、上記ダミーの回路配線体又はソル
ダーレジスト領域（以上必要に応じて「ダミーの回路配
線体等」と略称する）は、信号用回路配線と給電用回路
配線と引き回し用回路配線との間に存在する領域中に設
けられればよく、上記ダミーの回路配線体等が、信号用
回路配線のボンディングパッド部、電源接地用回路配線
又は引き回し用回路配線のうち、それらの１つに接触し
た状態、又は、それらの１つから延在した形のいずれの
形態で設けられていても良い。
【００１５】このようにダミーの回路配線体又はソルダ
ーレジスト領域を追加的に設けることにより、元の信号
用回路配線（ボンディングパッド部）、給電用回路配
線、引き回し用回路配線といった回路配線体の周囲に最
短距離で存在する部材までの距離が小さくなる。即ち、
元の信号用回路配線、給電用回路配線、引き回し用回路
配線といった回路配線体の近傍に、ダミーの回路配線体
又はソルダーレジスト領域が、上記最短距離で存在する
部材として出現することから、ＴＡＢテープ上に最短距
離で存在する部材として存在する２部材間の間隔は、元
の回路配線体間の比較的広い間隔であったものが、これ
に代わって、これらの回路配線体とダミーの回路配線体
又はソルダーレジスト領域と間の比較的狭い間隔とな
る。
【００１６】既に述べたように、ロールラミネータで熱
及び圧力をかけながら、熱硬化性接着剤をＴＡＢテープ
上に接着する際、ＴＡＢテープと接着剤の間に気泡が混
入する現象が生ずるが、これは回路配線間の距離及び回
路配線とソルダーレジスト間の距離に比例して発生し易
い。そこで、上記のようにダミーの回路配線体又はソル
ダーレジスト領域を追加的に設けて、この距離を小さく
することにより、ボイドの発生を抑えることができる。
【００１７】本発明のＴＡＢテープにおいて、前記ダミ
ーの回路配線体又はソルダーレジスト領域は、前記信号
用回路配線のボンディングパッド部と前記給電用回路配
線との間に設けてもよいし（請求項２）、前記信号用回
路配線のボンディングパッド部と前記引き回し用回路配
線との間に設けてもよいし（請求項３）、前記給電用回
路配線を構成する電源用ライン及び接地用ライン間に設
けてもよい（請求項４）。
【００１８】また、本発明のＴＡＢテープは、前記ＴＡ
Ｂテープ表面のボンディングパッド部から前記デバイス
ホールまでのソルダーレジストの存在しない領域中で、
前記給電用回路配線上に、前記信号用回路配線の存在す
る領域の第１のソルダーレジストとの段差をなくすよう
に第２のソルダーレジストを塗布すると共に、前記ダミ
ーの回路配線体又はソルダーレジスト領域として、前記
ボンディングパッド部と前記第２のソルダーレジストと
の間に設けたダミーの回路配線体又はソルダーレジスト
領域を含ませた形態をも含む（請求項５）。
【００１９】更に、本発明のＴＡＢテープは、前記信号
用回路配線のボンディングパッド部間に、ダミーの回路
配線体又はソルダーレジスト領域を設けた形態をも含
む。
【００２０】（２）請求項６に記載の発明は、請求項
１、２、３、４又は５記載のＴＡＢテープにおいて、前
記ダミーの回路配線体又はソルダーレジスト領域を、そ
の周囲の信号用回路配線、給電用回路配線、引き回し用
回路配線又はソルダーレジストのうちの最も近い部位ま
での間の間隔が０．１５mm以内となるように設けたこと
を特徴とする。
【００２１】ＴＡＢテープと接着剤の間に気泡が混入す
る現象は、ＴＡＢテープ上に存在する回路配線間の距離
及び回路配線とソルダーレジスト間の距離に比例し、特
に上記距離が０．２mm以上で気泡混入が発生し易い。そ
こで、この請求項６のように、上記ダミーの回路配線体
又はソルダーレジスト領域を、その周囲の信号用回路配
線、給電用回路配線、引き回し用回路配線又はソルダー
レジストのうちの最も近い部位までの間の間隔が０．１
５mm以内となるように設けると、気泡混入の発生をより
有効に防止することができる。
【００２２】（３）請求項７に記載の発明は、請求項６
記載のＴＡＢテープにおいて、前記ＴＡＢテープとステ
ィフナとを貼り合わせる接着剤層の厚さを１００μｍ以
上としたことを特徴とする。
【００２３】このようにＴＡＢテープとスティフナとを
貼り合わせる接着剤層の厚さを１００μｍ以上とし、従
来より厚くすることにより、ロールラミネータの圧力を
確実に接着剤に伝えることができ、より有効にボイドの
発生を防止することができる。
【００２４】（４）請求項８に記載の発明は、デバイス
ホールを有する樹脂製絶縁フィルムの片面に、半田ボー
ルパット部、引き回しリード部及びボンディングパッド
部を含む信号用回路配線と、該信号用回路配線よりデバ
イスホール側の領域のデバイスホール周囲に設けた給電
用回路配線と、該給電用回路配線への引き回し用回路配
線とを含んだ導体回路パターンを付けたＴＡＢテープで
あって、ＴＡＢテープ表面のボンディングパッド部から
デバイスホールまでをソルダーレジストの存在しない領
域としたものを、接着剤を介して、中央部に半導体チッ
プ搭載用の凹部を設けてあるスティフナと貼り合わせ、
そのスティフナの凹部に半導体チップを設け、その半導
体チップの電極と前記ボンディングパッド部とをワイヤ
ボンディングした半導体装置において、前記ＴＡＢテー
プ表面のボンディングパッド部から前記デバイスホール
までのソルダーレジストの存在しない領域中で、前記給
電用回路配線上に、前記信号用回路配線の存在する領域
の第１のソルダーレジストとの段差をなくすように第２
のソルダーレジスト領域を設けると共に、前記ボンディ
ングパッド部と前記給電用回路配線との間、前記ボンデ
ィングパッド部と引き回し用回路配線との間、前記ボン
ディングパッド部と前記第２のソルダーレジスト領域と
の間、及び前記給電用回路配線を構成する電源用ライン
及び接地用ライン間に、ダミーの回路配線体又はソルダ
ーレジスト領域を設けたことを特徴とする。
【００２５】この構成によれば、給電用回路配線上に第
２のソルダーレジスト領域等を設けて、前記信号用回路
配線の存在する領域の第１のソルダーレジストとの段差
をなくしているので、熱硬化性接着剤をＴＡＢテープ上
に接着する際に、ロールラミネータによる接着に必要な
圧力が容易に得られるようになる。また、ダミーの回路
配線体又はソルダーレジスト領域を、前記ボンディング
パッド部と前記給電用回路配線との間、前記ボンディン
グパッド部と前記給電用回路配線との間、前記ボンディ
ングパッド部と前記第２のソルダーレジスト領域との
間、及び前記給電用回路配線を構成する電源用ライン及
び接地用ライン間に設け、これら部材間の距離を小さく
したので、熱硬化性接着剤をＴＡＢテープ上に接着する
際に、ＴＡＢテープと接着剤の間に気泡が混入しなくな
る。よって、ボイドの発生をなくし、半導体装置の信頼
性を向上させることができる。
【００２６】この半導体装置の発明においても、前記ダ
ミーの回路配線体又はソルダーレジスト領域は、その周
囲の信号用回路配線、給電用回路配線、引き回し用回路
配線又はソルダーレジストのうちの最も近い部位までの
間の間隔が、０．１５mm以内となるように設け（請求項
９）、更には、前記ＴＡＢテープとスティフナとを貼り
合わせる接着剤層の厚さを１００μｍ以上とする（請求
項１０）ことが好ましい。これらにより、ボイドの発生
をより有効に防止することができるからである。
【００２７】＜本発明の要点＞本発明の要点は、次の点
にある。即ち、従来では、回路配線表面部の段差の影響
により、前記段差部はロールラミネータにて接着に必要
な圧力がかかりにくく、ＴＡＢテープと接着剤の間に気
泡が混入してしまい、半導体装置の耐湿性等の信頼性に
悪影響を及ぼし、また気泡が回路配線と接着剤との間に
混入した場合は、ボンディング性に悪影響を及ぼす。こ
の対策として、本発明では、ダミーの回路配線体を気泡
防止用に設けるか、またはソルダーレジスト領域を設け
るか、または接着剤の厚さを従来より厚くするのであ
る。
【００２８】
【発明の実施の形態】以下、本発明を図示の実施形態に
基づいて説明する。
【００２９】図１は本発明のＴＡＢテープの詳細を示す
部分平面図で、図３のＡ部を拡大して示した図である。
図２はそのＴＡＢテープを用いたＴ−ＢＧＡ半導体装置
の断面構造を示す図であり、図３は本発明のＴＡＢテー
プの外観を示す図である。図４は従来のＴＡＢテープの
詳細図で、図１に対応させて示した図である。
【００３０】図２のＴ−ＢＧＡ構造の半導体装置におい
て、２０はＴＡＢテープであり、デバイスホールを有す
る厚さ７５μｍ程度のポリイミド樹脂製絶縁フィルム１
の片面に、厚さ１０μｍ程度の熱硬化性接着剤１２によ
って、２０μｍ程度の厚みを有する銅箔、例えば日本電
解製銅箔ＳＬＰもしくは三井金属鉱業（株）製電解銅箔
ＦＱ−ＶＬＰから成る導体回路パターン２を付け、更に
その上を、露光・現像によりパターンの形成される１５
μｍ程度のソルダーレジスト３により、デバイスホール
周辺を残して被うことにより構成される。
【００３１】このＴＡＢテープ２０上に形成される導体
回路パターン２には２系統があり、図６の如く設けられ
た半田ボールパット部２１、引き回しリード部２２及び
ボンディングパッド部２３を含む信号用回路配線４と、
該信号用回路配線４よりデバイスホール２６側の領域２
５において、図３の如くデバイスホール２６周囲に設け
られた電源用ライン５１及び接地用ライン５２の２条か
ら成る給電用回路配線５と、該給電用回路配線への引き
回し用回路配線５３とを含む。
【００３２】ソルダーレジスト３の設けられる領域は導
体回路パターン２の全部ではなく、ＴＡＢテープ表面の
ボンディングパッド部２３からデバイスホール２６まで
は、ソルダーレジスト３の存在しない領域２５となって
いる。
【００３３】このＴＡＢテープ２０は、厚さ１００μｍ
程度の熱硬化性接着剤１３を介して、中央部に半導体チ
ップ搭載用の凹部６ａを設けてあるスティフナ６と貼り
合わせられ、以てスティフナ付きＴＡＢテープが構成さ
れる。
【００３４】図２のＴ−ＢＧＡ構造の半導体装置は、こ
のスティフナ付きＴＡＢテープのスティフナ６の凹部６
ａに半導体チップ９を設け、その半導体チップ９の電極
と上記ボンディングパッド部２３とをワイヤボンディン
グした構造を有する。即ち、上記スティフナ６の凹部６
ａに素子固定材（チップ固定用ペースト）１４を用いて
半導体チップ９を貼り付け、この半導体チップ９の電極
と前記ボンディングパッド部２３とをボンディングワイ
ヤ８にて結線し、更に前記半導体チップ９とボンディン
グワイヤ８とを封止樹脂１０によって封止することで、
半導体装置が構成される。なお、半田ボールパット部２
１上には半田ボール７が搭載される。
【００３５】この構造の半導体装置は、半導体チップ９
を放熱板上に直接搭載するため、半導体チップ９の動作
中に発生する熱を効果的に発散できるメリットがある。
図２に、上記構成の半導体装置をマザーボード４０に搭
載した状態を示す。
【００３６】ところで、上記の熱硬化性接着剤１３をＴ
ＡＢテープ２０に接着する方法としては、ラミネータに
て熱及び圧力をかけながら接着する。その後、この接着
剤１３の設けられたＴＡＢテープ２０とスティフナ６と
の貼り合わせを行う。
【００３７】しかし、導体回路パターン２のうち、半導
体チップとワイヤボンディング等により電気的接続を行
うボンディングパッド部２３等の回路配線領域の表面に
は、ソルダーレジスト３を設けることができないため、
ソルダーレジスト３の厚さ分の段差が生じてしまい、且
つ回路配線体間の谷間、即ち信号用回路配線４と給電用
回路配線５（電源用ライン５１、接地用ライン５２）と
引き回し用回路配線５３といった回路配線体の間に存在
する領域においては、更にソルダーレジストからの段差
が大きくなってしまう。このためロールラミネータから
接着に必要な圧力がかかりにくくなり、ＴＡＢテープ２
０と接着剤１３との間に気泡が混入し易くなる。特にそ
のボイド発生の度合いは、上記回路配線体間の距離及び
回路配線体とソルダーレジスト間の距離に比例し、使用
する材料や製造条件に影響されるが、前記距離が０．２
mm以上で気泡混入が発生しやすい。
【００３８】そこで、図１に示すように、ＴＡＢテープ
表面のボンディングパッド部２３からデバイスホール２
６までのソルダーレジスト３の存在しない領域２５中で
あって、上記信号用回路配線４と給電用回路配線５と引
き回し用回路配線５３との間に存在する領域中に、１以
上のダミーの回路配線体又はソルダーレジスト領域を設
ける。
【００３９】この実施形態では、図１に示すように、ま
ずＴＡＢテープ表面のボンディングパッド部２３からデ
バイスホール２６までのソルダーレジストの存在しない
領域２５において、信号用回路配線４の存在する領域の
第１のソルダーレジスト３との段差をなくすように、給
電用回路配線５上に第２のソルダーレジスト領域３ａを
設ける。そして、回路配線体間の谷間の段差を小さくす
るため、信号用回路配線４のボンディングパッド部２３
と給電用回路配線５との間にダミーの回路配線体２４を
設け、ボンディングパッド部２３と上記第２のソルダー
レジスト領域３ａとの間にダミーの回路配線体２４を設
けている。また、給電用回路配線５を構成する電源用ラ
イン５１及び接地用ライン５２間にダミーのソルダーレ
ジスト３１を設け、そして信号用回路配線のボンディン
グパッド部２３と引き回し用回路配線５３との間にダミ
ーのソルダーレジスト３２を設けている。図示の実施形
態の場合、ダミーの回路配線体２４がボンディングパッ
ド部２３と接しているが、このように一方の部材から離
して設ける形態に限らず、両方の部材から離して設ける
形態を採ることもできる。
【００４０】ここで、上記のダミーの回路配線体２４又
はソルダーレジスト領域３１、３２は、その周囲の信号
用回路配線４、給電用回路配線５、引き回し用回路配線
５３又はソルダーレジスト３ａのうちの最も近い部位ま
での間の間隔、例えば図１に示す間隔ｄ１、ｄ２、ｄ３
の全てが０．１５mm以内となるように設ける。このよう
にすると、上記間隔ｄ１、ｄ２、ｄ３が気泡混入が発生
し易い０．２mmより余裕を見込んだ小さい値に抑えられ
るので、有効にボイドの発生を阻止することができる。
【００４１】この作用効果は、上記ダミーの回路配線体
２４の代わりにダミーのソルダーレジストを設け、又は
ソルダーレジスト３１、３２の代わりにダミーの回路配
線体を設けた形態によっても得ることができる。
【００４２】更に、この実施形態では、ＴＡＢテープ２
０とスティフナ６とを貼り合わせる接着剤層１３を、従
来の５０μｍより厚い１００μｍの厚さとしているの
で、ロールラミネータの圧力を確実に接着剤に伝えるこ
とができ、より有効にボイドの発生を防止することがで
きる。
【００４３】次に具体例を示す。
【００４４】回路基板は３層ＴＡＢテープ材で、ポリイ
ミド樹脂製絶縁フィルム１としては７５μｍ厚のフィル
ム（ユーピレックス、宇部興産（株）製）を利用し、接
着剤１２として＃７１００接着剤（東レ（株）製）を約
１２μｍ厚に塗布した後、このベースフィルムに金型に
より図６に示す如くスプロケットホール１６及びテバイ
スホール２６をパンチング加工して開口した。また、導
体回路パターン２の銅箔は１８μｍ厚のＶＬＰ箔（三井
金属鉱業（株）製）、ＰＩ層は４０μ厚とした。また、
信号用回路配線４上のソルダーレジスト３は約２５μｍ
とした。
【００４５】接着剤１３は熱可塑性を用い、その厚さは
従来５０μｍ程度を用いるところを厚さ１００μｍを採
用した。更に、スティフナ６は厚さ０．８mmt の銅材を
使用し、その表面には０．２mg／cm2 程度の酸化膜を有
している。
【００４６】回路配線パターン２のうち給電用回路配線
５は、ＴＡＢテープ表面のボンディングパッド部２３よ
りもデバイスホール側の前記信号用回路配線４の存在し
ない領域において、半導体チップ９を囲む形状で電源用
ライン５１及び接地用ライン５２を形成し、その外側に
信号用回路配線４の配線パターンを形成した。そして、
上記給電用回路配線５上に、上記信号用回路配線４の存
在する領域の第１のソルダーレジスト３との段差をなく
すように、デバイスホール２６の周方向に間隔を置いて
第２のソルダーレジスト３ａを塗布した。
【００４７】次に、ＴＡＢテープ表面のボンディングパ
ッド部２３からデバイスホール２６までの領域中で、前
記電源用ライン５１及び接地用ライン５２のライン間に
ソルダーレジスト３１を設け、またデバイスホール２６
の内側の部分についてはソルダーレジスト３ａを設け、
更に信号用回路配線４と給電用回路配線５の引き回し用
回路配線５３とのパターン間にもソルダーレジスト５３
を設けた。そして、これらの配線パターン間における最
短距離の部位同士の間隔ｄ１、ｄ２、ｄ３を０．１５mm
以下となるようにした。
【００４８】また、信号用回路配線パターン間において
もパターン同士の間隔を０．１５mm以下になるようにパ
ターンを設けた。
【００４９】このダミーのソルダーレジスト３１、３２
と新規に設けたダミーの回路配線体２４のパターンによ
り、パターン間の隙間を埋めたことにより、接着剤１３
のラミネート時にローラにより十分な圧力がかかり、且
つ接着剤１３を１００μｍと厚くしたことにより、更に
気泡の混入のないＢＧＡ用及びＣＳＰ（Chip Scale Pac
kage）用ＴＡＢテープを製造することができた。
【００５０】また、このＴＡＢテープを用い、高信頼
性、高放射熱性の半導体装置を製造することができた。
【００５１】
【発明の効果】以上説明したように本発明によれば、次
のような優れた効果が得られる。
【００５２】（１）請求項１〜７に記載のＴＡＢテープ
によれば、ＴＡＢテープ表面のボンディングパッド部か
らデバイスホールまでのソルダーレジストの存在しない
領域中であって、信号用回路配線と給電用回路配線と引
き回し用回路配線との間に存在する領域中に、１以上の
ダミーの回路配線体又はソルダーレジスト領域を設けた
ので、元の信号用回路配線、給電用回路配線、引き回し
用回路配線といった回路配線体の周囲に最短距離で存在
する部材までの距離が小さくなり、ＴＡＢテープと接着
剤の間におけるボイドの発生を抑えることができる。
【００５３】（２）請求項８に記載の半導体装置によれ
ば、ボンディングパッド部と給電用回路配線との間、ボ
ンディングパッド部と引き回し用回路配線との間、ボン
ディングパッド部と第２のソルダーレジスト領域との
間、及び前記給電用回路配線を構成する電源用ライン及
び接地用ライン間に、ダミーの回路配線体又はソルダー
レジスト領域を設けたので、回路配線体の周囲に最短距
離で存在する部材までの距離が小さくなり、ＴＡＢテー
プと接着剤の間におけるボイドの発生を抑えることがで
きる。
【００５４】（３）請求項６又は９に記載の発明によれ
ば、上記ダミーの回路配線体又はソルダーレジスト領域
を、その周囲の信号用回路配線、給電用回路配線、引き
回し用回路配線又はソルダーレジストのうちの最も近い
部位までの間の間隔を、気泡混入が生じにくい０．１５
mm以内となるように設けたので、気泡混入の発生をより
有効に防止することができる。
【００５５】（４）請求項７又は１０に記載の発明によ
れば、ＴＡＢテープとスティフナとを貼り合わせる接着
剤層の厚さを１００μｍ以上とし、従来の５０μｍより
厚くしたので、ロールラミネータの圧力を確実に接着剤
に伝えることができ、より有効にボイドの発生を防止す
ることができる。
【００５６】（５）従って、本発明によれば、信頼性及
び放射熱性に優れたＢＧＡ、ＣＳＰ用ＴＡＢテープ及び
それを用いた半導体装置を製造することが可能となる。
【図面の簡単な説明】
【図１】本発明のＴＡＢテープの詳細を示したもので、
図３のＡ部分の拡大平面図である。
【図２】本発明のＴＡＢテープを用いたＴ−ＢＧＡ半導
体装置の断面構造を示す図である。
【図３】本発明のＴＡＢテープの外観を、一部省略して
示した平面図である。
【図４】従来のＴＡＢテープの詳細図で、図１に対応さ
せて示した図である。
【図５】従来のＴ−ＢＧＡ半導体装置の断面図である。
【図６】従来のスティフナ付きＴＡＢテープの部分平面
図である。
【符号の説明】
１ ポリイミド樹脂製絶縁フィルム ２ 導体回路パターン ３ ソルダーレジスト ３ａ 第２のソルダーレジスト領域 ４ 信号用回路配線 ５ 給電用回路配線 ６ スティフナ ８ ボンディングワイヤ ９ 半導体チップ １３ 接着剤 ２０ ＴＡＢテープ ２１ 半田ボールパット部 ２２ 引き回しリード部 ２３ ボンディングパッド部 ２４ ダミーの回路配線体 ２５ 領域 ２６ デバイスホール ３１、３２ ダミーのソルダーレジスト ５１ 電源用ライン ５２ 接地用ライン ５３ 引き回し用回路配線
フロントページの続き (72)発明者 鈴木 幸雄 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内 (72)発明者 高萩 茂治 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内 Ｆターム(参考） 5F044 AA02 KK03 KK15 MM03 MM08 MM13 MM45 MM48 RR10

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】デバイスホールを有する樹脂製絶縁フィル
    ムの片面に、半田ボールパット部、引き回しリード部及
    びボンディングパッド部を含む信号用回路配線と、該信
    号用回路配線よりデバイスホール側の領域のデバイスホ
    ール周囲に設けた給電用回路配線と、該給電用回路配線
    への引き回し用回路配線とを含んだ導体回路パターンを
    付けたＴＡＢテープであって、ＴＡＢテープ表面のボン
    ディングパッド部からデバイスホールまでをソルダーレ
    ジストの存在しない領域としたものを、接着剤を介し
    て、中央部に半導体チップ搭載用の凹部を設けてあるス
    ティフナと貼り合わせて構成されるスティフナ付きＴＡ
    Ｂテープにおいて、前記ＴＡＢテープ表面のボンディン
    グパッド部からデバイスホールまでのソルダーレジスト
    の存在しない領域中であって、前記信号用回路配線と給
    電用回路配線と引き回し用回路配線との間に存在する領
    域中に、１以上のダミーの回路配線体又はソルダーレジ
    スト領域を設けたことを特徴とするＴＡＢテープ。
  2. 【請求項２】請求項１記載のＴＡＢテープにおいて、前
    記ダミーの回路配線体又はソルダーレジスト領域とし
    て、前記信号用回路配線のボンディングパッド部と前記
    給電用回路配線との間に設けたダミーの回路配線体又は
    ソルダーレジスト領域を含むことを特徴とするＴＡＢテ
    ープ。
  3. 【請求項３】請求項１又は２記載のＴＡＢテープにおい
    て、前記ダミーの回路配線体又はソルダーレジスト領域
    として、前記信号用回路配線のボンディングパッド部と
    前記引き回し用回路配線との間に設けたダミーの回路配
    線体又はソルダーレジスト領域を含むことを特徴とする
    ＴＡＢテープ。
  4. 【請求項４】請求項１、２又は３記載のＴＡＢテープに
    おいて、前記ダミーの回路配線体又はソルダーレジスト
    領域として、前記給電用回路配線を構成する電源用ライ
    ン及び接地用ライン間に設けたダミーの回路配線体又は
    ソルダーレジスト領域を含むことを特徴とするＴＡＢテ
    ープ。
  5. 【請求項５】請求項１、２、３又は４記載のＴＡＢテー
    プにおいて、前記ＴＡＢテープ表面のボンディングパッ
    ド部から前記デバイスホールまでのソルダーレジストの
    存在しない領域中で、前記給電用回路配線上に、前記信
    号用回路配線の存在する領域の第１のソルダーレジスト
    との段差をなくすように第２のソルダーレジストを塗布
    すると共に、前記ダミーの回路配線体又はソルダーレジ
    スト領域として、前記ボンディングパッド部と前記第２
    のソルダーレジストとの間に設けたダミーの回路配線体
    又はソルダーレジスト領域を含ませたことを特徴とする
    ＴＡＢテープ。
  6. 【請求項６】請求項１、２、３、４又は５記載のＴＡＢ
    テープにおいて、前記ダミーの回路配線体又はソルダー
    レジスト領域を、その周囲の信号用回路配線、給電用回
    路配線、引き回し用回路配線又はソルダーレジストのう
    ちの最も近い部位までの間の間隔が０．１５mm以内とな
    るように設けたことを特徴とするＴＡＢテープ。
  7. 【請求項７】請求項６記載のＴＡＢテープにおいて、前
    記ＴＡＢテープとスティフナとを貼り合わせる接着剤層
    の厚さを１００μｍ以上としたことを特徴とするＴＡＢ
    テープ。
  8. 【請求項８】デバイスホールを有する樹脂製絶縁フィル
    ムの片面に、半田ボールパット部、引き回しリード部及
    びボンディングパッド部を含む信号用回路配線と、該信
    号用回路配線よりデバイスホール側の領域のデバイスホ
    ール周囲に設けた給電用回路配線と、該給電用回路配線
    への引き回し用回路配線とを含んだ導体回路パターンを
    付けたＴＡＢテープであって、ＴＡＢテープ表面のボン
    ディングパッド部からデバイスホールまでをソルダーレ
    ジストの存在しない領域としたものを、接着剤を介し
    て、中央部に半導体チップ搭載用の凹部を設けてあるス
    ティフナと貼り合わせ、そのスティフナの凹部に半導体
    チップを設け、その半導体チップの電極と前記ボンディ
    ングパッド部とをワイヤボンディングした半導体装置に
    おいて、前記ＴＡＢテープ表面のボンディングパッド部
    から前記デバイスホールまでのソルダーレジストの存在
    しない領域中で、前記給電用回路配線上に、前記信号用
    回路配線の存在する領域の第１のソルダーレジストとの
    段差をなくすように第２のソルダーレジスト領域を設け
    ると共に、前記ボンディングパッド部と前記給電用回路
    配線との間、前記ボンディングパッド部と引き回し用回
    路配線との間、前記ボンディングパッド部と前記第２の
    ソルダーレジスト領域との間、及び前記給電用回路配線
    を構成する電源用ライン及び接地用ライン間に、ダミー
    の回路配線体又はソルダーレジスト領域を設けたことを
    特徴とする半導体装置。
  9. 【請求項９】請求項８記載の半導体装置において、前記
    ダミーの回路配線体又はソルダーレジスト領域は、その
    周囲の信号用回路配線、給電用回路配線、引き回し用回
    路配線又はソルダーレジストのうちの最も近い部位まで
    の間の間隔が、０．１５mm以内となるように設けてある
    ことを特徴とする半導体装置。
  10. 【請求項１０】請求項９記載の半導体装置において、前
    記ＴＡＢテープとスティフナとを貼り合わせる接着剤層
    の厚さを１００μｍ以上としたことを特徴とする半導体
    装置。
JP31973199A 1999-11-10 1999-11-10 Ｔａｂテープ及びそれを用いた半導体装置 Expired - Fee Related JP3797044B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31973199A JP3797044B2 (ja) 1999-11-10 1999-11-10 Ｔａｂテープ及びそれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31973199A JP3797044B2 (ja) 1999-11-10 1999-11-10 Ｔａｂテープ及びそれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JP2001144146A true JP2001144146A (ja) 2001-05-25
JP3797044B2 JP3797044B2 (ja) 2006-07-12

Family

ID=18113559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31973199A Expired - Fee Related JP3797044B2 (ja) 1999-11-10 1999-11-10 Ｔａｂテープ及びそれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JP3797044B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069168A (ja) * 2001-08-28 2003-03-07 Nagoya Industrial Science Research Inst プリント配線基板又は集積回路における回路パターン及びこれを備えたプリント配線基板と集積回路
JP2004127974A (ja) * 2002-09-30 2004-04-22 Oki Electric Ind Co Ltd Ｃｏｆテープキャリア、半導体素子、半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069168A (ja) * 2001-08-28 2003-03-07 Nagoya Industrial Science Research Inst プリント配線基板又は集積回路における回路パターン及びこれを備えたプリント配線基板と集積回路
JP2004127974A (ja) * 2002-09-30 2004-04-22 Oki Electric Ind Co Ltd Ｃｏｆテープキャリア、半導体素子、半導体装置
US6809406B2 (en) 2002-09-30 2004-10-26 Oki Electric Industry Co., Ltd. COF tape carrier, semiconductor element, COF semiconductor device, and method for manufacturing of COF semiconductor device

Also Published As

Publication number Publication date
JP3797044B2 (ja) 2006-07-12

Similar Documents

Publication Publication Date Title
JP3834426B2 (ja) 半導体装置
EP0863549A2 (en) Semiconductor device comprising a wiring substrate
JP2002016175A (ja) スティフナ付きｔａｂテープ及びそれを用いた半導体装置
JP3542677B2 (ja) 樹脂封止型半導体装置およびその製造方法
KR100788858B1 (ko) 집적 회로 패키지의 구조물 및 어셈블리 방법
CN107210267A (zh) 半导体器件
US6101098A (en) Structure and method for mounting an electric part
JP2001144146A (ja) Ｔａｂテープ及びそれを用いた半導体装置
JP2011077164A (ja) 半導体発光装置
JP2001015629A (ja) 半導体装置及びその製造方法
JPH1167963A (ja) 半導体装置
US7084355B2 (en) Multilayer printed circuit board
JPH10214928A (ja) プリント配線板
JP4364181B2 (ja) 半導体装置の製造方法
JP2000243870A (ja) 半導体装置
JP3589093B2 (ja) 放熱板兼補強板付きｔａｂテープ及び半導体装置
JP2001148444A (ja) 半導体装置
JP3910937B2 (ja) 半導体装置
JP3062102B2 (ja) 放熱板付きプリント基板
JP2000133745A (ja) 半導体装置
JP4263211B2 (ja) 半導体装置
JP2002217328A (ja) 半導体素子収納用パッケージ
JPH11233695A (ja) 半導体装置
JP3820628B2 (ja) 電子部品搭載用基板及びその製造方法
JP2001168151A (ja) 半導体素子搭載用配線テープとそれを用いた半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060410

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees