KR101468518B1 - 칩 온 필름용 배선기판과 그 제조방법, 및 칩 온 필름 - Google Patents

칩 온 필름용 배선기판과 그 제조방법, 및 칩 온 필름 Download PDF

Info

Publication number
KR101468518B1
KR101468518B1 KR1020080015504A KR20080015504A KR101468518B1 KR 101468518 B1 KR101468518 B1 KR 101468518B1 KR 1020080015504 A KR1020080015504 A KR 1020080015504A KR 20080015504 A KR20080015504 A KR 20080015504A KR 101468518 B1 KR101468518 B1 KR 101468518B1
Authority
KR
South Korea
Prior art keywords
film
chip
insulating film
semiconductor element
wiring
Prior art date
Application number
KR1020080015504A
Other languages
English (en)
Other versions
KR20080077587A (ko
Inventor
타쿠미 시모지
Original Assignee
스미토모 긴조쿠 고잔 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모 긴조쿠 고잔 가부시키가이샤 filed Critical 스미토모 긴조쿠 고잔 가부시키가이샤
Publication of KR20080077587A publication Critical patent/KR20080077587A/ko
Application granted granted Critical
Publication of KR101468518B1 publication Critical patent/KR101468518B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은, 소형경량화의 요구를 만족하고, 또한 신뢰성 높은 칩 온 필름용 배선기판과 그 제조방법, 및 이를 이용한 칩 온 필름을 제공한다.
본 발명의 칩 온 필름용 배선기판은, 절연필름(1)의 편측면에 금속배선이 형성되어 있고, 상기 금속배선은 반도체소자(7)의 전극패드와 접합하기 위한 이너리드(9) 및 외부기판과 접합하기 위한 아웃터리드를 갖고 있는 칩 온 필름용 배선기판에 있어서, 상기 절연필름(1)은 금속배선이 형성되지 아니하는 측의 면에 오목부(1a)가 구비되며, 상기 오목부(1a)는 상기 반도체소자(7)가 탑재되는 영역에서 이너리드(9)가 존재하지 않는 영역의 절연필름(1) 두께를 반도체소자(7)가 탑재되지 않은 영역의 절연필름(1) 두께보다 얇게 형성된 것을 특징으로 한다.
칩 온 필름, 배선기판, 반도체소자, 폴리이미드

Description

칩 온 필름용 배선기판과 그 제조방법, 및 칩 온 필름{WIRING BOARD FOR CHIP ON FILM, PREPARING METHOD THEREOF AND CHIP ON FILM}
본 발명은, 각종 전기기기(電機機器)에 사용되는 반도체 패키지용 배선기판(配線基板)과 그 제조방법, 특히 박형(薄型) 디스플레이 등에 사용되는 COF용 배선기판과 그의 제조방법에 관한 것이다.
COF(칩 온 필름: Chip on Film)용 배선기판은, 폴리이미드 등의 절연(絶緣)필름의 편측면(片側面)에, 일단에 이너리드를 타단에 아우터리드를 갖는 금속배선을 형성하여 되는 박형 필름 기판이고, 주로 액정 디스플레이의 드라이브 반도체 장치의 배선재료로서 이용된다.
종래, 이 CFO용 배선기판은, 도 3에 도시되어 있는 것과 같은 방법으로 제조된다.
우선, 폴리이미드필름(1)과 동박(銅箔)(2)으로 되는 기재(基材)의 표면에 포토레지스트층(3)을 형성한다(도 3(a)).
다음에, 형성된 포토레지스트층(3)에 마스크를 개재하고(介) 자외선을 조사(照射)하여, 소망하는 패턴을 감광(感光)시킨다(도 3(b)).
다음에, 포토레지스트층(3)을 현상(現像)하여 포토레지스트 패턴(4)을 형성한다(도 3(c)).
다음에, 포토레지스트 패턴(4)의 개구부에 노출되는 동박(2)을 에칭하고, 동배선(銅配線) 패턴(5)을 형성하고, 그후 포토레지스트 패턴(4)을 제거한다(도 3(d)).
다음에, 동배선 패턴(5)의 표면에, 탑재되는 반도체소자의 전극패드와 접합하기 위한 주석(錫)도금 또는 금도금(6)을 한다(도 3(e)).
그리고, 최후에 이너리드와 아우터리드를 노출시키도록 하고, 소망의 보호 레지스트막(膜)을 형성한다(미도시).
이와 같이 하여 제조된 COF용 배선기판을 이용하여 COF를 얻기 위해서는, 도 4에 도시되어 있는 것과 같이, 반도체소자(7)의 전극패드에 형성된 밤프(8)와 이너리드(9)를 접합(接合)하고, 나아가 봉지수지(封止樹脂)(10)로 봉지(封止)한다. 따라서, 반도체소자(7)의 전극패드측 표면은, 봉지수지(10)와 폴리이미드필름(1)으로 덮여진 구조로 된다.
그런데, 반도체소자(7)는 동작하는 것으로 열을 발생하지만, 정상적으로 작동하기 위해서는, 발생된 열을 COF의 외부로 방출하고, 반도체소자(7)의 온도가 고온이 되지 않도록 하지 않으면 않된다. 반도체소자가 고온이 되면, 오작동을 일으키거나 극단적 경우에는 파손되어 버리기 때문이다.
반도체소자의 작동에 의해 발생된 열의 일부는, 반도체소자의 전극패드측 표면과는 반대측의 이면(裏面)에서 외부로 방열(放熱)되고, 다른 일부는 밤프(8), 이너리드 및 아우터리드를 개재하고, COF가 탑재된 배선판으로부터 외부로 방열된다. 그리고 잔부가 반도체소자(7)의 표면에서 봉지수지(10)와 폴리이미드필름(1)에 전해지고, 폴리이미드필름(1) 보다 외부로 방열된다.
근년에 디스플레이가 대형화되고, 고해상도화 됨으로써, COF의 반도체소자에 더해지는 구동전압 및 동작주파수는 높아지고, 이에 의해 반도체소자로부터의 발열량은 크게 증가하고 있다. 동시에 COF용 배선기판의 배선은, 소형화, 고밀도화의 요구에 의해, 미세화되고, 이너리드의 폭은 15㎛ 정도까지 좁아져 왔다. 이로 인하여, 상기 밤프, 이너리드 및 아우터리드를 개재하여 방열 효율은 저하되고, 반도체소자의 방열대책이 심각한 문제가 되고 있다.
이와 같은 반도체소자의 방열문제를 개선하기 위하여, 절연필름의 반도체소자 탑재측과 반대측의 절연필름면에 방열판을 배치하고, 절연필름측으로부터의 방열효율을 개선하는 방법이 일본특개 2006-108356호에 제안되어 있다. 이 방법에서 는, 방열효율의 개선은 기대할 수 있지만, 방열판을 배치함으로써 COF의 두께와 중량이 증가하게 되어, COF의 소형, 경량화의 요구에 역행하게 된다.
또한, 반도체소자의 반대측 절연필름면을 반도체소자 보다도 큰 범위에서 에칭하지 않고, 해당 부위에 요부를 형성하는 방법이 일본특개 2004-006523호에 제안되어 있다. 이 제안은, 반도체소자의 전극과 이너리드를 밤프를 개재하여 열압착할때에, 절연필름측으로부터 가열하기 위한 가열툴과 절연필름과의 융착을 없애기 위한 것이다. 즉, 이렇게 함으로써 가열툴로부터 이너리드에 열이 전달되기 쉽고, 이에 의해 가열툴의 온도를, 절연필름과 융착하지 않는 온도까지 저하시키도록 하는 것이다. 따라서, 상기 부위에는 반드시 이너리드가 형성되고, 또는 형성된 영역을 포함하지 않으면 안된다.
그렇지만, 절연필름의 두께를 얇게 하고, 가열툴로부터의 온도가 반도체소자측으로 전해지기 쉽다는 점에서는, 절연필름의 열저항을 저하시키고, 방열성을 개선시키고 있다고도 할 수 있다.
그런데, 상기한 것과 같이, 근년의 COF용 배선기판은 미세화가 진행되고 있다. 그 결과, 서로이웃하는 접합부와의 사이에서 접합불량을 발생시키지 않도록 하기 위하여, 반도체소자의 전극에 설계된 밤프와 이너리드를 접합할 때에, 각 접합부를 균일하게 가압하지 않으면 안되고, 절연필름층에는 높은 평탄성(平坦性)이 요구된다. 절연필름의 두께를 하프에칭하여 얇게 한 영역에서는, 필름 자체가 갖는 두께의 불균일함에, 절연층을 얇게 함으로 인한 가공불균일함이 더해져, 평탄성이 손상되므로, 전체 접합부의 접합 신뢰성이 낮아지는 문제가 있다.
본 발명은, 상기의 실정에 따라 나온 것으로, 본 발명의 목적은, 칩 온 필름에 요구되는 소형경량화의 요구를 만족하고, 또한 미세배선의 이너리드와 밤프의 접합에 있어서도 종래와 다르지 않는 신뢰성 높은 칩 온 필름용 배선기판과 그 제조방법, 및 이를 이용한 칩 온 필름을 제공하는 것이다.
상기한 목적을 달성하기 위하여, 본 발명에 따른 칩 온 필름용 배선기판은, 절연필름의 편측면에 금속배선이 형성되어 있고, 상기 금속배선은 반도체소자의 전극패드와 접합하기 위한 이너리드 및 외부기판과 접합하기 위한 아웃터리드를 갖고 있는 칩 온 필름용 배선기판에 있어서, 상기 절연필름은 금속배선이 형성되지 아니하는 측의 면에 오목부가 구비되며, 상기 오목부는 상기 반도체소자가 탑재되는 영역에서 이너리드가 존재하지 않는 영역의 절연필름 두께를 반도체소자가 탑재되지 않은 영역의 절연필름 두께보다 얇게 형성된 것을 특징으로 한다.
본 발명에 의하면, 상기 절연필름의 재질이 폴리이미드인 것을 특징으로 한다.
본 발명에 따른 칩 온 필름은, 상기 칩 온 필름용 배선기판을 이용하여 조립되어 있다.
본 발명에 따른 칩 온 필름용 배선기판의 제조방법은, 청구항 1의 칩 온 필름용 배선기판의 제조방법에 있어서, 절연필름의 금속배선이 형성되지 아니하는 측의 면에 구비되는 오목부는 화학에칭법으로 절연필름을 하프에칭하여 형성하며, 상기 오목부는 반도체소자가 탑재되는 영역에서 이너리드가 존재하지 않는 영역의 절연필름 두께를 반도체소자가 탑재되지 않은 영역의 절연필름 두께보다 얇게(薄) 형성하는 것을 특징으로 한다.
본 발명에 의하면, 칩 온 필름용 배선기판의 반도체소자가 탑재되는 영역에서 또한 이너리드가 위치하지 않는 영역의 절연필름 부분만을 하프에칭하여 얇게 했기 때문, 조립된 반도체 패키지는, 반도체소자의 표면을 피복하는 절연필름 부분이 얇게 되고, 그 결과, 방열성이 좋은 반도체 패키지 및 그를 위한 칩 온 필름용 배선기판을 제공할 수 있다. 이너리드가 형성된 영역은 하프에칭되지 않기 때문에, 절연필름의 가공불균일이 발생하지 않고, 따라서 접합 신뢰성을 손상시키지 않는다.
이하, 본 발명의 실시 형태를 도면을 이용하여 설명한다.
도 1은 본 발명에 따른 배선기판의 제조공정의 일예를 나타내고 있다. 도면 중, 종래예에서 설명한 것과 실질상 동일한 부재 및 부분에는, 동일 부호를 이용하여 설명하는 것으로 한다.
우선, 도 1(a)에 도시되어 있는 것과 같이, 종래 기술과 동일하게 절연필름으로서의 폴리이미드필름(1)과 동박(2)으로 이루어지는 기재의 동박 표면에 포토레지스트층(3)을 형성한다. 사용할 수 있는 폴리이미드필름으로서는, 예를 들면, 우부흥산주식회사제(宇部興産株式會社製)의 카프톤 등이 있다.
다음에, 도 1(b)에 도시되어 있는 것과 같이, 형성된 포토레지스트층(3)에 마스크를 개재하여 자외선을 조사하고, 소망하는 패턴을 감광시킨다.
다음에, 도 1(c)에 도시되어 있는 것과 같이, 포토레지스트를 현상하고, 레지스트 패턴(4)을 형성한다.
다음에, 도 1(d)에 도시되어 있는 것과 같이, 포토레지스트 패턴(4)으로부터 노출되는 동박 부분을 에칭하여 이너리드(9)를 포함하는 동배선 패턴(5)을 형성하고, 그후 레지스트를 제거한다.
다음에, 도 1(e)에 도시되어 있는 것과 같이, 폴리이미드필름(1)의 동박(2)이 형성된 면과는 반대측의 표면에 포토레지스트층(11)을 형성한다. 여기에서 사용하는 포토레지스트는, 폴리이미드에칭액에 견디는 것을 선택하지 않으면 안된다. 예를 들면, 시판되는 폴리이미드에칭액인 TPE-3000(동레엔지니어링주식회사제)을 사용하는 경우는, 드라이필름레지스트 패턴 AQ-3058(욱화성주식회사제(旭化成株式會社製))를 사용할 수 있다.
다음에, 도 1(f)에 도시되어 있는 것과 같이, 포토레지스트층(11)을 노광(露光), 현상하고, 폴리이미드필름(1)의 동배선 패턴(5)이 형성된 측과 반대측에 포토레지스트 개구부(11a)를 형성한다. 여기에서 형성되는 포토레지스트 개구부(11a)는 탑재되는 반도체소자가 위치하는 영역이고, 또한 이너리드(9) 보다도 내측에 형성되지 않으면 안된다. 이 경우, 동배선 패턴(5)이 형성된 측은, 폴리이미드에칭액에 의한 침식으로부터 보호되기 때문에, 제품이 되는 영역의 전면(全面)을 포토레지스트로 덮도록 한다.
다음에, 도 1(g)에 도시되어 있는 것과 같이, 포토레지스트 개구부(11a)에 노출되는 폴리이미드필름을 하프에칭하고, 그후 포토레지스트를 박리한다. 하프에칭에 의해 얇게 형성되는 오목부(1a)의 폴리이미드필름의 두께는, 반도체소자의 방열성을 고려하면 얇을수록 좋지만, 너무 얇으면 필름의 강도가 부족하게 되고, 필름 파손이 생기기 쉽게 된다. 이 때문에, 하프에칭에 의해 남는 두께는 5㎛ 이상이 되는 것이 바람직하다. 예를 들면, 두께 38㎛의 폴리이미드필름을 원재료로 하여 사용하는 경우에는, 하프에칭후의 필름두께는 5~30㎛의 범위에서 선택하면 좋다.
또한, 폴리이미드필름의 하프에칭에는, 상술한 시판되는 폴리이미드에칭액(TPE-3000)이나 드라진계의 수용액이 사용될 수 있다. 예를 들면, 폴리이미드에칭액(TPE-3000)을 사용하고, 폴리이미드필름, 카프톤 이엔(EN)(동레듀폰주식회사제)을 하프에칭하는 경우에는, 온도 60~80℃, 침지(浸漬)시간 30~120초의 범위에서 5~30㎛ 두께의 폴리이미드필름을 얻을 수 있다.
다음에, 동배선 패턴의 표면에, 반도체소자의 전극패드와의 접합을 위한 주석, 금 등의 도금층을 형성한다.
그리고, 최후에 이너리드와 아우터리드를 노출시키도록 하여, 소망하는 보호 레지스트막을 형성한다.
이와 같이 하여 제조된 COF용 배선기판을 이용한 반도체 패키지의 단면구조가 도 2에 도시되어 있다. 반도체소자(7)는, 전극패드에 형성된 밤프(8)와 배선기판의 이너리드(9)가 접합되어 있고, 폴리이미드필름(1)과 반도체소자(7)의 간극(隙間)에는 봉지수지(10)가 충진되어, 밤프(8)와 이너리드(9)와의 접합부 및 반도체소자 표면이 보호된 구조로 된다.
이렇게하여 얻어진 본 발명에 따른 COF용 배선기판을 이용한 반도체 패키지는, 도 2에 도시되어 있는 것과 같이, 반도체소자가 탑재된 영역을 피복하는 폴리이미드필름이 얇은 구조로 된다.
하프에칭에 의해 형성된 폴리이미드필름의 얇은 영역은, 하프에칭되지 않은 영역보다도 방열 경로가 짧게 되고, 반도체소자의 표면으로부터 폴리이미드필름을 전도하여 외부로 방출되는 경로의 방열효율이 좋게 된다. 또한, 이너리드가 형성되는 부분의 폴리이미드필름의 두께는, 원재료의 필름 두께 그대로, 하프에칭에 의한 가공불균일이 더해지는 것은 아니기 때문에, 이너리드와 반도체소자의 전극패드와의 접합성을 손상시키는 것은 없다.
도 1은 본 발명에 따른 COF용 배선기판의 제조공정의 일예를 도시한 공정도 이다.
도 2는 도 1에 도시된 COF 배선기판을 이용한 반도체 패키지의 일예를 도시한 단면도이다.
도 3은 종래의 COF용 배선기판의 제조공정의 일예를 도시한 공정도이다.
도 4는 종래의 COF용 배선기판을 이용한 반도체 패키지의 일예를 도시한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
1 : 폴리이미드필름
1a : 오목부(하프에칭에 의해 얇게 되는 부분)
2 : 동박
3, 11 : 포토레지스트층
4 : 포토레지스트 패턴
5 : 동배선 패턴
6 : 도금
7 : 반도체소자
8 : 밤프
9 : 이너리드
10 : 봉지수지
11a : 포토레지스트 개구부

Claims (4)

  1. 절연필름(1)의 편측면에 금속배선이 형성되어 있고, 상기 금속배선은 반도체소자(7)의 전극패드와 접합하기 위한 이너리드(9) 및 외부기판과 접합하기 위한 아웃터리드를 갖고 있는 칩 온 필름용 배선기판에 있어서,
    상기 절연필름(1)은 금속배선이 형성되지 아니하는 측의 면에 오목부(1a)가 구비되며,
    상기 오목부(1a)는 상기 반도체소자(7)가 탑재되는 영역에서 이너리드(9)가 존재하지 않는 영역의 절연필름(1) 두께를 반도체소자(7)가 탑재되지 않은 영역의 절연필름(1) 두께보다 얇게 형성된 것을 특징으로 하는 칩 온 필름용 배선기판.
  2. 청구항 1에 있어서,
    상기 절연필름(1)의 재질은 폴리이미드인 것을 특징으로 하는 칩 온 필름용 배선기판.
  3. 청구항 1 또는 청구항 2 기재의 칩 온 필름용 배선기판을 이용하여 조립된 칩 온 필름.
  4. 청구항 1의 칩 온 필름용 배선기판의 제조방법에 있어서,
    절연필름(1)의 금속배선이 형성되지 아니하는 측의 면에 구비되는 오목부(1a)는 화학에칭법으로 절연필름(1)을 하프에칭하여 형성하며,
    상기 오목부(1a)는 반도체소자(7)가 탑재되는 영역에서 이너리드(9)가 존재하지 않는 영역의 절연필름(1) 두께를 반도체소자(7)가 탑재되지 않은 영역의 절연필름(1) 두께보다 얇게 형성하는 것을 특징으로 하는 칩 온 필름용 배선기판의 제조방법.
KR1020080015504A 2007-02-20 2008-02-20 칩 온 필름용 배선기판과 그 제조방법, 및 칩 온 필름 KR101468518B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007038806A JP5066932B2 (ja) 2007-02-20 2007-02-20 Cof用配線基板とその製造方法、並びにcof
JPJP-P-2007-00038806 2007-02-20

Publications (2)

Publication Number Publication Date
KR20080077587A KR20080077587A (ko) 2008-08-25
KR101468518B1 true KR101468518B1 (ko) 2014-12-03

Family

ID=39782341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080015504A KR101468518B1 (ko) 2007-02-20 2008-02-20 칩 온 필름용 배선기판과 그 제조방법, 및 칩 온 필름

Country Status (3)

Country Link
JP (1) JP5066932B2 (ko)
KR (1) KR101468518B1 (ko)
TW (1) TWI421999B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104743762A (zh) * 2015-03-13 2015-07-01 郑州汇腾环保设备有限公司 污泥干燥机

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101011304B1 (ko) * 2008-11-06 2011-01-28 스테코 주식회사 Cof 패키지 및 그의 제조 방법
CN111624796A (zh) * 2020-07-17 2020-09-04 厦门通富微电子有限公司 一种覆晶薄膜与显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004127974A (ja) * 2002-09-30 2004-04-22 Oki Electric Ind Co Ltd Cofテープキャリア、半導体素子、半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02189943A (ja) * 1989-01-18 1990-07-25 Hitachi Cable Ltd Tabテープキャリア用基材
JPH06310571A (ja) * 1993-04-23 1994-11-04 Furukawa Electric Co Ltd:The フィルムチップキャリアの製造方法
JP2004006523A (ja) * 2002-05-31 2004-01-08 Mitsui Mining & Smelting Co Ltd Cofフィルムキャリアテープ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004127974A (ja) * 2002-09-30 2004-04-22 Oki Electric Ind Co Ltd Cofテープキャリア、半導体素子、半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104743762A (zh) * 2015-03-13 2015-07-01 郑州汇腾环保设备有限公司 污泥干燥机
CN104743762B (zh) * 2015-03-13 2016-06-29 郑州汇腾环保设备有限公司 污泥干燥机

Also Published As

Publication number Publication date
KR20080077587A (ko) 2008-08-25
TW200836317A (en) 2008-09-01
JP5066932B2 (ja) 2012-11-07
JP2008205141A (ja) 2008-09-04
TWI421999B (zh) 2014-01-01

Similar Documents

Publication Publication Date Title
US7274099B2 (en) Method of embedding semiconductor chip in support plate
US7973398B2 (en) Embedded chip package structure with chip support protruding section
US6803257B2 (en) Printed circuit board with a heat dissipation element, method for manufacturing the printed circuit board, and package comprising the printed circuit board
JP2002343902A (ja) 半導体装置用テープキャリア及びそれを用いた半導体装置
JP2010251408A (ja) 半導体装置及びその製造方法並びに電子装置
JP2000150730A (ja) 半導体装置及びその製造方法
JP2008205142A (ja) Cof用配線基板とその製造方法、並びに半導体装置
CN107046009B (zh) 半导体装置
JP2002353361A (ja) 半導体装置及びその製造方法
CN110767553A (zh) 芯片封装的方法、芯片和芯片封装组件
KR101468518B1 (ko) 칩 온 필름용 배선기판과 그 제조방법, 및 칩 온 필름
JP4975584B2 (ja) 半導体装置及び半導体装置の製造方法。
JP2003282797A (ja) 半導体装置および半導体モジュールの製造方法
JP5195282B2 (ja) 半導体装置およびその製造方法
CN110476245B (zh) 模块
JP4084737B2 (ja) 半導体装置
JP4321758B2 (ja) 半導体装置
JP2009231296A (ja) 放熱型多穿孔半導体パッケージ
JP2936540B2 (ja) 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法
JPH10303363A (ja) 電子部品及びその製造方法
JP5069879B2 (ja) 回路装置
JPH0823049A (ja) 半導体パッケージ
JP2006108327A (ja) 半導体装置およびその製造方法並びに積層型半導体装置
JP2003133521A (ja) 半導体装置およびその製造方法ならびに積層構造体
JP2008306032A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171030

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191118

Year of fee payment: 6