JP5066932B2 - Cof用配線基板とその製造方法、並びにcof - Google Patents
Cof用配線基板とその製造方法、並びにcof Download PDFInfo
- Publication number
- JP5066932B2 JP5066932B2 JP2007038806A JP2007038806A JP5066932B2 JP 5066932 B2 JP5066932 B2 JP 5066932B2 JP 2007038806 A JP2007038806 A JP 2007038806A JP 2007038806 A JP2007038806 A JP 2007038806A JP 5066932 B2 JP5066932 B2 JP 5066932B2
- Authority
- JP
- Japan
- Prior art keywords
- cof
- semiconductor element
- wiring board
- insulating film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
先ず、ポリイミドフィルム1と銅箔2からなる基材の表面にフォトレジスト層3を形成する(図3(a))。
次に、形成されたフォトレジスト層3にマスクを介して紫外線を照射し、所望のパターンに感光させる(図3(b))。
次に、フォトレジスト層3を現像してフォトレジストパターン4を形成する(図3(c))。
次に、フォトレジストパターン4の開口部に露出する銅箔2をエッチングして、銅配線パターン5を形成し、その後フォトレジストパターン4を除去する(図3(d))。
次に、銅配線パターン5の表面に、搭載される半導体素子の電極パッドと接合するためにスズめっきや金めっき6を施す(図3(e))。
そして、最後にインナーリードとアウターリードとを露出させるようにし、所望の保護レジスト膜を形成する(図示せず)。
半導体素子の動作により発生した熱の一部は、半導体素子の電極パッド側表面とは反対側の裏面から外部へ放熱され、他の一部はバンプ8、インナーリード及びアウターリードを介して、COFが搭載された配線板から外部へ放熱される。そして残部が半導体素子7の表面から封止樹脂10とポリミドフィルム1に伝わり、ポリミドフィルム1より外部へ放熱される。
とはいえ、絶縁フィルムの厚さを薄くし、加熱ツールからの温度が半導体素子側へ伝わり易くしている点では、絶縁フィルムの熱抵抗を低下させており、放熱性を改善しているとも云える。
図1は本発明による配線基板の製造工程の一例を示している。図中、従来例で説明したのと実質上同一の部材及び部分には、同一符号を用いて説明することにする。
1a ハーフエッチングによって薄くする部分
2 銅箔
3、11 フォトレジスト層
4 フォトレジストパターン
5 銅配線パターン
6 めっき
7 半導体素子
8 バンプ
9 インナーリード
10 封止樹脂
11a フォトレジスト開口部
Claims (4)
- 絶縁フィルムの片側面に金属配線が形成されており、前記金属配線は半導体素子の電極パッドと接合するためのインナーリード及び外部基板と接合するためのアウターリードを有しているCOF用配線基板において、
前記半導体素子が搭載される領域で且つ前記インナーリードが存在しない領域の前記絶縁フィルムの厚さのみが、前記半導体素子が搭載されない領域の前記絶縁フィルムの厚さよりも薄く形成されていることを特徴とするCOF用配線基板。 - 前記絶縁フィルムの材質がポリイミドであることを特徴とする請求項1に記載のCOF用配線基板。
- 請求項1または2に記載のCOF用配線基板を用いて組み立てられたことを特徴とするCOF。
- 金属配線が形成されていない側より化学エッチング法によって絶縁フィルムをハーフエッチングすることにより、半導体素子が搭載される領域で且つインナーリードが存在しない領域の絶縁フィルムの厚さを他の領域の厚さよりも薄くすることを特徴とする請求項1に記載のCOF用配線基板の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007038806A JP5066932B2 (ja) | 2007-02-20 | 2007-02-20 | Cof用配線基板とその製造方法、並びにcof |
TW097101853A TWI421999B (zh) | 2007-02-20 | 2008-01-17 | Thin film flip chip package (COF) circuit board and its manufacturing method, and thin film flip chip package |
KR1020080015504A KR101468518B1 (ko) | 2007-02-20 | 2008-02-20 | 칩 온 필름용 배선기판과 그 제조방법, 및 칩 온 필름 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007038806A JP5066932B2 (ja) | 2007-02-20 | 2007-02-20 | Cof用配線基板とその製造方法、並びにcof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008205141A JP2008205141A (ja) | 2008-09-04 |
JP5066932B2 true JP5066932B2 (ja) | 2012-11-07 |
Family
ID=39782341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007038806A Active JP5066932B2 (ja) | 2007-02-20 | 2007-02-20 | Cof用配線基板とその製造方法、並びにcof |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5066932B2 (ja) |
KR (1) | KR101468518B1 (ja) |
TW (1) | TWI421999B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101011304B1 (ko) * | 2008-11-06 | 2011-01-28 | 스테코 주식회사 | Cof 패키지 및 그의 제조 방법 |
CN104743762B (zh) * | 2015-03-13 | 2016-06-29 | 郑州汇腾环保设备有限公司 | 污泥干燥机 |
CN111624796A (zh) * | 2020-07-17 | 2020-09-04 | 厦门通富微电子有限公司 | 一种覆晶薄膜与显示装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02189943A (ja) * | 1989-01-18 | 1990-07-25 | Hitachi Cable Ltd | Tabテープキャリア用基材 |
JPH06310571A (ja) * | 1993-04-23 | 1994-11-04 | Furukawa Electric Co Ltd:The | フィルムチップキャリアの製造方法 |
JP2004006523A (ja) * | 2002-05-31 | 2004-01-08 | Mitsui Mining & Smelting Co Ltd | Cofフィルムキャリアテープ |
JP3544970B2 (ja) * | 2002-09-30 | 2004-07-21 | 沖電気工業株式会社 | Cofテープキャリア、半導体素子、半導体装置 |
-
2007
- 2007-02-20 JP JP2007038806A patent/JP5066932B2/ja active Active
-
2008
- 2008-01-17 TW TW097101853A patent/TWI421999B/zh active
- 2008-02-20 KR KR1020080015504A patent/KR101468518B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
TWI421999B (zh) | 2014-01-01 |
KR20080077587A (ko) | 2008-08-25 |
TW200836317A (en) | 2008-09-01 |
KR101468518B1 (ko) | 2014-12-03 |
JP2008205141A (ja) | 2008-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3947750B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP4686248B2 (ja) | 光半導体装置、及び光半導体装置製造方法 | |
JPH08148530A (ja) | リードフレームとその製造方法 | |
CN107046009B (zh) | 半导体装置 | |
JP2008205142A (ja) | Cof用配線基板とその製造方法、並びに半導体装置 | |
JP2005317998A5 (ja) | ||
JP2008160019A (ja) | 電子部品 | |
JP2015005681A (ja) | 半導体装置及びその製造方法 | |
JP2010129810A (ja) | 半導体素子搭載用基板及び半導体装置 | |
JP4967277B2 (ja) | 半導体装置およびその製造方法 | |
JP5066932B2 (ja) | Cof用配線基板とその製造方法、並びにcof | |
JP2020053580A (ja) | パワーモジュール用基板およびパワーモジュール | |
JP5096812B2 (ja) | 複合リードフレームを用いた半導体装置 | |
JP4283240B2 (ja) | 半導体装置の製造方法 | |
JP6064845B2 (ja) | 半導体装置 | |
JP4137981B2 (ja) | 半導体装置の製造方法 | |
JP2005158777A (ja) | 半導体装置及びその製造方法 | |
JP4954685B2 (ja) | フレキシブルプリント回路板、およびその製造方法 | |
JP2006286679A (ja) | 半導体装置およびその製造方法 | |
JP2005072098A (ja) | 半導体装置 | |
WO2021020456A1 (ja) | 半導体パッケージおよび半導体装置 | |
JP2009158825A (ja) | 半導体装置 | |
JP2006203039A (ja) | 半導体装置 | |
JP6557481B2 (ja) | 電子装置 | |
JP4241408B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090116 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090930 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120201 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120518 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120618 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120618 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120702 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120717 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120730 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5066932 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |