JP5066932B2 - Cof用配線基板とその製造方法、並びにcof - Google Patents

Cof用配線基板とその製造方法、並びにcof Download PDF

Info

Publication number
JP5066932B2
JP5066932B2 JP2007038806A JP2007038806A JP5066932B2 JP 5066932 B2 JP5066932 B2 JP 5066932B2 JP 2007038806 A JP2007038806 A JP 2007038806A JP 2007038806 A JP2007038806 A JP 2007038806A JP 5066932 B2 JP5066932 B2 JP 5066932B2
Authority
JP
Japan
Prior art keywords
cof
semiconductor element
wiring board
insulating film
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007038806A
Other languages
English (en)
Other versions
JP2008205141A (ja
Inventor
匠 下地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP2007038806A priority Critical patent/JP5066932B2/ja
Priority to TW097101853A priority patent/TWI421999B/zh
Priority to KR1020080015504A priority patent/KR101468518B1/ko
Publication of JP2008205141A publication Critical patent/JP2008205141A/ja
Application granted granted Critical
Publication of JP5066932B2 publication Critical patent/JP5066932B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、各種の電機機器に使用される半導体パッケージ用配線基板とその製造方法、特に薄型ディスプレイなどに使用されるCOF用配線基板とその製造方法に関する。
COF(Chip on Film)用配線基板は、ポリイミドフィルム等の絶縁フィルムの片側面に、一端にインナーリードを他端にアウターリードを有する金属配線を形成してなる薄型フィルム基板であり、主として液晶ディスプレイのドライバ半導体装置の配線材料として用いられる。
従来、このCOF用配線基板は、図3に示す如き方法で製造される。
先ず、ポリイミドフィルム1と銅箔2からなる基材の表面にフォトレジスト層3を形成する(図3(a))。
次に、形成されたフォトレジスト層3にマスクを介して紫外線を照射し、所望のパターンに感光させる(図3(b))。
次に、フォトレジスト層3を現像してフォトレジストパターン4を形成する(図3(c))。
次に、フォトレジストパターン4の開口部に露出する銅箔2をエッチングして、銅配線パターン5を形成し、その後フォトレジストパターン4を除去する(図3(d))。
次に、銅配線パターン5の表面に、搭載される半導体素子の電極パッドと接合するためにスズめっきや金めっき6を施す(図3(e))。
そして、最後にインナーリードとアウターリードとを露出させるようにし、所望の保護レジスト膜を形成する(図示せず)。
このようにして製造されたCOF用配線基板を用いてCOFを得るには、図4に示したように、半導体素子7の電極パッドに形成されたバンプ8とインナーリード9とを接合し、更に封止樹脂10で封止する。従って、半導体素子7の電極パッド側表面は、封止樹脂10とポリイミドフィルム1で覆われた構造となる。
ところで、半導体素子7は動作することで熱を発生するが、正常に動作するためには、発生した熱をCOFの外部へ放出して、半導体素子7の温度が高温にならないようにしなければならない。半導体素子が高温になると、誤動作を起こすばかりか極端な場合には破損してしまうからである。
半導体素子の動作により発生した熱の一部は、半導体素子の電極パッド側表面とは反対側の裏面から外部へ放熱され、他の一部はバンプ8、インナーリード及びアウターリードを介して、COFが搭載された配線板から外部へ放熱される。そして残部が半導体素子7の表面から封止樹脂10とポリミドフィルム1に伝わり、ポリミドフィルム1より外部へ放熱される。
近年のディスプレイの大型化、高解像度化によって、COFの半導体素子に加えられる駆動電圧及び動作周波数は高く、これによって半導体素子からの発熱量は大きく増加している。同時にCOF用配線基板の配線は、小型化、高密度化の要求により微細化し、インナーリードの幅は15μm程度にまで細くなってきている。このため、上記のバンプ、インナーリード及びアウターリードを介しての放熱の効率は低下し、半導体素子の放熱対策が深刻な問題となっている。
このような半導体素子の放熱問題を改善するために、絶縁フィルムの半導体素子搭載側と反対側の絶縁フィルム面に放熱板を配置し、絶縁フィルム側からの放熱効率を改善する方法が特許文献1に提案されている。この方法では、放熱効率の改善は期待できるものの、放熱板を配置することによりCOFの厚みと重量が増加してしまい、COFの小型、軽量化の要求に逆行することになる。
また、半導体素子の反対側の絶縁フィルム面を半導体素子よりも大きい範囲でハーフエッチングを行ない、当該部位に凹部を形成する方法が特許文献2に提案されている。この提案は、半導体素子の電極とインナーリードとをバンプを介して熱圧着する際に、絶縁フィルム側からの加熱のための加熱ツールと絶縁フィルムとの融着を無くすためのものである。即ち、こうすることにより加熱ツールからインナーリードに熱が伝わり易くし、それによって加熱ツールの温度を、絶縁フィルムと融着しない温度まで低下させようとするものである。従って、前記部位には必ずインナーリードが形成される、或いは形成された領域を含まなければならない。
とはいえ、絶縁フィルムの厚さを薄くし、加熱ツールからの温度が半導体素子側へ伝わり易くしている点では、絶縁フィルムの熱抵抗を低下させており、放熱性を改善しているとも云える。
ところで、前記したように、近年のCOF用配線基板は微細化が進んでいる。その結果、隣り合う接合部との間で接合不良を発生させないようにするために、半導体素子の電極に設けられたバンプとインナーリードとを接合する際に、各接合部を均一に加圧しなければならず、絶縁フィルム層には高い平坦性が求められる。絶縁フィルムの厚さをハーフエッチングして薄くした領域では、フィルム自身の持つ厚さのばらつきに、絶縁層を薄くするための加工ばらつきが加わり、平坦性が損なわれることから、全接合部の接合信頼性が低いという問題がある。
特開2006−108356号公報 特開2004−006523号公報
本発明は、上記の実情に鑑みてなされたものであり、その目的とするところは、COFに求められる小型軽量化の要求を満たし、且つ微細配線のインナーリードとバンプとの接合においても、従来と変らない信頼性の高いCOF用配線基板とその製造方法、並びにこれを用いたCOFを提供することにある。
上記目的を達成するため、本発明によるCOF用配線基板は、絶縁フィルムの片側面に金属配線が形成されており、前記金属配線は半導体素子の電極パッドと接合するためのインナーリード及び外部基板と接合するためのアウターリードを有しているCOF用配線基板において、前記半導体素子が搭載される領域で且つ前記インナーリードが存在しない領域の前記絶縁フィルムの厚さのみが、前記半導体素子が搭載されない領域の前記絶縁フィルムの厚さよりも薄く形成されていることを特徴とする。
また、本発明によるCOF用配線基板は、前記絶縁フィルムの材質がポリイミドであることを特徴とする。
また、上記目的を達成するため、本発明によるCOFは、上記のCOF用配線基板を用いて組み立てられていることを特徴とする
さらに、上記目的を達成するため、本発明によるCOF用配線基板の製造方法は、金属配線が形成されていない側より化学エッチング法によって絶縁フィルムをハーフエッチングすることにより、半導体素子が搭載される領域で且つインナーリードが存在しない領域の絶縁フィルムの厚さを他の領域の厚さよりも薄くしたことを特徴とる。
本発明によれば、COF用配線基板の半導体素子が搭載される領域で且つインナーリードが位置しない領域の絶縁フィルム部分のみをハーフエッチングして薄くしたため、組み立てられた半導体パッケージは、半導体素子の表面を被覆する絶縁フィルム部分が薄くなり、その結果、放熱性の良い半導体パッケージ並びにそのためのCOF用配線基板を提供することができる。インナーリードが形成された領域はハーフエッチングされないため、絶縁フィルムの加工ばらつきが発生することはなく、従って接合信頼性を損なうことがない。
以下、本発明の実施の形態を図面を用いて説明する。
図1は本発明による配線基板の製造工程の一例を示している。図中、従来例で説明したのと実質上同一の部材及び部分には、同一符号を用いて説明することにする。
先ず、図1(a)に示すように、従来の技術と同様に絶縁フィルムとしてのポリイミドフィルム1と銅箔2からなる基材の銅箔表面にフォトレジスト層3を形成する。使用できるポリイミドフィルムとしては、例えば、宇部興産株式会社製のユーピレックス、東レデュポン株式会社製のカプトン等が挙げられる。
次に、図1(b)に示すように、形成されたフォトレジスト層3にマスクを介して紫外線を照射し、所望のパターンを感光させる。
次に、図1(c)に示すように、フォトレジストを現像し、レジストパターン4を形成する。
次に、図1(d)に示すように、フォトレジストパターン4から露出する銅箔部分をエッチングしてインナーリード9を含む銅配線パターン5を形成し、その後レジストを除去する。
次に、図1(e)に示すように、ポリイミドフィルム1の銅箔2が形成された面とは反対側の表面にフォトレジスト層11を形成する。ここで使用するフォトレジストは、ポリイミドエッチング液に耐えるものを選択しなければならない。例えば、市販のポリイミドエッチング液であるTPE−3000(東レエンジニアリング株式会社製)を使用する場合は、ドライフィルムレジストAQ−3058(旭化成株式会社製)を使用することができる。
次に、図1(f)に示すように、フォトレジスト層11を露光、現像し、ポリイミドフィルム1の銅配線パターン5が形成された側とは反対側にフォトレジスト開口部11aを形成する。ここで形成するフォトレジスト開口部11aは搭載される半導体素子が位置する領域であり、且つインナーリード9よりも内側に形成しなくてはならない。この場合、銅配線パターン5が形成された側は、ポリイミドエッチング液による侵食から保護するために、製品となる領域の全面をフォトレジストで覆うようにする。
次に、図1(g)に示すように、フォトレジスト開口部11aに露出するポリイミドフィルムをハーフエッチングし、その後フォトレジストを剥離する。ハーフエッチングによって薄くする部分1aのポリイミドフィルムの厚さは、半導体素子の放熱性を考慮すると薄いほど良いが、薄過ぎるとフィルムの強度が不足してしまい、フィルム破損が生じ易くなる。このため、ハーフエッチングによって残すフィルムの厚さは5μm以上とすることが望ましい。例えば、厚さ38μmのポリイミドフィルムを原材料として使用する場合には、ハーフエッチング後のフィルム厚は5〜30μmの範囲で選択すると良い。
また、ポリイミドフィルムのハーフエッチングには、上述した市販のポリイミドエッチング液(TPE−3000)やドラジン系の水溶液が使用できる。例えば、ポリイミドエッチング液(TPE−3000)を使用して、ポリイミドフィルム、カプトンEN(東レデュポン株式会社製)をハーフエッチングする場合には、液温60〜80℃、浸漬時間30〜120秒の範囲で5〜30μmのポリイミドフィルム厚を得ることができる。
次に、銅配線パターンの表面に、半導体素子の電極パッドとの接合のためのスズ、金等のめっき層を形成する。
そして、最後にインナーリードとアウターリードを露出させるようにし、所望の保護レジスト膜を形成する。
このようにして製造されたCOF用配線基板を用いた半導体パッケージの断面構造が図2に示されている。半導体素子7は、電極パッドに形成されたバンプ8と配線基板のインナーリード9が接合されており、ポリイミドフィルム1と半導体素子7の隙間には封止樹脂10が充填され、バンプ8とインナーリード9との接合部及び半導体素子表面が保護された構造となる。
かくして得られた本発明によるCOF用配線基板を用いた半導体パッケージは、図2に示すように、半導体素子が搭載さた領域を被覆するポリイミドフィルムが薄い構造となる。
ハーフエッチングによって形成されたポリイミドフィルムの薄い領域は、ハーフエッチングされない領域よりも放熱経路が短くなり、半導体素子の表面からポリイミドフィルムを伝導して外部へ放出される経路の放熱効率が良くなる。また、インナーリードが形成される部分のポリイミドフィルムの厚さは、原材料のフィルムの厚さのままで、ハーフエッチングによる加工ばらつきが加わることはないから、インナーリードと半導体素子の電極パッドとの接合性を損なうことはない。
本発明によるCOF用配線基板の製造工程の一例を示す工程図である。 図1に示すCOF用配線基板を用いた半導体パッケージの一例を示す断面図である。 従来のCOF用配線基板の製造工程の一例を示す工程図である。 従来のCOF用配線基板を用いた半導体パッケージの一例を示す断面図である。
符号の説明
1 ポリイミドフィルム
1a ハーフエッチングによって薄くする部分
2 銅箔
3、11 フォトレジスト層
4 フォトレジストパターン
5 銅配線パターン
6 めっき
7 半導体素子
8 バンプ
9 インナーリード
10 封止樹脂
11a フォトレジスト開口部

Claims (4)

  1. 絶縁フィルムの片側面に金属配線が形成されており、前記金属配線は半導体素子の電極パッドと接合するためのインナーリード及び外部基板と接合するためのアウターリードを有しているCOF用配線基板において、
    前記半導体素子が搭載される領域で且つ前記インナーリードが存在しない領域の前記絶縁フィルムの厚さのみが、前記半導体素子が搭載されない領域の前記絶縁フィルムの厚さよりも薄く形成されていることを特徴とするCOF用配線基板。
  2. 前記絶縁フィルムの材質がポリイミドであることを特徴とする請求項1に記載のCOF用配線基板。
  3. 請求項1または2に記載のCOF用配線基板を用いて組み立てられたことを特徴とするCOF。
  4. 金属配線が形成されていない側より化学エッチング法によって絶縁フィルムをハーフエッチングすることにより、半導体素子が搭載される領域で且つインナーリードが存在しない領域の絶縁フィルムの厚さを他の領域の厚さよりも薄くすることを特徴とする請求項1に記載のCOF用配線基板の製造方法。
JP2007038806A 2007-02-20 2007-02-20 Cof用配線基板とその製造方法、並びにcof Active JP5066932B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007038806A JP5066932B2 (ja) 2007-02-20 2007-02-20 Cof用配線基板とその製造方法、並びにcof
TW097101853A TWI421999B (zh) 2007-02-20 2008-01-17 Thin film flip chip package (COF) circuit board and its manufacturing method, and thin film flip chip package
KR1020080015504A KR101468518B1 (ko) 2007-02-20 2008-02-20 칩 온 필름용 배선기판과 그 제조방법, 및 칩 온 필름

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007038806A JP5066932B2 (ja) 2007-02-20 2007-02-20 Cof用配線基板とその製造方法、並びにcof

Publications (2)

Publication Number Publication Date
JP2008205141A JP2008205141A (ja) 2008-09-04
JP5066932B2 true JP5066932B2 (ja) 2012-11-07

Family

ID=39782341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007038806A Active JP5066932B2 (ja) 2007-02-20 2007-02-20 Cof用配線基板とその製造方法、並びにcof

Country Status (3)

Country Link
JP (1) JP5066932B2 (ja)
KR (1) KR101468518B1 (ja)
TW (1) TWI421999B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101011304B1 (ko) * 2008-11-06 2011-01-28 스테코 주식회사 Cof 패키지 및 그의 제조 방법
CN104743762B (zh) * 2015-03-13 2016-06-29 郑州汇腾环保设备有限公司 污泥干燥机
CN111624796A (zh) * 2020-07-17 2020-09-04 厦门通富微电子有限公司 一种覆晶薄膜与显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02189943A (ja) * 1989-01-18 1990-07-25 Hitachi Cable Ltd Tabテープキャリア用基材
JPH06310571A (ja) * 1993-04-23 1994-11-04 Furukawa Electric Co Ltd:The フィルムチップキャリアの製造方法
JP2004006523A (ja) * 2002-05-31 2004-01-08 Mitsui Mining & Smelting Co Ltd Cofフィルムキャリアテープ
JP3544970B2 (ja) * 2002-09-30 2004-07-21 沖電気工業株式会社 Cofテープキャリア、半導体素子、半導体装置

Also Published As

Publication number Publication date
TWI421999B (zh) 2014-01-01
KR20080077587A (ko) 2008-08-25
TW200836317A (en) 2008-09-01
KR101468518B1 (ko) 2014-12-03
JP2008205141A (ja) 2008-09-04

Similar Documents

Publication Publication Date Title
JP3947750B2 (ja) 半導体装置の製造方法及び半導体装置
JP4686248B2 (ja) 光半導体装置、及び光半導体装置製造方法
JPH08148530A (ja) リードフレームとその製造方法
CN107046009B (zh) 半导体装置
JP2008205142A (ja) Cof用配線基板とその製造方法、並びに半導体装置
JP2005317998A5 (ja)
JP2008160019A (ja) 電子部品
JP2015005681A (ja) 半導体装置及びその製造方法
JP2010129810A (ja) 半導体素子搭載用基板及び半導体装置
JP4967277B2 (ja) 半導体装置およびその製造方法
JP5066932B2 (ja) Cof用配線基板とその製造方法、並びにcof
JP2020053580A (ja) パワーモジュール用基板およびパワーモジュール
JP5096812B2 (ja) 複合リードフレームを用いた半導体装置
JP4283240B2 (ja) 半導体装置の製造方法
JP6064845B2 (ja) 半導体装置
JP4137981B2 (ja) 半導体装置の製造方法
JP2005158777A (ja) 半導体装置及びその製造方法
JP4954685B2 (ja) フレキシブルプリント回路板、およびその製造方法
JP2006286679A (ja) 半導体装置およびその製造方法
JP2005072098A (ja) 半導体装置
WO2021020456A1 (ja) 半導体パッケージおよび半導体装置
JP2009158825A (ja) 半導体装置
JP2006203039A (ja) 半導体装置
JP6557481B2 (ja) 電子装置
JP4241408B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20090116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120618

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120618

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120717

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120730

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5066932

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150