TWI421999B - Thin film flip chip package (COF) circuit board and its manufacturing method, and thin film flip chip package - Google Patents

Description

薄膜覆晶封裝(COF)用線路基板及其製造方法、以及薄膜覆晶封裝

【0001】本發明係有關於應用在各種電機機器的半導體封裝(package)用線路基板及其製造方法，特別是有關於應用在薄型顯示器(display)等的薄膜覆晶封裝(COF)用線路基板及其製造方法。

【0002】薄膜覆晶封裝(Chip of Film；COF)用線路基板，係聚醯亞胺薄膜(polyimide film)等的絕緣薄膜的單側面上，形成一端有內引腳(inner lead)、另一端有外引腳(outer lead)的金屬線路，所做成的薄型膜基板；主要應用作為液晶顯示器的驅動程式(driver)半導體裝置的線路材料。

【0003】過去，此薄膜覆晶封裝用線路基板，係如附圖三所示的方法製造出來的。

首先，在聚醯亞胺薄膜1和銅箔2所做成的基材表面上，形成光阻層(photoresist)3(附圖三(a))。

接著，在所形成的光阻層3，以屏蔽(mask)為介質，照射紫外線，使預期的圖型(pattern)感光(附圖三(b))。

然後，將光阻層3顯影，形成光阻圖型4(photoresist pattern)(附圖三(c))。

然後，將光阻圖型4的開口部分露出的銅箔2加以蝕刻，形成銅線路圖型5，其後，移除光阻圖型4(附圖三(d))。

接下來，在銅線路圖型5的表面上，形成用來接合半導體零件電極墊的鍍錫或鍍金層6(附圖三(e))。

然後，在最後，形成露出內引腳和外引腳的符合預期之保護阻抗膜(沒有圖示)。

【0004】使用像這樣製造出來的薄膜覆晶封裝用線路基板，得到薄膜覆晶封裝中，如同附圖四所示，在半導體零件7的電極墊所形成的突起(bump)8與內引腳9接合，更進一步用封裝樹脂10加以封裝。因此，半導體零件7的電極墊的側表面，變成用封裝樹脂10和聚醯亞胺薄膜1覆蓋起來的構造。

【0005】但是，半導體零件7在運作時會產生熱，為了正常地運作，所產生的熱要釋放到薄膜覆晶封裝的外部，必須要使半導體零件7的溫度不能變成高溫。因為半導體零件一旦變成高溫，不但發生錯誤運作而且在極端情形下造成破損不可挽回。

因為半導體零件運作而產生的熱的一部分，從半導體零件的電極墊側表面的相對側的內面向外部發散熱，其他的一部分，以突起8、內引腳和外引腳為介質，從搭載薄膜覆晶封裝的線路板向外部發散熱，因此剩餘的部份從半導體零件7的表面傳導至封裝樹脂10和聚醯亞胺薄膜1，從聚醯亞胺薄膜1向外部發散熱。

【0006】由於近年來的顯示器大型化、高解像度化，加諸於薄膜覆晶封裝的半導體零件的驅動電壓及運作頻率數變高，因此，從半導體零件而來的發熱量大大地增加起來。同時，薄膜覆晶封裝用線路基板的線路，卻因小型化、高密度化的要求而趨向微細化，內引腳的寬度甚至逐漸變成15微米程度的細小。因此，前述以突起、內引腳和外引腳為介質的散熱效果很差，使半導體零件的散熱方法逐漸演變成一個嚴重的問題。

【0007】為了改善像這樣的半導體零件的散熱問題，在絕緣膜的半導體零件搭載側和相對側的絕緣膜面上，配置散熱板。改善來自絕緣膜側的散熱效率的方法，係在特開2006－108356號中作出建議。其方法，雖然可以期待散熱效率的改善，但是因為配置散熱板，使薄膜覆晶封裝的厚度和重量增加，卻與薄膜覆晶封裝的小型、輕量化的要求背道而馳。

【0008】又，在半導體零件的相對側的絕緣膜面比半導體零件還大的範圍，進行半蝕刻(half etching)，於該部位形成凹下部份的方法，已藉由特開2004－006523號提出，於該文件之建議，係在半導體零件的電極和內引腳，以凸起為介質、進行熱壓縮(heat compression)接合之際，絕緣膜側用來加熱的加熱工具(tool)和絕緣膜，不會發生融接，作為其目的；亦即，藉由這樣的作法，從加熱工具到內引腳，熱的傳導很容易，因此，加熱工具的溫度可以降低至不會和絕緣膜融接。因此，在前述部位必須形成內引腳，或者一定要包含在形成的範圍內。

雖說如此，將絕緣膜的厚度變薄，從加熱工具來的溫度較容易傳導至半導體零件側這一點來看，也可以說是使絕緣膜的熱阻(thermal resistance)低下，改善散熱性。

【0009】話說回來，如同前述一般，近年的薄膜覆晶封裝用線路基板一直向微細化演進，此結果，為了不使相鄰的接合部份之間隙發生接合不良，裝設在半導體零件的電極處的突起和內引腳接合之際，各接合部分必須均衡地施加壓力，在絕緣膜層必須要有很高的平坦性。絕緣膜的厚度，在半蝕刻而變薄以後的區域，膜本身持有厚度的稀落狀，再加上因為絕緣層變薄的加工稀落狀，因為平坦性受到損害，全部接合部份的接合可靠性變低，有這樣的問題。

本發明係鑑於前述之事實所發展出來的，其目的，係提供滿足薄膜覆晶封裝所要求的小型輕量化、且在微細線路的內引腳和突起的接合方面，與過去相同的高可靠性的薄膜覆晶封裝用線路基板及其製造方法、以及應用該基板的薄膜覆晶封裝。

為了達到前述目的，依據本發明之薄膜覆晶封裝用線路基板，在絕緣膜的單側面上形成有金屬線路，前述金屬線路，係放在具有用來與半導體零件之電極墊接合的內引腳和用來與外部基板接合的外引腳的薄膜覆晶封裝用線路基板上，只有搭載前述半導體零件的區域且沒有前述內引腳的區域的前述絕緣膜的厚度，比起未搭載前述半導體零件的區域的前述絕緣膜的厚度，形成較薄的情形，以此為其特徵。

依據本發明，前述絕緣膜的材質，係聚醯亞胺(polyimide)，以此為特徵。

依據本發明之薄膜覆晶封裝，係使用前述薄膜覆晶封裝用線路基板裝配起來的。

依據本發明之薄膜覆晶封裝用線路基板的製造方法，在前述薄膜覆晶封裝用線路基板方面，在未形成金屬線路的一側，藉由化學蝕刻法，將絕緣膜作半蝕刻，只有使應該搭載半導體零件的區域且內引腳不存在的區域的絕緣膜厚度，比其他區域的厚度，要來的更薄，以此作為特徵。

依據本發明，只有搭載薄膜覆晶封裝用線路基板的半導體零件的區域且沒有內引腳的區域之絕緣膜部分，因為半蝕刻而變薄，裝配完成的半導體封裝，覆蓋半導體零件表面的絕緣膜部份變薄，其結果，可以提供散熱性良好的半導體封裝、以及有用的薄膜覆晶封裝用線路基板。形成內引腳的區域，因為沒有半蝕刻，就不會發生絕緣膜的加工稀落狀，因此沒有接合可靠性的損害。

【本發明之最佳實施例】

以下，利用圖示說明本發明之實施狀態。

附圖一係依據本發明的線路基板之製造作業之一個例示。圖中，在過去實例說明過的與實質上同一的材料及部分，均使用同一符號加以說明。

【0017】首先，如附圖一(a)所示，與從前技術相同地，作為絕緣膜的聚醯亞胺膜1和銅箔2所構成的基材的銅箔表面上，形成光阻層3。作為可以使用的聚醯亞胺膜，例如宇部興產公司製造的U－Pilex、東立杜邦公司製造的Capton等可列舉例示。

【0018】其次，如附圖一(b)所示，在所形成之光阻層3，以以屏蔽(mask)為介質，照射紫外線，使預期的圖型(pattern)感光。

【0019】再其次，如附圖一(c)所示，將光阻顯影，形成光阻圖型4。

【0020】再其次，如附圖一(d)所示，從光阻圖型4露出的銅箔部份加以蝕刻，形成包含內引腳9的銅線路圖型5，然後除去光阻層。

【0021】再其次，如附圖一(e)所示，在形成聚醯亞胺膜1的銅箔2的該面之相對側的表面上，形成光阻層11，此處所使用的光阻物，必須選用耐聚醯亞胺蝕刻液的物質，例如，使用市售的聚醯亞胺蝕刻液TPE－3000(東再工程公司製造)的情形時，可以使用乾膜阻(dry film resist)AQ－3058(旭化成公司製造)。

【0022】接下來，如附圖一(f)所示，將光阻層11曝光、顯影，在形成聚醯亞胺膜1的銅線路圖型5的該側之相對側上，形成光阻開口部分11a。此時所形成的光阻開口部分11a係搭載半導體零件的位置的區域，並且必須比內引腳9更內側形成。此種情形，在形成銅線路圖型5的該側，為了保護從聚醯亞胺蝕刻液的侵蝕，要做成製品的範圍的全部，就需用光阻物覆蓋。

【0023】接下來，如附圖一(g)所示，將光阻開口部分11a露出的聚醯亞胺膜作半蝕刻，其後剝離光阻。因為半蝕刻而變薄的部份1a的聚醯亞胺膜的厚度，若考慮到半導體零件的散熱性，薄一點比較好，但過薄的話則膜的強度不足，容易發生膜的破損。因此，因為半蝕刻所留下的膜的厚度，希望要有5微米以上，例如，使用厚度38微米的聚醯亞胺膜作為原材料的情形時，半蝕刻後的膜厚度選擇5~30微米的範圍較好。

【0024】又，在聚醯亞胺膜的半蝕刻中，可以使用前述市售的聚醯亞胺蝕刻液(TPE－3000)或肼類(drazine)的水溶液。舉例來說，使用聚醯亞胺蝕刻液作為TPE－3000，聚醯亞胺膜是東立杜邦公司製造的Capton，作半蝕刻的情形時，液體溫度60~80℃，浸漬時間為30~120秒的範圍，可以得到5~30微米的聚醯亞胺膜厚度。

【0025】其次，銅線路圖型的表面上，為了與半導體零件的電極墊接合，形成錫、金等的鍍層。

【0026】然後，在最後為了使內引腳和外引腳露出，形成所期望的保護阻抗膜。

【0027】使用依此所製造的薄膜覆晶封裝用線路基板的半導體封裝的切面構造如附圖二所示。半導體零件7，其電極墊所形成的突起8與線路基板的內引腳9相接合，聚醯亞胺膜1與半導體零件7的間隙處，充填封裝樹脂10，變成保護突起8和內引腳9的接合部份及半導體零件表面的保護構造。

【0028】於是乎，使用因本發明之薄膜覆晶封裝用線路基板的半導體封裝，如附圖二所示，披覆於搭載半導體零件的區域的聚醯亞胺膜成為薄的構造。

【0029】由於半蝕刻所形成的聚醯亞胺膜的薄區域，比未經半蝕刻的區域，其散熱路徑變的較短，從半導體零件的表面傳導至聚醯亞胺膜、放出到外部的路徑之散熱效率也變好。又，形成內引腳部份的聚醯亞胺膜的厚度，仍是原材料的膜厚度，因為不會增加由半蝕刻所生加工稀落狀，所以內引腳和半導體零件的電極墊之接合性，不會發生損害。

【0031】1．．．聚醯亞胺膜(polyimide film)

1a．．．由於半蝕刻變薄的部份

2．．．銅箔

3、11．．．光阻層(photo resist layer)

4．．．光阻圖型

5．．．銅線路圖型

6．．．鍍層

7．．．半導體零件

8．．．突起(bump)

9．．．內引腳(inner lead)

10．．．封裝樹脂

11a．．．光阻開口部分

【0030】【圖一】係依據本發明之薄膜覆晶封裝用線路基板之製造作業的一個實施例之作業圖。

【圖二】係使用附圖一所示之薄膜覆晶封裝用線路基板的半導體封裝的一個實施例之切面圖。

【圖三】係過去之薄膜覆晶封裝用線路基板之製造作業的一個實施例之作業圖。

【圖四】係使用過去之薄膜覆晶封裝用線路基板的半導體封裝的一個實施例之切面圖。

1．．．聚醯亞胺膜(polyimide film)

1a．．．由於半蝕刻變薄的部份

2．．．銅箔

3、11．．．光阻層(photo resist layer)

4．．．光阻圖型

5．．．銅線路圖型

9．．．內引腳(inner lead)

11a．．．光阻開口部分

Claims (4)

1. 一種薄膜覆晶封裝用線路基板，係絕緣薄膜的單側面上預先形成金屬線路，前述金屬線路，位在具有用來與半導體零件的電極墊(electrode pad)接合的內引腳(inner lead)及用來與外部基板接合的外引腳(outer lead)的薄膜覆晶封裝(Chip on Film；COF)上，只有在搭載前述半導體零件的一定區域且前述內引腳不存在的一定區域的前述絕緣薄膜的厚度、比未搭載前述半導體零件的一定區域之前述絕緣薄膜的厚度，形成較薄的厚度為其特徵者。
2. 如申請專利範圍第1項所述之薄膜覆晶封裝用線路基板，其中所稱前述絕緣薄膜的材質係聚醯亞胺(polyimide)為其特徵者。
3. 一種應用如申請專利範圍第1項或第2項所述之薄膜覆晶封裝用線路基板所組裝而成的薄膜覆晶封裝。
4. 一種如申請專利範圍第1項所述之薄膜覆晶封裝用線路基板的製造方法，係於前述薄膜覆晶封裝基板，在沒有形成金屬線路之側面，用化學蝕刻法(chemical etching)，藉由半蝕刻絕緣薄膜，只有做成在搭載半導體零件的合適區域且內引腳不存在的區域之絕緣薄膜的厚度、比其他區域之厚度還要 薄的厚度，為其特徵者。