JPH04258126A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04258126A
JPH04258126A JP1988191A JP1988191A JPH04258126A JP H04258126 A JPH04258126 A JP H04258126A JP 1988191 A JP1988191 A JP 1988191A JP 1988191 A JP1988191 A JP 1988191A JP H04258126 A JPH04258126 A JP H04258126A
Authority
JP
Japan
Prior art keywords
pad
pads
semiconductor chip
bumps
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP1988191A
Other languages
English (en)
Inventor
Kazutaka Kobayashi
一貴 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1988191A priority Critical patent/JPH04258126A/ja
Publication of JPH04258126A publication Critical patent/JPH04258126A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置に関し、よ
り詳しくは、複数のパッドを備えた半導体装置に関する
【0002】チップ実装技術としてTAB(tape 
automated bonding)が普及してきて
いる。TAB品は軽量で薄型であるためポケット型コン
ピュータ等にも使用されてきている。しかし、製造工程
をみてみるとTAB品においては、大チップ化および集
積度の増加に伴い、TAB方式によるリードの取付けが
難しくなってきている。その理由は、パッドに設けられ
たバンプにリードを取付けて外部と接続するわけである
が、パッド数の増加に伴い、パッドサイズの微細化、パ
ッド間隔の縮小が行われ、リードを位置合わせの余裕が
なくなってきているからである。
【0003】
【従来の技術】半導体集積回路を形成した半導体チップ
をリードに導通させる場合には、例えばTAB法のよう
に、半導体チップのパッドの上にリードを接続する方法
が提案されている。
【0004】一般的な半導体チップにおいては、図2(
A),(B) の平面図及び部分拡大断面図に示すよう
に、リード10を取付ける半導体チップaの上面が保護
膜bによって覆われており、その保護膜bには、チップ
aの周縁に沿って形成された複数のパッドcを個々に露
出する開口部dが形成されている。
【0005】そして、その開口部dから露出したパッド
cの上には、パッドcと同一平面形状のバンプeがメッ
キ法によって形成されており、このバンプeには、図2
(C)に示すような樹脂テープ11上のリード10が共
晶等によって接続されている。
【0006】ところで、パッドc相互や開口部d相互の
間隔は、半導体装置の高集積化に伴って狭くなっている
が、バンプeをメッキする際のマージン、或いは開口部
dを形成する際のマージン等によって制約されているた
め、パッドcの数を増加させる場合には、図3に示すよ
うにパッドcの横幅Wを狭くしている。
【0007】そして、従来のパッドcは、図3に示すよ
うに、開口部dから正方形又は長方形に露出するように
形成され、しかも、その正方形や長方形は半導体チップ
1の縁部に対して垂直な2つの辺を有している。
【0008】
【発明が解決しようとする課題】このため、パッドcの
横幅Wが狭くなるにつれて、その上のバンプeとリード
10の位置合わせ余裕が小さくなり、位置ずれによるコ
ンタクト抵抗の増加や歩留りの低下を招き易くなるとい
った不都合がある。
【0009】本発明はこのような問題に鑑みてなされた
ものであって、リードをパッドの上に取付ける際の位置
合わせ余裕を大きくすることができる半導体装置を提供
することを目的とする。
【0010】
【課題を解決するための手段】上記した課題は、図1に
例示するように、半導体チップ1の上に設けられる導電
性パッド2又はバンプ5の平面形状を四角にするととも
に、前記パッド2又は前記バンプ5の側辺Lを前記半導
体チップ1の縁部に対して傾けて形成したことを特徴と
する半導体装置によって達成する。
【0011】
【作  用】本発明によれば、四角形に形成されたパッ
ド2又はバンプ5の側辺Lは、半導体チップ1の縁部に
対して傾斜するように形成されている。
【0012】このため、パッド2等の側辺Lの長さをH
とすれば、従来の装置に比べて、パッド2又はバンプ5
がHcosθ程度横に広がることになり、隣合うパッド
2相互、バンプ5相互の横方向の距離Kが短縮すること
になる。
【0013】この結果、リードをパッド2の上に取付け
る際にそのリードが横方向にずれたとしても、パッド2
やバンプ5の横の広がりによって接触面積はあまり低減
せず、接触抵抗の低下が抑制され、リード取付けの位置
合わせ余裕が大きくなる。
【0014】
【実施例】(a)本発明の第1実施例の説明図2は、本
発明の装置の概要を示すものであって、図中符号1は、
半導体集積回路が形成された半導体チップで、その上面
においては、電圧を供給したり信号を入出力するための
導電性パッド2がチップ縁部に沿って複数形成されてい
る。また、その上にはSiO2等よりなる保護膜3が形
成されており、保護膜3に設けた開口部4を通して前記
パッド2が個々に露出するように形成されている。
【0015】さらに、開口部4から露出したパッド2の
上には、メッキ法によって形成された金等の導電材から
なるバンプ5が突出形成されている。
【0016】図1(A) は、本発明の特徴部分を示す
部分拡大平面図であって、上記したパッド2は平面形状
が長方形に形成され、そのうちの対向する2つの側辺(
長辺)Lは半導体チップ1の直線状の縁部に対して一定
の角度θで傾斜して形成され、また、各パッド2の側辺
Lの間の距離Dは、バンプ5をメッキする際のマージン
等を考慮して所定の大きさに設定されている。
【0017】また、上記した開口部4とバンプ5も、パ
ッド2の形状とほぼ同じ平面形状に形成されており、そ
れらの側辺もチップ縁部に対して一定の角度θで傾斜し
ている。
【0018】次に、上記した実施例の作用について説明
する。上記した実施例において、パッド2とほぼ同じ形
状のバンプ5の側辺は、半導体チップ1の縁部に対して
一定の傾斜角度θをもっているために、パッド2やバン
プ5の側辺Lの長さをHとすれば、従来装置のように側
辺がチップ縁部に対して垂直に形成される装置に比べて
、パッド2やバンプ5が横にH cosθ程度広がり、
隣合うパッド2、バンプ5相互の横方向の距離Kが短縮
することになる。
【0019】この結果、リード10を半導体チップ1に
取付ける際にそのリード10が横方向にずれたとしても
、バンプ5が横方向にH cosθ程度広がっているた
めにそれらの接触面積はあまり低減せず、接触抵抗の低
下が抑制され、リード取付けの位置合わせ余裕が大きく
なる。
【0020】この場合、パッド2の側辺Lは斜め方向に
傾いて所定の間隔を確保しているために、パッド2やバ
ンプ5同士が接することはないが、その側辺Lの傾きθ
が大きい場合には、それらが横方向に重なることがあり
、この状態でリード10が長い場合には、リード10を
介してパッド5同士が短絡することがある。この短絡は
、パッド側辺Lやリード10の長さを調節することによ
り容易に回避できる。
【0021】(b)本発明の他の実施例の説明図1(B
) は、本発明の第2の実施例を示す部分拡大平面図で
、半導体チップ1の上に形成されるパッド12の平面形
状を二等辺三角形にしたものであり、そのうちの2つの
側辺L1 はチップ縁部に対して傾き、また残り2つの
辺はチップ縁部に平行となっている。
【0022】これによれば、第1実施例と同様な作用が
得られるばかりでなく、チップ縁部に対するパッド12
の垂直方向の長さTを小さくできる。
【0023】また、図1(C) は、第3実施例を示す
部分拡大平面図で、パッド24の平面形状を正方形又は
菱形にして各辺を半導体チップ1縁部に対し45°以下
に傾けて配置するとともに、チップ縁部からのパッド2
2の距離を一つおきに変えて配置したものである。  
これによれば、上記実施例と同様にパッド22の幅方向
の間隔Kを零に近づけることができるばかりでなく、パ
ッド22の面積を小さくできる。
【0024】ところで、これらの実施例においても、開
口部14、24やバンプ15、25の平面形状はパッド
12、22とほぼ同一となりそれらの側辺はチップの縁
部に対して傾いている。
【0025】なお、図中符号13、23は保護膜を示し
ている。
【0026】
【発明の効果】以上述べたように本発明によれば、平面
四角形のパッド又はバンプの側辺が、半導体チップの縁
部に対して傾斜するようにしたので、パッド又はバンプ
が横に広がって、隣合うパッド、バンプ同士の横方向の
距離が短縮することになり、リードをパッドの上に取付
ける際にそのリードが横方向にずれたとしても、パッド
又はバンプの広がりによって接触面積はあまり低減せず
、接触抵抗の低下が抑制され、リードを取付ける際の位
置合わせ余裕を大きくすることができる。
【図面の簡単な説明】
【図1】本発明の第1〜3実施例装置を示す部分拡大平
面図である。
【図2】半導体チップの一例を示す平面図、部分拡大断
面図及びリード取付け状態を示す平面図である。
【図3】従来装置の部分拡大平面図である。
【符号の説明】
1    半導体チップ 2、12、24    パッド 3、13、23    保護膜 4、14、24    開口部 5、15、25    バンプ 10    リード

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】半導体チップ(1)の上に設けられる導電
    性パッド(2)又はバンプ(5)の平面形状を四角にす
    るとともに、前記パッド(2)又は前記バンプ(5)の
    側辺(L)を前記半導体チップ(1)の縁部に対して傾
    けて形成したことを特徴とする半導体装置。
JP1988191A 1991-02-13 1991-02-13 半導体装置 Withdrawn JPH04258126A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1988191A JPH04258126A (ja) 1991-02-13 1991-02-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1988191A JPH04258126A (ja) 1991-02-13 1991-02-13 半導体装置

Publications (1)

Publication Number Publication Date
JPH04258126A true JPH04258126A (ja) 1992-09-14

Family

ID=12011555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1988191A Withdrawn JPH04258126A (ja) 1991-02-13 1991-02-13 半導体装置

Country Status (1)

Country Link
JP (1) JPH04258126A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004127974A (ja) * 2002-09-30 2004-04-22 Oki Electric Ind Co Ltd Cofテープキャリア、半導体素子、半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004127974A (ja) * 2002-09-30 2004-04-22 Oki Electric Ind Co Ltd Cofテープキャリア、半導体素子、半導体装置
US6809406B2 (en) 2002-09-30 2004-10-26 Oki Electric Industry Co., Ltd. COF tape carrier, semiconductor element, COF semiconductor device, and method for manufacturing of COF semiconductor device

Similar Documents

Publication Publication Date Title
US7329597B2 (en) Semiconductor chip and tab package having the same
JPH06295939A (ja) 半導体装置
JPH09129686A (ja) テープキャリヤ及びその実装構造
US9219052B2 (en) Making a flip-chip assembly with bond fingers
USH1267H (en) Integrated circuit and lead frame assembly
JP3184014B2 (ja) 半導体装置
US5604330A (en) Staggered land pad pattern on substrate for tab interconnection
JPH04258126A (ja) 半導体装置
JP4088561B2 (ja) フリップチップ実装用基板
JPH0922912A (ja) 半導体装置及びその製造方法
JPH10233401A (ja) 半導体装置
JPH05182971A (ja) チップと基板の電極構造およびマルチチップモジュール
JP2004363224A (ja) 半導体チップの接続構造
JP2003347333A (ja) 半導体装置
JPH10107083A (ja) 電気回路素子及びその実装体構造
JPS6041728Y2 (ja) 半導体装置
JP2002076048A (ja) フリップチップ接続によるバンプの配置方法
JPH11204677A (ja) 半導体装置およびその製造方法
JPH07297340A (ja) 半導体装置におけるリードの配設方法
JP2803260B2 (ja) 半導体装置の製造方法
JPH0831500B2 (ja) フィルムキャリアテープ
JPH05251513A (ja) 半導体装置
JPH02295144A (ja) 集積回路
JP3073101B2 (ja) 集積回路の装着構造
JPH09283560A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980514