JP2003124262A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2003124262A
JP2003124262A JP2001311540A JP2001311540A JP2003124262A JP 2003124262 A JP2003124262 A JP 2003124262A JP 2001311540 A JP2001311540 A JP 2001311540A JP 2001311540 A JP2001311540 A JP 2001311540A JP 2003124262 A JP2003124262 A JP 2003124262A
Authority
JP
Japan
Prior art keywords
leads
wiring board
lead
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001311540A
Other languages
English (en)
Other versions
JP2003124262A5 (ja
JP3645511B2 (ja
Inventor
Shinji Tojo
信治 東條
Nobuya Kanemitsu
伸弥 金光
Seiichi Ichihara
誠一 市原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP2001311540A priority Critical patent/JP3645511B2/ja
Priority to US10/242,720 priority patent/US6699737B2/en
Publication of JP2003124262A publication Critical patent/JP2003124262A/ja
Priority to US10/754,545 priority patent/US7262083B2/en
Publication of JP2003124262A5 publication Critical patent/JP2003124262A5/ja
Application granted granted Critical
Publication of JP3645511B2 publication Critical patent/JP3645511B2/ja
Priority to US11/882,199 priority patent/US7470568B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67138—Apparatus for wiring semiconductor or solid state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体チップの突起電極とフィルム基板のリ
ードを高精度に接続する。 【解決手段】 半導体チップの突起電極とフィルム基板
のインナーリードを接続する際のリードピッチの変動を
考慮し、あらかじめインナーリードのピッチに補正を加
える。また、液晶基板の電極とフィルム基板のアウター
リードを接続する際のリードピッチの変動を考慮し、あ
らかじめアウターリードのピッチにも補正を加える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
技術に関し、特に、突起電極を設けた半導体チップをフ
レキシブルフィルム基板にフェイスダウン実装する半導
体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】Ａｕバンプなどの突起電極を設けた半導
体チップをフレキシブルフィルム基板にフェイスダウン
実装する半導体装置として、ＴＡＢ（Tape Automated B
onding）やＴＣＰ（Tape Carrier Package）が知られて
いる。
【０００３】上記ＴＡＢあるいはＴＣＰに用いられるフ
レキシブルフィルム基板は、一般に、ポリイミド樹脂な
どからなる絶縁フィルムの表面にＣｕからなる複数のリ
ードを形成したものであることから、雰囲気中の湿気な
どに起因して絶縁フィルムが伸縮し、リードのピッチに
誤差が生じることが知られている。
【０００４】例えば、特開２００１−１４４１４４号公
報は、湿度の変化による絶縁フィルムの伸縮によって、
リードのピッチが変動することを防止する対策として、
湿度を６０％前後に維持することが重要であると指摘し
ている。
【０００５】また、特開２０００−１２４２５５号公報
は、雰囲気中の湿気や熱による絶縁フィルムの膨張によ
ってリードのピッチに誤差が生じる対策として、あらか
じめ絶縁フィルムの膨張によるリードピッチの増加量に
相当する分だけ、リードのピッチを狭く補正する技術を
開示している。
【０００６】
【発明が解決しようとする課題】本発明者らは、パソコ
ンや移動体通信端末の液晶基板に実装する液晶ドライバ
を開発中である。この液晶ドライバは、絶縁フィルムの
表面にＣｕのリードを形成したフィルム基板と液晶駆動
用の半導体チップとからなり、半導体チップは、Ａｕバ
ンプを介してフィルム基板のリードに接続される構造に
なっている。
【０００７】上記半導体チップをフィルム基板に搭載す
る工程では、ボンディング装置のステージ上に固定され
た半導体チップのＡｕバンプとフィルム基板の対応する
リードを位置合わせした後、５００℃程度に加熱したボ
ンディングツールとステージとによって上下両方向から
半導体チップとフィルム基板とを挟み込み、所定の荷重
を加えることによって、半導体チップに形成された全て
のＡｕバンプとフィルム基板の対応するリードとを一括
して接続する作業が行われる。
【０００８】上記した工程では、Ａｕバンプとリードの
接合時にリードの近傍の絶縁フィルムが高温に曝されて
熱膨張し、これに追随してリードのピッチが変動するた
めに、リードとＡｕバンプとが非接触になるオープン不
良や、隣り合った２個のＡｕバンプが１本のリードを介
して接触するショート不良などが発生することが問題と
なる。
【０００９】特に、液晶ドライバは入出力端子の数が５
００ピン前後と極めて多く、これに伴ってリードの幅や
ピッチが極めて狭くなっていることから、上記したリー
ドピッチの変動に起因するリードとＡｕバンプと接続不
良が発生し易いという問題がある。
【００１０】本発明の目的は、半導体チップの突起電極
とフィルム基板のリードを高精度に接続することのでき
る技術を提供することにある。
【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１２】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１３】本発明の半導体装置の製造方法は、ａ）金
を含む導体からなる複数の突起電極が形成された半導体
チップを用意する工程と、（ｂ）有機樹脂を含む絶縁体
からなる薄膜ベースに、前記半導体チップの複数の突起
電極のそれぞれに対応する複数のリードが形成された配
線基板を用意する工程と、（ｃ）前記半導体チップに形
成された前記複数の突起電極のそれぞれを、前記配線基
板に形成された前記複数のリードのそれぞれに接合する
工程とを有し、前記（ｂ）工程で用意する前記配線基板
は、前記複数の突起電極のピッチが、前記複数の突起電
極のそれぞれに対応する箇所における前記リードのピッ
チよりも大きく、前記複数のリードのそれぞれは、前記
突起電極に接合される部分が、前記薄膜ベースに固着さ
れているものである。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の部材には原則として同一
の符号を付し、その繰り返しの説明は省略する。
【００１５】本実施形態の半導体装置は、中継基板（イ
ンターポーザ）となるフィルム基板と、このフィルム基
板に搭載された半導体チップとで構成されたチップオン
フィルム(Chip On Film；ＣＯＦ)構造の液晶ドライバで
あり、例えばパソコンや移動体通信端末の液晶基板に実
装して使用されるものである。
【００１６】図１は、本実施形態の液晶ドライバに搭載
される半導体チップ（以下、単にチップという）１の平
面図である。
【００１７】このチップ１は、長辺×短辺が１４．６ｍ
ｍ×１．３２ｍｍの単結晶シリコン基板からなり、その
主面には図示しない液晶駆動回路が形成されている。ま
た、チップ１の主面の周辺部には、合計４４９個のＡｕ
バンプ（突起電極）２が長辺方向および短辺方向に沿っ
て一列に形成されている。
【００１８】上記Ａｕバンプ２は、チップ１の入出力端
子（ボンディングパッド）上に、電解メッキ、無電解メ
ッキ、蒸着あるいはスパッタリングなどの方法によって
形成されたものである。
【００１９】また、上記チップ１は、半導体ウエハの主
面に区画された多数のチップ領域に周知の半導体製造技
術を使って液晶駆動回路や入出力端子（ボンディングパ
ッド）を形成し、次いで入出力端子上に上記の方法でＡ
ｕバンプ２を形成した後、半導体ウエハをダイシングし
てチップ領域を個片化することにより製造されたもので
ある。
【００２０】図２は、上記チップ１を搭載するフィルム
基板３の一部を示す平面図、図３は、このフィルム基板
３の製品（液晶ドライバ）１個分の領域を示す拡大平面
図である。
【００２１】フィルム基板３は、厚さ４０〜５０μｍの
ポリイミド樹脂からなる絶縁フィルム（薄膜ベース）４
の一面に、厚さ１８〜２５μｍのＣｕからなる複数のリ
ード５を形成したものであり、絶縁フィルム４の周辺部
には、フィルム送り用の穴６が所定の間隔で形成されて
いる。実際のフィルム基板３は、図２に示したものより
も遙かに長尺の多連フィルムであり、液晶ドライバの製
造ラインでは、このフィルム基板３がリールに巻き取ら
れた状態で最初の工程から最終工程まで搬送される。
【００２２】上記複数のリード５は、絶縁フィルム４の
表面に銅膜を蒸着し、フォトケミカルエッチング法によ
ってパターンを形成したものである。これらのリード５
は、絶縁フィルム４の表面に接着剤を介さずに固着され
ている。
【００２３】図３に示すように、フィルム基板３の略中
央部には、前記図１に示したチップ１を搭載する領域
（チップ搭載領域Ｃ）が設けられている。図４は、この
チップ搭載領域Ｃを拡大して示す平面図である。
【００２４】フィルム基板３に形成された複数のリード
５は、それらの一端がチップ搭載領域Ｃを取り囲むよう
に配置されており、チップ搭載領域Ｃの内側に突出した
先端部分がインナーリード５ａを構成している。インナ
ーリード５ａの表面には、電解めっき、無電解めっき、
蒸着あるいはスパッタリングなどの方法によってＳｎの
被覆層が形成されている。
【００２５】図４に示す矩形のチップ搭載領域Ｃの上側
の長辺とその両側の短辺に沿って配置されたインナーリ
ード５ａは、出力側の端子を構成している。これらのイ
ンナーリード５ａのピッチは、長辺の両端部近傍と短辺
に位置するインナーリード５ａが６０μｍであり、長辺
の中央部に位置するインナーリード５ａが４４μｍであ
る。また、チップ搭載領域Ｃの下側の長辺に沿って配置
されたインナーリード５ａのうち、両端部近傍に位置す
るピッチが狭い（６０μｍ）インナーリード５ａは出力
側の端子を構成し、中央部に位置するインナーリード５
ａは入力側の端子を構成している。液晶ドライバの入力
端子数は出力端子数よりも少ないため、入力側の端子を
構成するインナーリード５ａは、出力側よりも広いピッ
チで配置されている。
【００２６】一方、上記複数のリード５の他端は、アウ
ターリード５ｂを構成している。これらのアウターリー
ド５ｂの一部（出力側端子）は、図３に示すフィルム基
板３の左側端部に配置され、他の一部（入力側端子）
は、同図に示すフィルム基板３の右側端部に配置されて
いる。インナーリード５ａとアウターリード５ｂを除い
たリード５の表面には、ソルダレジスト７が形成されて
いる。後述するように、本実施形態の液晶ドライバを液
晶基板に実装する際には、上記アウターリード５ｂを液
晶基板の電極に接続する。
【００２７】一般に、周知のＴＡＢ（Tape Automated B
onding）やＴＣＰ（Tape Carrier Package）の製造に用
いられるフィルム基板は、チップ搭載領域の絶縁フィル
ムを抜き金型で打ち抜くことによってデバイスホールを
形成し、このデバイスホールの内側にインナーリードを
配置した構造になっている。しかし、このような構造
は、インナーリードがフィルムに支持されないので、入
出力端子の増加に伴ってインナーリードの線幅やピッチ
が極めて狭くなると、インナーリードが変形したり、シ
ョートし易くなる欠点がある。そのため、本実施形態の
フィルム基板３は、チップ搭載領域Ｃの絶縁フィルム４
にデバイスホールを設けていない。すなわち、リード５
は、インナーリード５ａおよびアウターリード５ｂを含
む全体が絶縁フィルム４の表面に固着されている。この
ような構造とすることにより、インナーリード５ａの線
幅やピッチを極めて狭くした場合でも、インナーリード
５ａの変形やショートが防止されるだけでなく、チップ
１をフィルム基板３に搭載した後においても、インナー
リード５ａへの応力集中が緩和されるので、温度サイク
ルの信頼性が向上する。
【００２８】しかし、インナーリード５ａが絶縁フィル
ム４の表面に固着された構造は、後述するチップ１のボ
ンディング工程でボンディングツールの熱がフィルム基
板３に伝わり易い。また、デバイスホールを設けないた
めに、フィルム基板３に伝わった熱が放熱され難い。
【００２９】そのため、チップ１のボンディング時にイ
ンナーリード５ａの近傍の絶縁フィルム４が高温に曝さ
れて熱膨張し、これに追随して絶縁フィルム４に固着さ
れたインナーリード５ａのピッチが変動する結果、イン
ナーリード５ａとそれに対応するチップ１のＡｕバンプ
２とが合わせずれを引き起こす。
【００３０】また、本実施形態のフィルム基板３は、ア
ウターリード５ｂが絶縁フィルム４の表面に固着されて
いるため、アウターリード５ｂを液晶基板の電極に接続
する際の熱によって、アウターリード５ｂの近傍の絶縁
フィルム４が熱膨張し、これに追随して絶縁フィルム４
に固着されたアウターリード５ｂのピッチが変動する結
果、アウターリード５ｂとそれに対応した液晶基板の電
極とが合わせずれを引き起こす。
【００３１】そこで、本実施形態では、上記した絶縁フ
ィルム４の熱膨張に起因するインナーリード５ａとＡｕ
バンプ２の合わせずれ、およびアウターリード５ｂと電
極の合わせずれを考慮し、フィルム基板３を設計する段
階でインナーリード５ａのピッチおよびアウターリード
５ｂのピッチを、上記した合わせずれ量に相当する分だ
け補正しておく。この補正の内容については、以下に述
べる液晶ドライバの製造方法において説明する。
【００３２】図５は、本実施形態の液晶ドライバの製造
工程を示すフロー図である。この液晶ドライバを製造す
るには、まず前述したチップ１とフィルム基板３とを用
意し、ＣＯＦボンダを使ってチップ１をフィルム基板３
に搭載する。
【００３３】図６は、ＣＯＦボンダ１００の要部を示す
概略図である。このＣＯＦボンダ１００は、ヒータ１０
１を内蔵したステージ１０２を備えており、ステージ１
０２の上面には、真空吸着などによってチップ１が保
持、固定される。チップ１は、その主面を上に向けた状
態でステージ１０２の上面に保持、固定され、ヒータ１
０１によって４００℃程度に加熱される。このチップ１
の主面には、前記図１に示したような多数のＡｕバンプ
２が形成されている。ステージ１０２の上方には、位置
認識用のカメラ１０３と、ヒータ１０４を内蔵したボン
ディングツール１０５とが設置されている。
【００３４】リールに巻き取られた状態でＣＯＦボンダ
１００に装着されたフィルム基板３は、図５の左側から
右側方向に送られ、チップ搭載領域Ｃがステージ１０２
の真上に来たときにクランパ（治具）１０６とガイド
（治具）１０７とによって上下両面から保持、固定され
る。図７の斜線で示す領域は、このとき、フィルム基板
３と治具（クランパ１０６、ガイド１０７）とが接触す
る領域である。図示のように、治具（クランパ１０６、
ガイド１０７）は、チップ搭載領域Ｃの周囲全体を保持
する。
【００３５】そして、この状態でチップ１のＡｕバンプ
２とフィルム基板３のインナーリード５ａの正確な位置
認識が行われ、この認識結果に基づいて両者の正確な位
置補正が行われる。
【００３６】次に、図８に示すように、チップ１のＡｕ
バンプ２がフィルム基板３のインナーリードａに接触し
ないように間隔を設け、チップ１をフィルム基板３の直
下に配置する（ダウンセット）。このとき、Ａｕバンプ
２とインナーリードａとの間に間隔を設けるのは、チッ
プ１をフィルム基板３の下に配置する過程で両者が接触
し、あらかじめ補正されたＡｕバンプ２とインナーリー
ドａの位置がずれるのを防ぐためである。
【００３７】次に、図９に示すように、チップ１をダウ
ンセットした状態でボンディングツール１０５をフィル
ム基板３の裏面（上面）に押し付け、２００℃程度に加
熱されたボンディングツール１０５と５００℃程度に加
熱されたステージ１０２とによって上下両方向からチッ
プ１とフィルム基板３とを挟み込む。そして、所定の荷
重を２秒程度加えることによって、チップ１に形成され
た全てのＡｕバンプ２とフィルム基板３の対応するイン
ナーリード５ａとをＡｕ−Ｓｎ共晶接合によって同時に
一括して接続する。
【００３８】Ａｕバンプ２とインナーリード５ａの接合
を４００℃程度の高温で行うのは、Ａｕ−Ｓｎ共晶の融
点が２８５℃と高く、かつ絶縁性フィルム４が焼損しな
いような短時間で高速に接合を行う必要があるためであ
る。
【００３９】しかし、この温度は２３０℃程度のガラス
転移点（Ｔｇ）を有するポリイミド樹脂製の絶縁性フィ
ルム４にとっては非常に高温であり、しかも前述したよ
うに、インナーリード５ａが絶縁フィルム４の表面に固
着された構造は、ボンディングツール１０５の熱が絶縁
性フィルム４に伝わり易い。そのため、Ａｕバンプ２と
インナーリード５ａの接合時にインナーリード５ａの近
傍の絶縁フィルム４が高温に曝されて熱膨張し、これに
追随して絶縁フィルム４に固着されたインナーリード５
ａのピッチが変動する。
【００４０】図１０は、このとき、チップ搭載領域Ｃの
絶縁フィルム４が熱膨張する方向を矢印で示したもので
ある。
【００４１】Ａｕバンプ２とインナーリード５ａの接合
時には、チップ搭載領域Ｃの内側の絶縁フィルム４に高
温のボンディングツール１０５が接触するため、絶縁フ
ィルム４は、チップ搭載領域Ｃを中心としてその外側に
放射状に膨張しようとする。しかし、チップ搭載領域Ｃ
の周囲は治具（クランパ１０６、ガイド１０７）によっ
て保持、固定されており、かつ高温のボンディングツー
ル１０５によってチップ１が加熱されるため、絶縁フィ
ルム４は外側方向への膨張が制約され、チップ搭載領域
Ｃの中心方向に向かって膨張する。すなわち、チップ搭
載領域Ｃの内側では、見かけ上、絶縁フィルム４が収縮
するように見える。また、この見かけの収縮量は、チッ
プ搭載領域Ｃの中央部で最大となり、長辺方向の端部付
近では小さくなる。
【００４２】この結果、インナーリード５ａのピッチ
は、絶縁フィルム４の収縮に追随して収縮し、チップ搭
載領域Ｃの中央部に近いインナーリード５ａ程、ピッチ
の縮小量が大きくなる。本発明者らの実測によると、チ
ップ搭載領域Ｃの長辺方向に沿ったインナーリード５ａ
の累積ピッチの縮小量は、２μｍであった。また、チッ
プ搭載領域Ｃの中央部に近いインナーリード５ａでは、
累積ピッチの縮小量が５μｍであった。
【００４３】そこで本実施形態では、ボンディング時に
おけるインナーリードピッチの縮小を考慮し、フィルム
基板３を設計する段階でインナーリード５ａのピッチに
（＋）の補正を加える。すなわち、チップ搭載領域Ｃの
長辺方向に沿ったインナーリード５ａ全体の累積ピッチ
を２μｍ増やし、中央部に近いインナーリード５ａは、
さらに３μｍ増やして５μｍとする。また、前記図９に
示したように、チップ１をダウンセットした状態でフィ
ルム基板３の裏面をボンディングツール１０５で押すた
め、チップ搭載領域Ｃの四隅の近傍では絶縁フィルム４
が引っ張られ、インナーリード５ａのピッチがボンディ
ング前に比べて広くなる。すなわち、絶縁フィルム４の
熱膨張に伴う影響よりも、絶縁フィルム４が引っ張られ
ることによる影響の方が大きい。そこで、最終的なイン
ナーリード５ａのピッチがボンディング前に比べて広く
なるチップ搭載領域Ｃの四隅の近傍では、インナーリー
ド５ａのピッチに（−）の補正を加える。
【００４４】これにより、ボンディングツール１０５か
ら加わる熱によってチップ搭載領域Ｃの絶縁フィルム４
が膨張、あるいは見かけ上収縮したときに、インナーリ
ード５ａとそれに接続されるべきＡｕバンプ２の位置が
高い精度で一致するようになるので、インナーリード５
ａとＡｕバンプ２とが非接触になるオープン不良や、隣
り合った２個のＡｕバンプ２が１本のインナーリード５
ａを介して接触するショート不良を確実に防止すること
が可能となる。
【００４５】このようにして、フィルム基板３のチップ
搭載領域Ｃに一個ずつチップ１を搭載した後、図１１に
示すように、接続部の補強のためにチップ１とフィルム
基板３との隙間にディスペンサ１０８などを使ってポッ
ティング樹脂８を充填する。その後、図５のフローに従
ってマーキング、テスティングを行うことにより、本実
施形態の液晶ドライバが完成する。図１２は、液晶ドラ
イバの完成状態を示す断面図である。
【００４６】次に、本実施形態の液晶ドライバを液晶基
板に実装する方法を図１３のフローに従って説明する。
液晶ドライバを液晶基板に実装するには、まずリールに
巻き取られた長尺のフィルム基板３を抜き金型で打ち抜
くことによって、フィルム基板３を個片化する。
【００４７】次に、図１４に示すように、個片化したフ
ィルム基板３をガラス製の液晶基板２０上に位置決め
し、フィルム基板３のアウターリード５ｂと液晶基板２
０の対応する電極２１との間に異方性導電性樹脂（ＡＣ
Ｆ）２２を介在させる。そして、この状態でフィルム基
板３の上面に１６０〜１９０℃程度に加熱された加熱ヘ
ッド２３を押し付け、異方性導電性樹脂（ＡＣＦ）２２
を軟化させることによって、アウターリード５ｂと電極
２１とを電気的に接続する。
【００４８】上記したアウターリード５ｂと電極２１と
の接合時には、アウターリード５ｂの近傍の絶縁フィル
ム４が高温に曝されて熱膨張し、これに追随して絶縁フ
ィルム４に固着されたアウターリード４ｂのピッチが変
動する。
【００４９】図１５は、このとき、アウターリード４ｂ
の近傍の絶縁フィルム４が熱膨張する方向を矢印で示し
たものである。前述したＡｕバンプ２とインナーリード
５ａの接合時とは異なり、フィルム基板３はクランプな
どの治具で固定されていないので、絶縁フィルム４は、
フィルム基板３の周辺方向に膨張する。この結果、アウ
ターリード４ｂのピッチは、絶縁フィルム４の膨張に追
随して増加する。
【００５０】そこで本実施形態では、アウターリード５
ｂと電極２１との接合時におけるアウターリードピッチ
の増加を考慮し、フィルム基板３を設計する段階でアウ
ターリード５ｂのピッチに（−）の補正を加える。すな
わち、アウターリード５ｂ全体の累積ピッチを減らす補
正を行う。
【００５１】これにより、加熱ヘッド２３から加わる熱
によってアウターリード５ｂの近傍Ｃの絶縁フィルム４
が膨張したときに、アウターリード５ｂとそれに接続さ
れるべき電極２１の位置が高い精度で一致するようにな
るので、アウターリード５ｂと電極２１とを確実に接合
することが可能となる。
【００５２】このようにして液晶基板２０に実装された
液晶ドライバは、チップ１から信号を出力して液晶パネ
ルの表示素子をオン／オフし、バックライトを透過ある
いは遮断する駆動を行う。
【００５３】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。
【００５４】チップとリードの接続は、Ａｕ−Ｓｎ共晶
接合に限定されるものではなく、例えばＡｕ−Ａｕ接合
によって接続してもよい。
【００５５】フィルム基板は、ポリイミド樹脂フィルム
にＣｕリードを形成したものに限定されず、銅配線ガラ
スエポキシ基板、銅配線ガラスポリイミド基板、銅配線
ＢＴレジン、銅配線フッ素樹脂基板、銅配線アラミド基
板など、可撓性を有する絶縁性の薄膜ベースにリードを
形成した各種ものが使用できる。
【００５６】本発明は、液晶ドライバに限定されるもの
ではなく、一般に、突起電極を設けたチップをフレキシ
ブルフィルム基板にフェイスダウン実装する各種半導体
装置に適用することができる。
【００５７】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
【００５８】半導体チップの突起電極と配線基板のリー
ドを高精度に位置合わせできるので、突起電極とリード
の接続信頼性が向上する。
【図面の簡単な説明】
【図１】本発明の一実施の形態である液晶ドライバに搭
載される半導体チップの平面図である。
【図２】本発明の一実施の形態である液晶ドライバのフ
ィルム基板を示す要部平面図である。
【図３】図２に示すフィルム基板の拡大平面図である。
【図４】図２に示すフィルム基板のチップ搭載領域を示
す拡大平面図である。
【図５】本発明の一実施の形態である液晶ドライバの製
造工程を示すフロー図である。
【図６】本発明の一実施の形態である液晶ドライバの製
造に用いるＣＯＦボンダの要部を示す概略図である。
【図７】図６に示すＣＯＦボンダのクランパとフィルム
基板とが接触する領域を示す平面図である。
【図８】本発明の一実施の形態である液晶ドライバの製
造に用いるＣＯＦボンダの要部を示す概略図である。
【図９】本発明の一実施の形態である液晶ドライバの製
造に用いるＣＯＦボンダの要部を示す概略図である。
【図１０】チップ搭載領域の絶縁フィルムが熱膨張する
方向を示する説明図である。
【図１１】本発明の一実施の形態である液晶ドライバの
アンダーフィル塗布工程を示す概略断面図である。
【図１２】本発明の一実施の形態である液晶ドライバの
完成状態を示す断面図である。
【図１３】本発明の一実施の形態である液晶ドライバを
液晶基板に実装する工程を示すフロー図である。
【図１４】本発明の一実施の形態である液晶ドライバを
液晶基板に実装する工程を示す要部断面図である。
【図１５】アウターリード近傍の絶縁フィルムが熱膨張
する方向を示する説明図である。
【符号の説明】
１ 半導体チップ ２ Ａｕバンプ（突起電極） ３ フィルム基板 ４ 絶縁フィルム（薄膜ベース） ５ リード ５ａ インナーリード ５ｂ アウターリード ６ 穴 ７ ソルダレジスト ８ ポッティング樹脂 ２０ 液晶基板 ２１ 電極 ２２ 異方性導電性樹脂（ＡＣＦ） ２３ 加熱ヘッド １００ ＣＯＦボンダ １０１ ヒータ １０２ ステージ １０３ カメラ １０４ ヒータ １０５ ボンディングツール １０６ クランパ（治具） １０７ ガイド（治具） １０８ ディスペンサ Ｃ チップ搭載領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金光 伸弥 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 市原 誠一 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 Ｆターム(参考） 5F044 KK02 KK17 MM25 MM26

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 （ａ）金を含む導体からなる複数の突起
    電極が形成された半導体チップを用意する工程と、
    （ｂ）有機樹脂を含む絶縁体からなる薄膜ベースに、前
    記半導体チップの複数の突起電極のそれぞれに対応する
    複数のリードが形成された配線基板を用意する工程と、
    （ｃ）前記半導体チップに形成された前記複数の突起電
    極のそれぞれを、前記配線基板に形成された前記複数の
    リードのそれぞれに接合する工程とを有する半導体装置
    の製造方法であって、 前記（ｂ）工程で用意する前記配線基板は、前記複数の
    突起電極のピッチが、前記複数の突起電極のそれぞれに
    対応する箇所における前記リードのピッチよりも大き
    く、 前記複数のリードのそれぞれは、前記突起電極に接合さ
    れる部分が、前記薄膜ベースに固着されていることを特
    徴とする半導体装置の製造方法。
  2. 【請求項２】 前記（ｃ）工程における前記突起電極と
    前記リードとの接合は、両者の間にＡｕ−Ｓｎ共晶接合
    を形成することによって行うことを特徴とする請求項１
    記載の半導体装置の製造方法。
  3. 【請求項３】 前記（ｃ）工程における前記突起電極と
    前記リードとの接合は、両者の間にＡｕ−Ａｕ接合を形
    成することによって行うことを特徴とする請求項１記載
    の半導体装置の製造方法。
  4. 【請求項４】 前記（ｃ）工程における前記突起電極と
    前記リードとの接合は、前記薄膜ベースを構成する前記
    絶縁体のガラス転移温度以上の温度で行うことを特徴と
    する請求項１記載の半導体装置の製造方法。
  5. 【請求項５】 前記薄膜ベースは、可撓性を有すること
    を特徴とする請求項１記載の半導体装置の製造方法。
  6. 【請求項６】 前記（ｃ）工程における前記突起電極と
    前記リードとの接合は、接合を行う領域の周囲の前記配
    線基板を治具で挟んだ状態で行うことを特徴とする請求
    項１記載の半導体装置の製造方法。
  7. 【請求項７】 前記（ｃ）工程における前記突起電極と
    前記リードとの接合は、前記半導体チップを前記配線基
    板よりも高温に加熱した状態で、前記突起電極と前記リ
    ードとを接触させることによって行うことを特徴とする
    請求項６記載の半導体装置の製造方法。
  8. 【請求項８】 前記（ｃ）工程における前記突起電極と
    前記リードとの接合は、前記半導体チップを治具によっ
    て前記配線基板よりも高温に加熱し、前記突起電極と前
    記リードとを接触させることによって行うことを特徴と
    する請求項１記載の半導体装置の製造方法。
  9. 【請求項９】 前記半導体チップを加熱する前記治具の
    温度は、前記薄膜ベースを構成する前記絶縁体のガラス
    転移温度以上の温度であることを特徴とする請求項８記
    載の半導体装置の製造方法。
  10. 【請求項１０】 前記突起電極と前記リードとを接触さ
    せる前の前記配線基板の温度は、前記薄膜ベースを構成
    する前記絶縁体のガラス転移温度以下の温度であること
    を特徴とする請求項９記載の半導体装置の製造方法。
  11. 【請求項１１】 前記（ｃ）工程は、前記配線基板を治
    具によって押し、前記リードを前記突起電極に接触させ
    る工程を含んでおり、前記配線基板を前記治具によって
    押す工程は、前記リードと前記突起電極とが接触する部
    分と、前記治具との間に前記配線基板を介在させた状態
    で行うことを特徴とする請求項１記載の半導体装置の製
    造方法。
  12. 【請求項１２】 （ａ）長方形の主面と、前記主面上に
    配置された複数の突起電極とを有する半導体チップを用
    意する工程と、（ｂ）絶縁体からなる薄膜ベースと、前
    記半導体チップの複数の突起電極のそれぞれに対応する
    複数のリードとを有する配線基板を用意する工程と、
    （ｃ）前記複数の突起電極のそれぞれを、前記複数のリ
    ードのそれぞれに接合する工程とを有する半導体装置の
    製造方法であって、 前記（ｂ）工程で用意する前記配線基板は、前記複数の
    突起電極のピッチが、前記複数の突起電極のそれぞれに
    対応する箇所における前記リードのピッチよりも小さ
    く、 前記複数のリードのそれぞれは、前記突起電極に接合さ
    れる部分が、前記薄膜ベースに固着されており、 前記（ｃ）工程は、前記配線基板と前記半導体チップと
    が離間した状態で両者を所定の位置に位置決めする工程
    と、前記配線基板と前記半導体チップとが離間した状態
    で、前記突起電極と前記リードとを接合する領域の周囲
    の前記配線基板を治具で挟む工程と、前記配線基板と前
    記半導体チップとが離間した状態で、前記配線基板を前
    記治具によって押し、前記リードを前記突起電極に接触
    させる工程を含んでいることを特徴とする半導体装置の
    製造方法。
  13. 【請求項１３】 （ａ）長方形の主面と、前記長方形の
    主面の角部の近傍に配置された金を含む第１の複数の突
    起電極と、前記長方形の主面の長辺の中点の近傍に配置
    された金を含む第２の複数の突起電極とを有する半導体
    チップを準備する工程と、（ｂ）有機樹脂を含む絶縁性
    の薄膜基板と、前記第１および第２の複数の突起電極に
    対応してそれぞれ形成された複数のリードとを有する配
    線基板を準備する工程と、（ｃ）前記第１および第２の
    複数の突起電極のそれぞれを、前記複数のリードのそれ
    ぞれと接合させる工程とを有する半導体装置の製造方法
    であって、 前記（ｂ）工程において準備する配線基板において、前
    記第１の複数の突起電極のピッチは、前記複数のリード
    の、それぞれの突起電極に対応する部分のピッチと比較
    して小さくなっており、 前記（ｃ）工程において、前記突起電極と接合を形成す
    る部分のリードは、前記薄膜基板上に固定されており、 前記（ｃ）工程は、前記配線基板と前記半導体チップを
    離して配置する工程と、前記配線基板と前記半導体チッ
    プが離れた状態で、前記半導体チップが配置された領域
    の周囲の配線基板を挟む工程と、前記配線基板を挟む工
    程の後に、前記配線基板と前記半導体チップが離れた状
    態で前記配線基板を押し、前記複数のリードと前記複数
    の突起電極とを接触させる工程とを有することを特徴と
    する半導体装置の製造方法。
JP2001311540A 2001-10-09 2001-10-09 半導体装置の製造方法 Expired - Lifetime JP3645511B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001311540A JP3645511B2 (ja) 2001-10-09 2001-10-09 半導体装置の製造方法
US10/242,720 US6699737B2 (en) 2001-10-09 2002-09-13 Method of manufacturing a semiconductor device
US10/754,545 US7262083B2 (en) 2001-10-09 2004-01-12 Method of manufacturing a semiconductor device
US11/882,199 US7470568B2 (en) 2001-10-09 2007-07-31 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001311540A JP3645511B2 (ja) 2001-10-09 2001-10-09 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004060490A Division JP4053507B2 (ja) 2004-03-04 2004-03-04 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2003124262A true JP2003124262A (ja) 2003-04-25
JP2003124262A5 JP2003124262A5 (ja) 2005-02-10
JP3645511B2 JP3645511B2 (ja) 2005-05-11

Family

ID=19130360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001311540A Expired - Lifetime JP3645511B2 (ja) 2001-10-09 2001-10-09 半導体装置の製造方法

Country Status (2)

Country Link
US (3) US6699737B2 (ja)
JP (1) JP3645511B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210903A (ja) * 2004-12-28 2006-08-10 Seiko Instruments Inc ボンディング方法、ボンディング装置及び電子装置
US7118939B2 (en) 2004-02-06 2006-10-10 Seiko Epson Corporation Manufacturing method and manufacturing apparatus for semiconductor device
JP2006324602A (ja) * 2005-05-20 2006-11-30 Renesas Technology Corp 半導体装置およびその製造方法
JP2008072024A (ja) * 2006-09-15 2008-03-27 Fujitsu Ltd 半導体装置の実装構造
JP2008288622A (ja) * 2008-09-05 2008-11-27 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2011108849A (ja) * 2009-11-17 2011-06-02 Sharp Corp 電子部品および表示モジュール
US8074868B2 (en) 2003-09-19 2011-12-13 Renesas Electronics Corporation Fabrication method of semiconductor integrated circuit device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4137725B2 (ja) * 2002-07-10 2008-08-20 松下電器産業株式会社 接合部材の加工寸法決定方法および装置
US8665247B2 (en) 2003-05-30 2014-03-04 Global Oled Technology Llc Flexible display
KR101022278B1 (ko) * 2003-12-15 2011-03-21 삼성전자주식회사 구동 칩 및 이를 갖는 표시장치
KR102465556B1 (ko) * 2017-12-08 2022-11-10 엘지디스플레이 주식회사 표시장치 구동용 필름 소자와 이를 이용한 표시장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998018161A1 (en) * 1996-10-17 1998-04-30 Seiko Epson Corporation Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape
JP3944915B2 (ja) * 1996-10-17 2007-07-18 セイコーエプソン株式会社 半導体装置の製造方法
SG77652A1 (en) * 1998-03-18 2001-01-16 Hitachi Cable Semiconductor device lead-patterning substrate and electronics device and method for fabricating same
JP3357296B2 (ja) 1998-10-12 2002-12-16 松下電器産業株式会社 半導体装置及びその製造方法
JP2000357711A (ja) * 1999-06-15 2000-12-26 Sony Corp 半導体装置製造用治具および半導体装置の製造方法
US6774480B1 (en) * 1999-07-30 2004-08-10 Micron Technology, Inc. Method and structure for manufacturing improved yield semiconductor packaged devices
JP2001144144A (ja) 1999-11-11 2001-05-25 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープ、その製造方法、電子部品実装用フィルムキャリアテープ包装体および保存・移送方法
US6475877B1 (en) * 1999-12-22 2002-11-05 General Electric Company Method for aligning die to interconnect metal on flex substrate
JP4152574B2 (ja) * 2000-09-25 2008-09-17 株式会社半導体エネルギー研究所 薄膜の成膜方法および半導体装置の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8074868B2 (en) 2003-09-19 2011-12-13 Renesas Electronics Corporation Fabrication method of semiconductor integrated circuit device
US8292159B2 (en) 2003-09-19 2012-10-23 Renesas Eletronics Corporation Fabrication method of semiconductor integrated circuit device
US8640943B2 (en) 2003-09-19 2014-02-04 Renesas Electronics Corporation Fabrication method of semiconductor integrated circuit device
US7118939B2 (en) 2004-02-06 2006-10-10 Seiko Epson Corporation Manufacturing method and manufacturing apparatus for semiconductor device
JP2006210903A (ja) * 2004-12-28 2006-08-10 Seiko Instruments Inc ボンディング方法、ボンディング装置及び電子装置
JP4732894B2 (ja) * 2004-12-28 2011-07-27 セイコーインスツル株式会社 ボンディング方法及びボンディング装置
JP2006324602A (ja) * 2005-05-20 2006-11-30 Renesas Technology Corp 半導体装置およびその製造方法
JP4708090B2 (ja) * 2005-05-20 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2008072024A (ja) * 2006-09-15 2008-03-27 Fujitsu Ltd 半導体装置の実装構造
JP2008288622A (ja) * 2008-09-05 2008-11-27 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2011108849A (ja) * 2009-11-17 2011-06-02 Sharp Corp 電子部品および表示モジュール

Also Published As

Publication number Publication date
US20080032453A1 (en) 2008-02-07
US7262083B2 (en) 2007-08-28
US20040142512A1 (en) 2004-07-22
US20030068842A1 (en) 2003-04-10
US7470568B2 (en) 2008-12-30
JP3645511B2 (ja) 2005-05-11
US6699737B2 (en) 2004-03-02

Similar Documents

Publication Publication Date Title
US6433414B2 (en) Method of manufacturing flexible wiring board
US7470568B2 (en) Method of manufacturing a semiconductor device
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
JP2003332521A (ja) 半導体装置及びその製造方法
JPH10173003A (ja) 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法
JP2003124262A5 (ja)
JPH08293530A (ja) 半導体装置の製造方法
JP4053507B2 (ja) 半導体装置の製造方法
JPH05235091A (ja) フィルムキャリア半導体装置
JP3793469B2 (ja) 半導体装置の製造方法
JP2003007765A (ja) Ｔａｂテープ及びボンディング方法
JP3019899B2 (ja) マルチチップモジュールの製造方法
JP2800806B2 (ja) 半導体装置及びその製造方法
JP2004022703A (ja) 半導体装置およびその製造方法
JPH05235260A (ja) 半導体装置
JP2004235305A (ja) 半導体製造装置
JP2998507B2 (ja) 半導体装置の製造方法
JP2000299399A (ja) 半導体装置
JPH06232199A (ja) フリップチップｉｃの実装構造
JP2001085595A (ja) 半導体装置及びそれを用いた電子装置及びその製造方法
JP2002093828A (ja) 半導体装置の製造方法
JPH1022329A (ja) 半導体装置
JPH0563026A (ja) フイルムキヤリア半導体装置
JPH09283570A (ja) フィルムキャリア
JPH11214413A (ja) 半導体チップが実装されるキャリアテープ、これを用いた半導体装置の製造方法、およびこの製造方法によって製造された半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040304

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040304

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20040304

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20040322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050203

R150 Certificate of patent or registration of utility model

Ref document number: 3645511

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350