JP2004022703A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】半導体チップに形成された突起電極とフィルム基板にあるリードの接合時に、フィルム基板が高温にさらされて膨張することによって生ずるリードのピッチの変動を防止する。すなわち、リードのピッチの変動によって生ずるリードと突起電極の合わせずれを防止し、オープン不良やショート不良を防止する。
【解決手段】複数のリード５の一端が周囲を取り囲むフィルム基板３の半導体チップ搭載領域７Ａ内にフィルム基板３の熱膨張率より小さい熱膨張率の金属パターン６を形成する。
【選択図】　　図２

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造技術に関し、特に、突起電極を形成した半導体チップをフィルム基板にフェイスダウン実装する半導体装置に適用して有効な技術に関する。
【０００２】
【従来の技術】
突起電極を形成した半導体チップをフィルム基板にフェイスダウン実装する技術としてＣＯＦ（Ｃｈｉｐ　Ｏｎ　Ｆｉｌｍ）がある。
【０００３】
上記ＣＯＦを使用した半導体装置として液晶ドライバがある。液晶ドライバは、絶縁フィルムの表面にＣｕからなるリードを形成したフィルム基板と液晶駆動回路が形成された半導体チップより構成されている。半導体チップには突起電極が形成されており、この突起電極を介して配線基板のリードと接続される構造をしている。
【０００４】
上記液晶ドライバに用いられるフィルム基板は、一般に、ポリイミド樹脂からなる絶縁フィルムの表面にＣｕからなる複数のリードを形成したものである。このため、熱処理による熱や雰囲気中の湿気などに起因して絶縁フィルムが膨張し、リードのピッチに誤差を生じることが知られている。
【０００５】
【発明が解決しようとする課題】
半導体チップをフィルム基板に搭載する工程では、まず、ボンディング装置のステージ上に固定された半導体チップの突起電極とフィルム基板の対応するリードとを位置合わせをする。その後、加熱したボンディングツールと半導体チップを載せたステージとによって、上下両方向から、半導体チップとフィルム基板とを挟み込み、所定の荷重をかけることにより、半導体チップに形成されたすべての突起電極とフィルムに形成されたリードとを一括接続する。
【０００６】
上記した半導体チップをフィルム基板に搭載する工程では、突起電極とリードの接合時にリードの近傍にある絶縁フィルムが高温にさらされて、膨張する。このため、リードのピッチが変動するためにリードと突起電極が非接触となるオープン不良や、隣り合った突起電極が１本のリードを介して接触するショート不良が発生するという問題点がある。
【０００７】
特に、液晶ドライバは、入出力端子の数が極めて多く、リードのピッチが極めて狭くなっている。このため、リードのピッチの変動に起因するリードと突起電極との接続不良が発生しやすい問題点がある。
【０００８】
本発明の目的は、半導体チップの突起電極とフィルム基板のリードとを高精度に接続することができる技術を提供することにある。
【０００９】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１１】
本発明は、（ａ）複数の突起電極を形成した半導体チップと、（ｂ）前記複数の突起電極を介して前記半導体チップを搭載する配線基板とを備え、前記配線基板は、（ｂ１）有機樹脂を含む絶縁体からなる薄膜ベースと、（ｂ２）前記薄膜ベース上に形成され、前記複数の突起電極のそれぞれに対応する複数のリードと、（ｂ３）前記薄膜ベースの半導体チップ搭載領域内に形成され、前記薄膜ベースの膨張率よりも小さい膨張率の膨張抑制パターンとを有するものである。
【００１２】
また、本発明は、（ａ）複数の突起電極を形成した半導体チップを用意する工程と、（ｂ）有機樹脂を含む絶縁体からなる薄膜ベースに、前記複数の突起電極のそれぞれに対応する複数のリードを形成するとともに前記薄膜ベースの半導体チップ搭載領域に前記薄膜ベースの膨張を抑制するための膨張抑制パターンを形成して配線基板を形成する工程と、（ｃ）前記半導体チップに形成された前記複数の突起電極のそれぞれを、前記配線基板に形成された前記複数のリードのそれぞれに接合する工程とを備えることを特徴とするものである。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。また、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【００１４】
本実施の形態の半導体装置は、中継基板（インターポーザ）となるフィルム基板とこのフィルム基板に搭載された半導体チップとにより構成されたチップオンフィルム（Ｃｈｉｐ　Ｏｎ　Ｆｉｌｍ；ＣＯＦ）構造の液晶ドライバであり、例えばパソコンや移動体通信端末の液晶基板に実装して使用されるものである。
【００１５】
図１は、本実施の形態の液晶ドライバに搭載される半導体チップ１を示した平面図である。
【００１６】
この半導体チップ１は、単結晶シリコン基板からなり、主面には、図示しない液晶駆動回路が形成されている。また、半導体チップ１の主面の周辺部には、突起電極２が長辺方向および短辺方向に沿って一列に形成されている。
【００１７】
半導体チップ１は、半導体ウェハの主面にある多数のチップ領域に周知の半導体製造技術を使用して液晶駆動回路や入出力端子（ボンディングパッド）を形成した後、入出力端子上に突起電極を形成し、次に半導体ウェハをダイシングしてチップ領域を個片化することによって製造されたものである。
【００１８】
半導体チップ１上の突起電極２は、半導体チップ１上に形成された入出力端子上に電解めっき、無電解めっき、蒸着またはスパッタリング法を使用して形成されたものである。
【００１９】
図２は、半導体チップ１を搭載するフィルム基板３を示す斜視図、図３は、このフィルム基板３の一部を拡大した平面図である。
【００２０】
図２に示すように、フィルム基板３（配線基板）は、絶縁フィルム４とこの絶縁フィルム４（薄膜ベース）上に形成された複数のリード５および金属パターン６（膨張抑制パターン）より構成されている。絶縁フィルム４は、絶縁体より形成されており、例えばポリイミド樹脂より形成されている。絶縁フィルム４の周辺部には、フィルム送り用の穴が所定の間隔で形成されている。
【００２１】
複数のリード５は、フィルム基板３に半導体チップ１を搭載した際に、半導体チップ１上に形成された突起電極２と接合するように構成されている。この複数のリード５は、絶縁フィルム４の一表面に銅膜を蒸着させ、この蒸着した銅膜をエッチングによりパターニングすることで形成される。これら複数のリード５は、絶縁フィルム４の表面に接着材を介さず固着されている。
【００２２】
図３に示すように、フィルム基板３に形成された複数のリード５は、リードの一端が半導体チップ搭載領域７Ａを取り囲むように配置されており、半導体チップ搭載領域７Ａの内部には、金属パターン６が形成されている。
【００２３】
金属パターン６は、フィルム基板３の半導体チップ搭載領域７Ａの内部に形成され、長方形の形状をしている。この金属パターン６は、熱膨張率が絶縁フィルム４を構成するポリイミド樹脂よりも低い材料から形成されており、例えば上記複数のリードを形成する銅より形成されている。ポリイミド樹脂などの有機樹脂の熱膨張率は、７０〜２００×１０^−６（１／ｋ）であるのに対し、銅の熱膨張率は、１０〜２０×１０^−６（１／ｋ）である。
【００２４】
このようにフィルム基板３の半導体チップ搭載領域７Ａの内部に金属パターン６を設けることにより、半導体チップ１とフィルム基板３とをボンディングする際の加えられる熱によって生ずるフィルム基板３の膨張を抑制することができる。つまり、半導体搭載領域７Ａの内部に形成された金属パターン６の熱膨張率がフィルム基板３を構成するポリイミド樹脂の熱膨張率より小さいため、金属パターンより応力が働き、フィルム基板３の膨張が抑制される。このため、フィルム基板３の膨張によって生ずるリード５間のピッチの変動を抑制することができる。したがって、半導体チップ１をフィルム基板３に実装する際に生ずる合わせずれを抑制することができ、歩留まり向上および製造コスト低減を図ることができる。
【００２５】
また、フィルム基板３の膨張によって生ずるリード５間のピッチの変動を抑制することができるため、フィルム基板３の表面に形成されたリードの微細化が可能となり、液晶ドライバの小型化も可能となる。
【００２６】
また、ポリイミド樹脂は、雰囲気中の湿気によっても膨張するが、金属パターンは、雰囲気中の湿気による膨張はしない利点もある。
【００２７】
この金属パターンは、複数のリード５を形成するときと同様に、絶縁フィルム４の一表面に銅膜を蒸着させ、この蒸着した銅膜をエッチングすることにより形成される。したがって、複数のリード５を形成する際に金属パターン６を同時に形成することができる。
【００２８】
金属パターン６は、リード５のピッチの変動を抑制する観点から、できるだけ複数のリード５に近づけるように配置されており、金属パターン６と複数のリード５との距離が複数のリード５のピッチより小さくなるように配置されている。
【００２９】
また、金属パターン６は、リード５のピッチの変動を抑制する観点から、フィルム基板３の半導体チップ搭載領域７Ａの内部に大きく形成されることが望ましい。
【００３０】
本実施の形態における液晶ドライバは、上記のように構成されており、以下に本実施の形態における液晶ドライバを製造する工程について図面を参照しながら説明する。
【００３１】
図４は、本実施の形態における液晶ドライバの製造工程を示すフローチャートである。
【００３２】
まず、半導体ウェハの複数のチップ領域上に周知の半導体製造技術を使用して液晶駆動回路と入出力端子を形成する（Ｓ１０１）。次に、電解めっき法、無電解めっき法、蒸着またはスパッタリング法を使用して、入出力端子上に突起電極２を形成する（Ｓ１０２）。そして、半導体ウェハをダイシングすることにより、チップ領域を個片化し個々の半導体チップ１を製造する（Ｓ１０３）。
【００３３】
一方、フィルム基板３は以下のようにして製造される。まず、絶縁フィルム４の一表面上に銅膜を蒸着させる（Ｓ１０４）。次に、フォトリソグラフィ技術およびエッチング技術を使用して、パターニングされたリード５を形成するとともにフィルム基板３の半導体チップ搭載領域７Ａの内部に、絶縁フィルム４の熱膨張を抑制する金属パターン６を形成し（Ｓ１０５）、フィルム基板３を形成する（Ｓ１０６）。
【００３４】
液晶ドライバを製造するには、前述したようにして形成された半導体チップ１とフィルム基板３とを用意し、ＣＯＦボンダを使用して半導体チップ１をフィルム基板３の半導体チップ搭載領域７Ａに搭載する（Ｓ１０７）。
【００３５】
以下に、半導体チップ１をフィルム基板３に搭載する工程について説明する。
【００３６】
図５は、ＣＯＦボンダ１００の要部を示す概略図である。このＣＯＦボンダ１００は、ヒータ１０１を内蔵したステージ１０２、位置認識カメラ１０３、ヒータ１０４を内蔵したボンディングツール１０５、クランパ１０６、ガイド１０７を有している。
【００３７】
ステージ１０２上には、真空吸着などによって半導体チップ１が保持されている。半導体チップ１は、突起電極２を形成した面を上にして保持され、ステージ１０２に内蔵されたヒータ１０１によって加熱される。
【００３８】
ＣＯＦボンダ１００に装着されたフィルム基板３は、図５の左側方向から右側方向に送られ、半導体チップ搭載領域７Ａがステージ１０２の真上に来たときにクランパ１０６とガイド１０７によって上下から保持、固定される。
【００３９】
次に、位置認識カメラ１０３により、半導体チップ１の突起電極２とフィルム基板３に形成されたリード５との位置認識が行われ、この認識結果に基づいて突起電極２とリード５の位置補正が行われる。
【００４０】
そして、図６に示すようにボンディングツール１０５をフィルム基板３の上面に押し付け、加熱されたボンディングツール１０５と加熱されたステージ１０２とによって上下方向から半導体チップ１とフィルム基板３とを挟み込む。その後、所定の荷重を加えることによって、半導体チップ１に形成されたすべての突起電極２とフィルム基板３の対応するリード５とを同時に一括して接続する。この際、フィルム基板３のチップ搭載領域７Ａには、加熱されたボンディングツール１０５が接触するため、フィルム基板３に熱が伝導し、熱膨張し易い。しかし、フィルム基板３の半導体チップ搭載領域７Ａの内部には、金属パターン６が形成されている。この金属パターン６の熱膨張率は、フィルム基板３を構成するポリイミド樹脂の熱膨張率より小さいため、金属パターンより応力が働き、フィルム基板３の熱膨張が抑制される。したがって、フィルム基板３の膨張によって生ずるリード５間のピッチの変動を抑制することができる。このため、突起電極２とリード５とが非接触となるオープン不良や、隣り合った突起電極２が１本のリード５を介して接触するショート不良を防止することができる。
【００４１】
このようにして、フィルム基板３の半導体チップ搭載領域７Ａに半導体チップ１を実装することができる。次に、図４に示すように半導体チップ１とフィルム基板３との接続を補強するために、半導体チップ１とフィルム基板３との隙間にアンダーフィル樹脂を充填する（Ｓ１０８）。その後、マーキング（Ｓ１０９）、テスティング（Ｓ１１０）を行うことにより、液晶ドライバが完成し、梱包、出荷される（Ｓ１１１）。
【００４２】
以上、本発明者によってなされた発明を前記実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４３】
前記実施の形態では、液晶ドライバについて説明したが液晶ドライバに限定されるものでなく、一般に、突起電極を設けた半導体チップを実装する半導体装置に適用することができる。
【００４４】
前記実施の形態では、絶縁フィルムに形成する金属パターンを複数のリードとともに形成される場合を説明したがこれに限られず、複数のリードを形成する前や後に、形成してもよい。
【００４５】
前記実施の形態では、膨張抑制パターンの一例として金属よりなる場合について説明したが、これに限られず、フィルム基板より熱膨張率の小さい材料、例えばセラミックなどを使用して膨張抑制パターンを形成してもよい。
【００４６】
前記実施の形態では、膨張抑制パターンの一例である金属パターンを、絶縁フィルムのリード形成面と同じ面に形成する場合を説明したが、金属パターンをリード形成面と反対側の面に形成してもよいし、両面に形成してもよい。
【００４７】
前記実施の形態では、図３に示すような膨張抑制パターンを形成した例について説明したが、これに限られず図７や図８に示す膨張抑制パターンを形成してもよい。
【００４８】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００４９】
フィルム基板の半導体チップ搭載領域内にフィルム基板の膨張率より小さい膨張率の膨張抑制パターンを形成することにより、フィルム基板の膨張を抑制することができる。したがって、フィルム基板上に形成された複数のリード間のピッチの変動を抑制することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である液晶ドライバに搭載する半導体チップを示す平面図である。
【図２】本発明の一実施の形態である液晶ドライバのフィルム基板を示す斜視図である。
【図３】本発明の一実施の形態である液晶ドライバのフィルム基板の一部を示す平面図である。
【図４】本発明の一実施の形態である液晶ドライバの製造工程を示すフローチャートである。
【図５】本発明の一実施の形態である液晶ドライバの製造に用いるＣＯＦボンダの要部を示す概略図である。
【図６】本発明の一実施の形態である液晶ドライバの製造に用いるＣＯＦボンダの要部を示す概略図である。
【図７】本発明の他の実施の形態である液晶ドライバのフィルム基板の一部を示す平面図である。
【図８】本発明の他の実施の形態である液晶ドライバのフィルム基板の一部を示す平面図である。
【符号の説明】
１　半導体チップ
２　突起電極
３　フィルム基板（配線基板）
４　絶縁フィルム（薄膜ベース）
５　リード
６　金属パターン（膨張抑制パターン）
７Ａ　半導体チップ搭載領域
１００　ＣＯＦボンダ
１０１　ヒータ
１０２　ステージ
１０３　位置認識カメラ
１０４　ヒータ
１０５　ボンディングツール
１０６　クランパ
１０７　ガイド

Claims (5)

1. （ａ）複数の突起電極を形成した半導体チップと、
   （ｂ）前記複数の突起電極を介して前記半導体チップを搭載する配線基板とを備え、
   前記配線基板は、
   （ｂ１）有機樹脂を含む絶縁体からなる薄膜ベースと、
   （ｂ２）前記薄膜ベース上に形成され、前記複数の突起電極のそれぞれに対応する複数のリードと、
   （ｂ３）前記薄膜ベースの半導体チップ搭載領域内に形成され、前記薄膜ベースの膨張率よりも小さい膨張率の膨張抑制パターンとを有することを特徴とする半導体装置。
2. （ａ）複数の突起電極を形成した半導体チップと、
   （ｂ）前記複数の突起電極を介して前記半導体チップを搭載する配線基板とを備え、
   前記配線基板は、
   （ｂ１）有機樹脂を含む絶縁体からなる薄膜ベースと、
   （ｂ２）前記薄膜ベース上に形成され、前記複数の突起電極のそれぞれに対応する複数のリードと、
   （ｂ３）前記薄膜ベースの半導体チップ搭載領域内に形成され、前記薄膜ベースの膨張率よりも小さい膨張率の金属パターンとを有し、
   前記金属パターンと前記複数のリードとの距離は、前記複数のリードのピッチより小さいことを特徴とする半導体装置。
3. （ａ）複数の突起電極を形成した半導体チップを用意する工程と、
   （ｂ）有機樹脂を含む絶縁体からなる薄膜ベースに、前記複数の突起電極のそれぞれに対応する複数のリードを形成するとともに前記薄膜ベースの半導体チップ搭載領域内に前記薄膜ベースの膨張率よりも小さい膨張率の膨張抑制パターンを形成して配線基板を形成する工程と、
   （ｃ）前記半導体チップに形成された前記複数の突起電極のそれぞれを、前記配線基板に形成された前記複数のリードのそれぞれに接合する工程とを備えることを特徴とする半導体装置の製造方法。
4. （ａ）複数の突起電極を形成した半導体チップを用意する工程と、
   （ｂ）有機樹脂を含む絶縁体からなる薄膜ベースに、前記複数の突起電極のそれぞれに対応する複数のリードを形成し配線基板を形成する工程と、
   （ｃ）前記配線基板の半導体チップ搭載領域内に前記配線基板の膨張率より小さい膨張率の膨張抑制パターンを形成する工程と、
   （ｄ）前記半導体チップに形成された前記複数の突起電極のそれぞれを、前記配線基板に形成された前記複数のリードのそれぞれに接合する工程とを備えることを特徴とする半導体装置の製造方法。
5. （ａ）複数の突起電極を形成した半導体チップを用意する工程と、
   （ｂ）有機樹脂を含む絶縁体からなる薄膜ベースに、前記複数の突起電極のそれぞれに対応する複数のリードを形成して配線基板を形成する工程と、
   （ｃ）前記配線基板の前記複数のリードを形成した面と反対側の面に前記配線基板の膨張率より小さい膨張率の膨張抑制パターンを形成する工程と、
   （ｄ）前記半導体チップに形成された前記複数の突起電極のそれぞれを、前記配線基板に形成された前記複数のリードのそれぞれに接合する工程とを備えることを特徴とする半導体装置の製造方法。

Images