JP3944915B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3944915B2 JP3944915B2 JP51551398A JP51551398A JP3944915B2 JP 3944915 B2 JP3944915 B2 JP 3944915B2 JP 51551398 A JP51551398 A JP 51551398A JP 51551398 A JP51551398 A JP 51551398A JP 3944915 B2 JP3944915 B2 JP 3944915B2
- Authority
- JP
- Japan
- Prior art keywords
- flexible substrate
- semiconductor chip
- semiconductor device
- gap holding
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 220
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 239000000758 substrate Substances 0.000 claims description 167
- 238000000034 method Methods 0.000 claims description 45
- 229920005989 resin Polymers 0.000 claims description 33
- 239000011347 resin Substances 0.000 claims description 33
- 239000012778 molding material Substances 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 12
- 238000005452 bending Methods 0.000 claims description 10
- 238000007639 printing Methods 0.000 claims description 10
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 229920001187 thermosetting polymer Polymers 0.000 claims description 5
- 238000007599 discharging Methods 0.000 claims description 3
- 230000035882 stress Effects 0.000 description 60
- 229910000679 solder Inorganic materials 0.000 description 37
- 239000000463 material Substances 0.000 description 36
- 238000010521 absorption reaction Methods 0.000 description 21
- 230000008646 thermal stress Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 230000006355 external stress Effects 0.000 description 4
- 238000005304 joining Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000010292 electrical insulation Methods 0.000 description 3
- 230000008642 heat stress Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 229920001169 thermoplastic Polymers 0.000 description 3
- 239000004416 thermosoftening plastic Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000000275 quality assurance Methods 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 229920005992 thermoplastic resin Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
本発明は、半導体装置及びその製造方法、回路基板並びにフレキシブル基板に関し、特に、半導体チップの能動面の上方にフレキシブル基板が配置される半導体装置及びその製造方法、回路基板並びにフレキシブル基板に関する。
背景技術
半導体装置の高密度実装を追求すると、ベアチップ実装が理想的である。しかしながら、ベアチップの状態では、品質の保証及び取り扱いが難しい。そこで、ベアチップをパッケージ化したものであって、パッケージサイズがベアチップのサイズに近い半導体装置として、例えば、国際公開WO95/08856号公報に記載される半導体装置が提案されている。
この半導体装置は次のようにして製造される。すなわち、半導体チップの能動面の上方にフレキシブル基板(基板ともいう)を配置する。このフレキシブル基板には、実装のための外部電極が設けられている。次に、フレキシブル基板に設けられたリードを切断しながら半導体チップの電極に接合し、半導体チップとフレキシブル基板との間にゲル状の樹脂を注入して半導体装置を得る。
この半導体装置によれば、パッケージ化したことで検査が確実に行えること、また、半導体チップとフレキシブル基板との間の樹脂が、半導体チップの能動面を覆うので品質の保証が可能であり、かつ、取り扱いも容易である。
ただし、上記技術によれば、リードを1本づつ切断して1本づつボンディング(いわゆる、シングル・ポイント・ボンディング)をしなければならない。全てのリードを同時に切断して接続しようとすると、フレキシブル基板を支持するものがなくなって、リードと電極との接合位置がずれてしまう。したがって、上記公報に記載の技術では全てのリードを一括接合する方式を採ることができない。従って量産性の点では一括接合(ギャング・ボンディング)に比べ劣る。
また、基板自体がフレキシブル性を有する故、基板の撓みに起因する諸問題が解決されない。例えば、半導体チップと該基板との間にゲル状の樹脂を注入する際、撓みに起因した注入ムラが発生する可能性が充分にある。また、外部電極はフレキシブル基板上に位置するので、絶対的な位置固定がなされず、特に外部基板との接続時に支障をきたす可能性がある。
また、フレキシブル基板は、半導体チップを包囲するように配置される専用治具によって支持されるが、この治具を新たに用意しなければならない。
本発明は、上述したような課題を解決するものであり、その目的は、品質保証が可能で取り扱いも容易であって、更に製造時の信頼性に優れた半導体装置及びその製造方法、回路基板並びにフレキシブル基板を提供することにある。
また、更に、量産性に優れ、従前の製造装置をそのまま利用して製造可能な半導体装置及びその製造方法、回路基板並びにフレキシブル基板を提供することにある。
発明の開示
本発明に係る半導体装置の製造方法は、半導体チップに重なる領域を有するとともに外部電極の形成される外部電極形成部が前記重なる領域内に形成されたフレキシブル基板を用意する工程と、
前記半導体チップにおける電極を有する面及び前記フレキシブル基板における前記半導体チップの電極を有する前記面に相対向して配置される面の少なくともいずれか一方にギャップ保持部を設ける工程と、
それぞれの前記面を対向させて、前記ギャップ保持部を介在させた状態で前記半導体チップと前記フレキシブル基板とを配置して、前記フレキシブル基板に設けられた接合部と、前記半導体チップの前記電極とを接合する工程と、
を含む。
本発明によれば、上記のようなフレキシブル基板を用意することで、いわゆるチップサイズと同程度のパッケージが提供できる状態下にある。その状態において、半導体チップにおける電極を有する面と、フレキシブル基板における半導体チップの電極を有する面に相対向して配置される面、言い換えるとフレキシブル基板において電極との接合部が位置する側の面と、が対向して配置される。少なくともいずれかの面には、ギャップ保持部が設けられる。そして、ギャップ保持部が介在した状態で、半導体チップとフレキシブル基板とが配置されるので、両者の間のギャップが確実に保たれる。したがって、ギャップを保持するための治具を改めて用意する必要がない。また、半導体チップとフレキシブル基板との組立工程以降、常にその両者には一定のギャップが保たれていることで、両者による不意な電気ショートは防止できる。また、ギャップ保持部を介在させた状態で、フレキシブル基板の接合部と、半導体チップの電極とが接合されるので、ギャップ保持部が接合時にはいわゆる支持軸となり、確実な接合が行われる。
また、前記ギャップ保持部を設ける工程にて形成される前記ギャップ保持部は、前記外部電極形成部に対応する領域を除く領域に設けられることが好ましい。言い換えると、外部電極の形成される外部電極形成部に対応する部位には、ギャップ保持部を設けないことである。このようにすれば、外部電極自体はギャップ保持部にて固定されないため移動し易く、熱応力を緩和し易くなる。
また、前記接合する工程では、前記接合部と前記電極とを一括にて接合することが、量産性の観点からは好ましい。なお、フレキシブル基板の撓みの問題は一括接合の際に最も生じやすいが、この点ギャップ保持部にてフレキシブル基板を保持した状態で接合されるので、フレキシブル基板の撓みの問題も効果的に防ぐことができる。
更に、前記半導体チップと前記フレキシブル基板との間に応力吸収層を形成する工程を含むことができる。
この応力吸収層は、半導体チップとフレキシブル基板との熱膨張係数の差による熱ストレスや、更には半導体チップと外部接続基板(実装基板)との熱膨張係数の差による熱ストレスを吸収する。また、ギャップ保持部を存在させた状態で応力吸収層を形成すれば、確実にギャップが保たれた状態で応力吸収層を形成することができ、容易にしかも確実に応力吸収層が形成できる。
また特に、前記応力吸収層は、少なくとも前記外部電極形成部に対応する領域に設けると、応力緩和が効果的になされることになる。
前記ギャップ保持部は、樹脂を印刷することによって設けることができる。例えば、スクリーン印刷の方法によって、ソルダレジストを印刷することで、ギャップ保持部を形成することができる。印刷の方法を用いる場合、既存の印刷装置を転用することができ、低コストにて製造することができるといった利点がある。あるいは、前記ギャップ保持部は、インクジェット方式により樹脂を吐出させることにより設けることができる。ここで、インクジェット方式とは、プリンタに広く用いられている手法であり、例えば半導体チップの検査後に不良品に印を付けるときにも用いられる。ノズルを利用し、そのノズルから射出した微粒な樹脂を被対称物に吹き付ける方式である。なお、インクジェット方式による場合には、ヘッドが目詰まりしない材質の樹脂が用いられる。このインクジェット方式を用いれば、印刷の前工程である準備工程(例えば、インク、スキージや版のセット等)の多くが不要となり、印刷の方法よりも更に工程が簡略化できる。また、例えば半導体チップの能動面側に形成する場合であっても、能動面に機械的接触されることなく、ギャップ保持部を設けることができるので、半導体チップの能動面の保障といった観点からは好ましい。
特に、インクジェット方式を採用する場合に、前記ギャップ保持部は前記半導体チップにおける前記電極を有する面にのみ設けられることが好ましい。通常、インクジェット方式の場合には、ヘッドから被対象物までの位置精度が要求される。特に、半導体チップはリジットな基板からなるため、位置精度が出しやすいといった利点がある。また、インクジェット方式を採用する場合には、例えば不良の半導体チップを示す意味でその表面につけられるバッドマークをマーキングする装置を利用することもでき、既存の設備を転用することが可能となる。
また、前記応力吸収層は、モールド材の注入によって形成することができる。モールド材を注入することによって、半導体チップとフレキシブル基板とが重なり合って塞がれた領域を含めて応力吸収層を形成することができる。また、半導体チップとフレキシブル基板との間に確実に樹脂が行き渡ることで、半導体チップの表面とフレキシブル基板との隙間がなくなり、水分が溜まることを防止し、腐食を防止することができる。
前記樹脂として、熱硬化性の樹脂を用いることができる。あるいは、前記樹脂として、紫外線硬化性の樹脂を用いてもよい。
前記ギャップ保持部には、前記半導体チップと前記フレキシブル基板との間の応力を吸収する性質を有する部材が用いられて、且つ前記部材を前記半導体チップ及び前記フレキシブル基板の対向面に密着させることで応力吸収層が形成される。
この場合、前記ギャップ保持部は、前記半導体チップ及び前記フレキシブル基板の対向面両面に確実に密着させることで前記応力吸収層として形成される。
これによれば、ギャップ保持部が応力吸収層を兼ねることになるので、工程を簡略化することができる。
また、モールド材自体が高価であったので、これを不要にすることは低コスト化にもつながる。
前記ギャップ保持部は、熱可塑性であり、前記応力吸収層の形成工程は、前記ギャップ保持部に熱及び圧力を加える工程を含んでもよい。ギャップ保持部は、熱可塑性であることから、熱を加えることにより応力吸収層が形成される。また、完成品としての半導体装置において、ギャップ保持部は、加熱されたときに応力を吸収しやすくなる。
前記圧力を加える工程では、前記ギャップ保持部の加圧位置を徐々にずらして部分的な加圧が連続的に行われることが好ましい。
前記ギャップ保持部は、前記フレキシブル基板における前記半導体チップの電極を有する面に相対向して配置される面側にのみ設けられることが好ましい。
前記ギャップ保持部を設ける工程は、前記フレキシブル基板における前記半導体チップ側の面に設けられる配線パターンを形成する工程に含まれ、
前記配線パターンを形成する工程にて、所望の箇所をエッチングして1つの前記配線パターンに複数の凸部を形成してもよい。
これによれば、配線パターンを形成する工程において、ギャップ保持部を形成することができるので、工程を簡略化することができる。
前記フレキシブル基板における前記凸部に対応する位置に貫通孔が設けられ、前記フレキシブル基板の前記配線パターンの設けられた面とは反対側の面に前記貫通孔を介して前記外部電極が設けられてもよい。
前記ギャップ保持部としての前記凸部の少なくとも前記半導体チップと対向する位置に絶縁樹脂を塗布してもよい。
以上の方法によって製造された半導体装置は、
電極を有する半導体チップと、
前記半導体チップ上において、前記半導体チップとは所定のギャップをあけて且つ重なるように配置されるとともに、前記重なった領域内に外部電極形成部が位置し、前記外部電極形成部と電気的に接続されており前記半導体チップの電極に接合される接合部を有するフレキシブル基板と、
前記外部端子形成部に対応する位置を除く位置に設けられるとともに前記ギャップを保持するためのギャップ保持部と、
を含む。
前記フレキシブル基板の前記重なった領域内には、前記半導体チップの能動領域が位置することが好ましい。この構造をとることにより、半導体チップの能動領域はフレキシブル基板にて保護されることとなり、部品点数を増やすことなく半導体チップの能動面の保護機能を付加させることができる。
更に、前記半導体チップと前記フレキシブル基板との間に位置する応力吸収層と、を含んでもよい。
更に、前記応力吸収層は、前記外部端子形成部に対応する位置に設けられてもよい。
特に、前記ギャップ保持部は、前記フレキシブル基板の配線パターンの少なくとも一部を用いて形成されてもよい。
特に、一つの前記配線パターンには複数の凸部が設けられ、前記複数の凸部のうち少なくとも一つは前記ギャップ保持部となり、他の凸部のうちの少なくとも一つは前記半導体チップの電極との接合部となることが好ましい。
前記フレキシブル基板における前記配線パターンの設けられた側とは反対側の、前記ギャップ保持部となる凸部の設けられた位置に相対する位置に外部電極が形成されてもよい。
前記ギャップ保持部は樹脂からなり、前記応力吸収層を兼ねてもよい。ここで、前記樹脂は、熱可塑性の樹脂であってもよい。
また、回路基板には、上記半導体装置を搭載することができる。すなわち前記半導体装置が搭載された回路基板としては、上記のいずれかに記載の半導体装置が、前記半導体装置の外部電極形成部を介して電気的に接続されている。
また更に前記外部電極形成部上に形成された外部電極が直接基板の接続部に接続されてもよい。
一方、半導体装置に用いられるフレキシブル基板としては、
ベース部と、前記ベース部の一方の面に設けられる配線パターンと、を有するフレキシブル基板であって、
1つの前記配線パターンには複数の凸部が一体形成されるとともに、前記ベース部における前記複数の凸部の設けられた各々の位置に対応して、貫通孔が形成されてなる。
前記複数の凸部は、半導体チップの電極との接続部と、ギャップ保持部と、からなり、
前記ギャップ保持部に相当する前記凸部の表面には、絶縁層が設けられることが好ましい。
もしくは、半導体チップの電極に接合される接合部を有するフレキシブル基板であって、
前記接合部を有する側の前記接合部を除く位置に、樹脂からなるギャップ保持部が設けられたものであってもよい。前記ギャップ保持部は、熱可塑性の樹脂であってもよい。
【図面の簡単な説明】
図1は、第1実施形態に係る半導体装置の断面図であり、図2は、第2実施形態に係る半導体装置の断面図であり、図3は、第3実施形態に係る半導体装置の断面図であり、図4は、第1参考例に係る半導体装置の製造工程を示す断面図であり、図5は、第4実施形態に係る半導体装置の断面図であり、図6A及び図6Bは、第5実施形態に係る半導体装置の平面図及び断面図であり、図7は、第6実施形態に係る半導体装置の断面図であり、図8は、第2参考例に係る半導体装置の製造工程を示す断面図であり、図9A〜図9Cは、第3参考例に係る半導体装置の製造工程を示す図であり、図10は、第4参考例に係る半導体装置の断面図であり、図11は、実施形態又は参考例を適用して製造された半導体装置を実装した回路基板を示す図である。
発明を実施するための最良の形態
以下、本発明の好適な実施形態について図面を参照して説明する。
(第1実施形態)
図1は、第1実施形態に係る半導体装置を説明する断面図である。この半導体装置は、半導体チップ10の表面側、すなわち能動面側をフレキシブル基板12が覆うものである。したがって、パッケージの平面サイズはほぼチップサイズに近くなっている。
半導体チップ10は、矩形の能動面10aの四辺の周辺部に複数の電極14が設けられるペリフェラル型のものである。なお同図において、電極14の端部が半導体チップ10の端部と一致しているように書かれているが、実際には電極14の端部は半導体チップ10の端部よりも若干引き込まれた位置に配置されている。但し、同図のように電極が配置されている半導体チップでもパッケージとするときに問題はない。なお、本実施形態は、電極が能動面の一辺、二辺又は三辺にのみ設けられた半導体チップにも応用することができる。
能動面10a上には、ギャップ保持材16が配置されている。ギャップ保持材16は、例えばソルダレジストにて形成されるが、熱硬化性又は紫外線硬化性の樹脂にて形成されてもよい。また、ギャップ保持材16は、ボンディング時に外的エネルギー(熱、圧力等)が印加されても、ボンディング後には一定の形状を保持している性質があればこれ以外の材料で形成されてもよく、接着性の有無にもかかわらない。ギャップ保持材16の高さは、実装される基板と半導体チップ10との応力を緩和させる構造の観点からいうと、高ければ高いほど好ましい。しかし、高ければ高いほど半導体装置としてみたときの外形寸法は当然大きくなってしまう。また、そのギャップ間に何らかの工夫が必要となる場合もある。例えば、半導体チップ10の表面保護のため又は応力緩和のために、半導体チップ10とフレキシブル基板12(詳細は後述)との間に例えば樹脂等を注入する必要がある場合、その注入を妨げない程度で、且つ、ある程度のギャップを得るとなると、ギャップ保持材16の高さは、10〜30μm程度、特に20〜30μm程度の範囲にすることが好ましい。
ギャップ保持材16の上には、フレキシブル基板12が取り付けられている。フレキシブル基板12は、薄いフィルム状のベース部(一般的には25〜125μm厚程度)に5〜35μm程度の配線パターンが形成されたものであるため、たわみやすくて波状になったりカールしたりしやすい。本実施形態では、ギャップ保持材16を半導体チップ10とフレキシブル基板12との間に介在させることで、たわみをなくしてフレキシブル基板12を取り付けることができる。そして、フレキシブル基板12のたわみをなくしつつ、フレキシブル基板12と半導体チップ10との間には均一なギャップが形成される。ギャップ保持材16は、能動面10aとフレキシブル基板12との間に所定の間隔をあけて、フレキシブル基板12を支持するものである。
この点、国際公開WO95/08856号公報の技術では、リードをボンディングしながらフレキシブル基板の取り付けが行われる。この場合には、ギャップ保持材16がないので、均一なギャップの形成が難しく、その結果、たわみをなくしてフレキシブル基板12を取り付けることができない。従って、フレキシブル基板と半導体チップとの間に樹脂の注入できない領域が生じ得る。さらに、フレキシブル基板の位置がずれて、外部端子の位置ズレが生じ得る。
本実施形態では、ギャップ保持材16が介在することで、たわみをなくして適正な位置にフレキシブル基板12を取り付けることができる。このことによって、複数のリード20の一括ボンディングが可能になる。なお、たわみをなくすという観点からは、フレキシブル基板12のたわみの生じる位置にのみギャップ保持材16が設けられれば足りる。
また、ギャップ保持材16は、フレキシブル基板12の中央に設けられているので、応力吸収層26を形成するため、および/または半導体チップの能動面保護のためのモールド材の注入を容易に行うことができる。あるいは、フレキシブル基板12の端部にギャップ保持材16を設ければ、フレキシブル基板12のたわみをなくす効果が高められる。このように、フレキシブル基板12と半導体チップの能動面10aとの間にギャップが形成されれば、ギャップ保持材16の位置は限定されない。ただし、応力緩和を考慮するとなれば、ギャップ保持材16は、外部電極22の直下を避けることが好ましい。こうすることで、応力吸収層26を外部電極22の直下に形成して、熱ストレスの吸収を効果的に行うことができる。また、応力吸収層26を広く形成するために、できるだけ少ない領域にギャップ保持材16を設けることが好ましい。なお、ギャップ保持材16を設ける領域は、フレキシブル基板12のたわみやすさなどから決定される。例えば、フレキシブル基板12が薄くてたわみやすいときには、外部電極22の直下のみを避けて、その他の半導体チップの能動面全領域にギャップ保持材16を設ける場合もあり得る。
フレキシブル基板12は、半導体チップ10の実装時には能動面10aよりもやや小さいか、あるいは同等の形状をなしている。また、フレキシブル基板12は、ベース部13上に配線パターン18が形成されたものからなり、ベース部13の外周から配線パターンが突出している。なお、配線パターン18においてベース部外周から突出した部分をリード20ということにする。配線パターン18上には、外部電極22が設けられている。なお、配線パターン18において、外部電極22が設けられる場所は外部電極形成部という。なお、本形態では外部電極形成部として配線パターン幅よりも若干広めの領域を確保した、いわゆるランドを用いた。ここで外部電極は半導体チップ10を超えない範囲、すなわち半導体チップのエリア内に設けられる。エリア内に設けられるこの外部電極は少なくとも1つ以上で、最も多い場合には全ての外部電極が同エリア内に設けられる。本例では外部電極22は、ボール状やペースト状のハンダを用いる。なお、外部電極はハンダのみで形成する場合に加えて、その高さ精度を高めるための部材を用いる場合もある。例えば、銅や銀や金等、ハンダの溶融温度に対して現形状が維持される導電性部材、いい換えるとハンダの溶融温度を超える溶融温度を有する部材を用いてもよい。この場合外部基板との接合のためには、部材をボール状にしてその外周をハンダで覆ったり、実装される側の外部基板上に予めハンダを塗布したりすればよい。
リード20は屈曲しており、そのリードの先端側は半導体チップ10の電極と対向した状態の接合部24として用いられる。すなわち、接合部24は半導体チップ10の電極14に接合されている。
そして、フレキシブル基板12と半導体チップ10との間に、応力吸収層26が形成されている。応力吸収層26は、モールド材の注入によって形成される。したがって、半導体チップ10の能動面10aの表面を覆って応力吸収層26が形成されるので、能動面10aを保護する。そして、腐食を防止できる。また、応力吸収層26は、電気的な絶縁性を有しており、半導体チップ10の能動面10aと外部との電気的導通を防止できる。また、応力吸収層26は、熱可塑性を有する。したがって、応力吸収層26は、フレキシブル基板12と半導体チップ10との、熱膨張係数の差による熱ストレスを吸収することができる。
本実施形態では、ギャップ保持材16と応力吸収層26とが別個に形成されているので、それぞれに最適の材料を用いることができる。
ギャップ内でギャップ保持部材16の専有面積が大きくなる場合には、ギャップ保持材16に可撓性をもたせることで、応力吸収層26と相乗効果でより信頼性が増す。
なお、同図では半導体チップ10とベース部13とが対向するように、半導体チップ側からみて半導体チップ10、ベース部13、配線パターン18の構造になっているが、本例のようにギャップ保持部や応力吸収層といった電気的な絶縁特性を有する部材を設ければ、ベース部と配線パターンとを逆配置、すなわち半導体チップ10と配線パターンとが対向するように設けてもよい。なおこの場合にはベース部に貫通孔を設けて配線パターンと外部電極22とが電気的導通を図れるようにしなければならない。
次に、上記半導体装置の製造方法を説明する。まず、配線パターン18、リード20及び外部電極22が設けられたフレキシブル基板12を用意する。なお、配線パターン18及びリード20は、この用意する段階で既に形成されてなければならないが、外部電極22は必ずしもこの段階で設けておかねばならないわけではない。外部電極22は、更にその後の工程、例えばフレキシブル基板と半導体チップとが接合された後に設けても構わない。ここで、リード20は、図1に示すような屈曲した状態でなく、配線パターン18から真っ直ぐに延びた状態でよい。また、配線パターン18上は、外部電極22が設けられる以外の領域にソルダレジストを塗っておき、外部との電気的絶縁を図っておくことが好ましい。また、このフレキシブル基板12は、半導体装置として組み立てられた時に半導体チップの能動面側上方において重なる領域を有するように形成されている。特に、フレキシブル基板のベース部が重なる領域に位置している。更に、重なる領域のベース部上には、外部電極の形成される外部電極形成部が形成されている。この形態にすることで、半導体チップのエリア内に外部電極が形成できることになり、いわゆるチップ・サイズ/スケール・パッケージの基準に沿った形態となる。
フレキシブル基板12にはギャップ保持材(ギャップ保持部)16を設ける。詳しくは、フレキシブル基板における半導体チップの電極14を有する面に対向する面、同図においてはフレキシブル基板12における配線パターン18が形成される面とは反対側の面に、ギャップ保持材16を設ける。言い換えると、ギャップ保持材16は、リード20における電極14との接合部24の接合面が位置される側の面に設けられる。ギャップ保持材16の形成は、スクリーン印刷又はインクジェット方式によって、樹脂を塗布又は吐出して行われる。もしくはギャップ保持は貼り付けにて設けても良い。樹脂は、ソルダレジストや熱硬化性又は紫外線硬化性のものが用いられ、必要に応じて加熱又は紫外線の照射が行われる。ソルダレジストにてギャップ保持材16を形成するときには、フレキシブル基板12にソルダレジストを塗る工程と連続して、ギャップ保持材16の形成工程を行うことができる。このことで作業の円滑化を図ることができる。ここで、フレキシブル基板12に塗られるソルダレジストは、リード20の電気的並びに機械的な保護として保護膜の役割を担うものとなる。
なお、ギャップ保持材16はフレキシブル基板12側に設けなくとも、半導体チップ側に設けても良いし、また両側にそれぞれ設けても良い。なお、半導体チップ側にギャップ保持材16を設ける場合には、インクジェット方式を用いた方が好ましい。理由は、インクジェット方式であれば、印刷方式のように半導体チップ表面に直接ふれるということなく、ギャップ保持材16を設けることができる。また、半導体チップは位置精度の要求に答えられ易い点から、インクジェット方式を用いることが好ましい。つまり、インクジェット方式では、ノズルと被対象物(ここでは半導体チップ)との距離を正確に設定する必要があり、その意味からするとリジットな基板からなる半導体チップには好的な手法である。また、インクジェット方式の場合、一般的に不良の半導体チップに対してマーキングを行うマーキング装置を利用することもでき、汎用の技術並びに装置を利用することで設備投資を抑えることができ、コスト削減において非常に利点がある。
また、ギャップ保持材16を形成する工程において、ギャップ保持剤16は外部電極22に対応する領域を除いた位置に形成している。
次に、半導体チップ10の上に、ギャップ保持材16を介してフレキシブル基板12を載置する。そして、リード20を曲げながら、その接合部24を半導体チップ10の電極14に接合する。ここで、フレキシブル基板12には、複数のリード20が設けられており、全てのリード20を一括して電極14にボンディングする。このボンディングには、汎用の装置が用いられる。なお、複数のリードを一括してボンディングする方法は、周知であるので詳しい説明を省略する。なお、量産性の観点からは一括してボンディング(いわゆる、ギャング・ボンディング)することが好ましいが、必ずしも一括してボンディングしなければならないわけではなく、シングル・ポイント・ボンディングを用いることでも良い。そして、半導体チップ10とフレキシブル基板12との間に、モールド材を注入する。詳しくは、フレキシブル基板12に図示しない穴を形成しておくか、あるいは、隣合うリード20の間の隙間を利用して、モールド材を注入する。モールド材は、ゲル状であってもよいが、ある程度固化することが好ましい。完成品としての半導体装置において、モールド材は、応力吸収層26となる。また、応力吸収層26を設ける場合には、少なくとも外部電極22の直下には位置させることが好ましい。
このように、本実施形態によれば、ギャップ保持材16によって、半導体チップ10とフレキシブル基板12との間にギャップを設けることができる。このギャップは、応力吸収層26を形成するためのものである。そして、ギャップを設けるために、専用の設備を準備する必要がない。また、汎用の装置を用いて複数のリード20を一括してボンディングすることができる。
なお、本例のように半導体チップ側に予めギャップ保持材を設けておく場合に、図1に示す第1実施形態にて用いたフレキシブル基板12をそのまま用いても良い。
(第2実施形態)
図2は、第2実施形態に係る半導体装置を示す図である。同図に示す半導体装置は、ギャップ保持材116、117及び応力吸収層126に特徴を有する。これ以外の構成は、図1に示す半導体装置と同様であるので同一符号を付して説明を省略する。
つまり、図2において、フレキシブル基板12の端部にはギャップ保持材117が設けられている。これによって、フレキシブル基板12の端部が支持されるので、フレキシブル基板12の中央に設けられるギャップ保持材116を小さくすることもできる。なお、ギャップ保持材116を最大限用いるとすると、配置可能な最大領域は外部電極直下の領域を除く全ての領域となる。従って、ギャップ保持材116と117とは各々各部位毎に別体となるように用いても良いが、例えば最大領域に配置するような場合には、むしろその各部位が一体になる(図示しないが、一部を除いてつながっている)ようにしてもよい。すなわち該当個所、つまり外部電極直下に相当する位置のみに穴が配置されるように形成してあってもよい。
こうして、外部電極22の真下の領域に、応力吸収層126を形成することができ、熱ストレスの吸収を効果的に行うことができる。また、本実施形態では、フレキシブル基板12の端部から突出するリード20が屈曲しており、フレキシブル基板12の端部にはギャップ保持材117が設けられている。したがって、リード20を屈曲させるときに、その応力をギャップ保持材117によって支持させることができ、リード20のボンディング工程を良好に行うことができる。なお、リード20に対して屈曲させるような外圧力がかかる場合には、特にベース部の端部にはギャップ保持材117を設けた方がよい。但し、リード20を屈曲させるものでなくとも、フレキシブル基板に対して例えばボンディング時に外圧力がかかる場合にはギャップ保持材117を設けておいた方が、より信頼性はえられる。
図2は、第2実施形態に係る半導体装置を示す図であるが、その製造方法については、そのほとんどが第1実施形態にて説明した方法と何らかわらない。すなわち、ギャップ保持材を設ける領域が増えたことによるギャップ保持材の形成方法のみ若干変更があるだけである。ギャップ保持材116及び117は一括形成しても、分割形成しても問題はない。また連続的(つながった状態)に形成されても、断続的にその部位毎に存在するように形成してもよい。
(第3実施形態)
図3は、第3実施形態に係る半導体装置を示す図である。同図に示す半導体装置は、図1に示す半導体装置の変形例であり、同一の構成には同一符号を付して説明を省略する。
図3において、フレキシブル基板212における能動面10a側の面には、配線パターン218が形成されている。フレキシブル基板212には、貫通孔212aが形成されており、この貫通孔212aを介して配線パターン218から反対側に外部電極222が突出するように形成されている。フレキシブル基板212の端部からは、リード220が突出している。リード220は、図1に示すリード20よりも緩やかな角度で屈曲して電極14に接続されている。
本実施形態においても、フレキシブル基板212と能動面10aとの間に応力吸収層226が設けられて、熱ストレスを吸収するようになっている。また、本実施形態によれば、応力吸収層226が設けられる側に配線パターン218が形成されているので、応力吸収層226によって配線パターン218が保護される。これによって、配線パターン218の保護膜の形成を省略することができる。なお、ギャップ保持材の設けられる位置は、他の形態にて説明する何れのものに対応させてもよい。
この製造方法については、そのほとんどが第1実施形態にて説明した方法と何らかわらない。この製法における第1の実施形態との相違点は、フレキシブル基板が若干形状の異なるものを用意する点、並びにフレキシブル基板の半導体チップに相対向させる面を図1に図示した方向とは反対に配置した点である。
(第1参考例)
図4は、第1参考例に係る半導体装置の製造工程を示す断面図である。本参考例で用いられる半導体チップ30は、図1の半導体チップ10と同様のもので電極32を有する。本参考例では、半導体チップ30の能動面30aに、ギャップ保持材34が予め設けられている。すなわち、スクリーン印刷又はインクジェット方式によって、樹脂を塗布又は吐出して、フレキシブル基板のリード220との接続前までに、半導体チップ30にギャップ保持材34を設けておく。
そして、フレキシブル基板36を、ギャップ保持材34を介して半導体チップ30上に載置し、モールド材の注入によって応力吸収層(図示せず)を形成して、半導体装置を製造する。
ここで、フレキシブル基板36は、ベース部37における半導体チップ30側の面に配線パターン38が設けられてなる。そして、配線パターン38には、外部電極としてのハンダバンプ40が設けられている。ハンダバンプ40は、ベース部37に形成された貫通孔36aから、ベース部37における半導体チップ30側の面の反対面に突出する。なおハンダバンプ40は、必ずしもこの段階で設けなければならないというわけではなく、これ以降の工程、例えば凸部42と電極32との接合が終わった後に行っても良い。配線パターン38は、半導体チップ30の電極32に対応する位置に、凸部42が形成されている。この凸部42は、配線パターン38をエッチングして形成される。但し、凸部形成法はエッチングにこだわる必要はなく、エッチング以外にも例えば転写バンプ法でバンプを形成したり、各種周知の方法を用いて形成すればよい。この凸部42は、接合部として、半導体チップ30の電極32にボンディングされる。このとき同図に示すようにフレキシブル基板、特に配線パターンは曲がることなくほぼ一直線上に配置される。従って、配線パターン38に外的ストレス(外的応力)がかからず、クラック等入りにくくなることで信頼性の向上を図ることができる。
そして、凸部42と電極32との接合を妨げないように、ギャップ保持材34の高さは、凸部42及び電極32の高さの合計とほぼ同じか、それ以下になっている。また、凸部は配線パターン38側に設けなくとも良く、その場合には半導体チップ30の電極32上にバンプを形成することで対応しても良い。
本参考例によれば、配線パターン38が、ベース部37における半導体チップ30側の面に設けられている。言い換えると、ベース部37と半導体チップ30との間に、配線パターン38が設けられている。したがって、配線パターン38をソルダレジストなどで覆わなくても、ギャップ保持材34並びにモールド材(樹脂)からなる応力吸収層(図示せず)によって、電気的絶縁が図られる。
また、本参考例では、半導体チップ30に直接ギャップ保持材34が設けられる。上述したように、ギャップ保持材34は、印刷等により設けられるので、能動面30aに密着する。したがって、能動面30aとギャップ保持材34との間に隙間が形成されない。そして、能動面30aが応力吸収層で覆われると、能動面30aの電極32以外の領域が全て樹脂で覆われ、水が溜まる領域がなくなり、湿度系の信頼性が向上する。
本参考例の変形例として、フレキシブル基板36にギャップ保持材34を予め設けておいてもよい。この場合には、フレキシブル基板36に形成される配線パターン38に保護膜を形成する工程、例えばソルダレジストを印刷する工程で、ソルダレジストを用いてギャップ保持材34を形成することができる。特に、本参考例のフレキシブル基板36は、半導体チップ30の能動面30a側に配線パターン38が形成されるので、配線パターン38の保護膜に凸部を形成するだけで、ギャップ保持材34を形成することができる。
なお、本例のように半導体チップ側に予めギャップ保持材を設けておく場合に、図1に示す第1実施形態にて用いたフレキシブル基板12、すなわち配線パターンが外側に位置する基板をそのまま用いてもよい。
(第4実施形態)
図5は、第4実施形態に係る半導体装置を示す図である。同図に示す半導体装置は、図4に示す工程により製造された半導体装置とは、ギャップ保持材の位置が異なり、それ以外では同一の構成であるので同一符号を付して説明を省略する。
すなわち、図5において、ギャップ保持材134は、ハンダバンプ40の真下を避けた位置に設けられている。具体的には、フレキシブル基板36の端部よりに設けられている。こうすることで、応力吸収層135をハンダバンプ40の真下に設けることができる。そして、ハンダバンプ40に加えられた熱ストレスを、ハンダバンプ40の真下において吸収することができる。
(第5実施形態)
図6Aは、第5実施形態に係る半導体装置を示す平面図であり、図6Bは、図6AのB−B線断面図である。
この半導体装置において、半導体チップ300の中央には、千鳥状に複数の電極302が設けられている。また、フレキシブル基板310には、半導体チップ300の能動面300a側に配線パターン312が形成されている。配線パターン312には、電極302に接合される凸部314が形成されるとともに、フレキシブル基板310に形成された貫通孔310aを介して外部電極320が形成されている。
本実施形態においても、フレキシブル基板310と能動面300aとの間に、ギャップ保持材330を介して、応力吸収層340が設けられている。詳しくは、ギャップ保持材330は、外部電極320の真下を避けて設けられているので、外部電極320の真下には応力吸収層340が形成される。こうして、熱ストレスを効果的に吸収することができる。
なお、複数行かつ複数列で電極が配列された、いわゆるアレイ型の半導体チップにも、本実施形態と同様に本発明を適用することができる。
(第6実施形態)
図7は、第6実施形態に係る半導体装置を示す図である。同図に示す半導体チップ300には、図6A及び図6Bに示すものと同様に、能動面300aに千鳥状に複数の電極302が設けられている。また、図7に示すフレキシブル基板350には、能動面300aとは反対側に配線パターン352が形成されており、配線パターン352上に外部電極354が形成されている。また、フレキシブル基板350には、電極302の付近において、穴350aが形成されており、この穴350aの内側にリード356が突出するようになっている。このリード356は、屈曲形成されて電極302にボンディングされる。
本実施形態においても、フレキシブル基板350と能動面300aとの間に、ギャップ保持材360を介して、応力吸収層370が設けられている。詳しくは、ギャップ保持材360は、外部電極354の真下を避けて設けられているので、外部電極354の真下には応力吸収層370が形成される。こうして、熱ストレスを効果的に吸収することができる。また、ボンディング性を向上させるべく、図2に示すようにギャップ保持材360を穴350a側においてその端部にまで配置することが好ましい。
(第2参考例)
図8は、第2参考例に係る半導体装置の製造工程を示す断面図である。同図において、完成品としての半導体装置は、半導体チップ50、フレキシブル基板54及び応力吸収層69を有する。半導体チップ50は、図1の半導体チップ10と同様であり、電極52を有する。
フレキシブル基板54は、ベース部56と、これに設けられる配線パターン58とを有する。配線パターン58には、図4の参考例と同様に、ハンダバンプ64が設けられている。なお、このハンダバンプ64を設けるために、ベース部には開口部が設けられ、配線をそのまま利用してのパッド領域58aが形成されている。このパッド領域58aは外部電極を設けるため一般的にはパターン幅よりも大きくなるように形成されている。配線パターン58は、図4の実施例と同様に、フレキシブル基板54の裏面側に設けられているので、外部に露出せず保護されるようになっている。
配線パターン58には、複数の凸部60、62が形成されている。凸部60は、半導体チップ50の電極52との接合部として用いられる。具体的には、ベース部56に形成されたツール穴56aに、ボンディングツール68を挿入して、全ての凸部60と電極52とのボンディングが一括して行われる。このボンディングツール68として、汎用の装置を用いることができる。このとき同図に示すようにフレキシブル基板54、特に配線パターン58は曲がることなくほぼ一直線上に配置される。従って、配線パターン58に外的ストレス(外的応力)がかからず、クラック等入りにくくなることで信頼性の向上が図れる。
凸部62は、配線パターン58のパッド領域58aにおいて、ハンダバンプ64とは反対側の面に設けられている。パッド領域58aが比較的広いので、凸部62も大きく形成することができる。もっとも、大きさを考慮しなければ、パッド領域58a以外の位置に凸部62を形成してもよい。この場合には、ハンダバンプ64の直下に応力吸収層69を設けることができるので、熱ストレスの吸収を効果的に行うことができる。なお、凸部62は配線パターン58に一体形成でも、別体形成でもよいことは既に示した前参考例と同様である。
そして、凸部62の表面に、能動面50aとの電気的絶縁を図るためにソルダレジスト66が塗布されている。ソルダレジスト66は、凸部62の表面から多少はみだしてもよい。なお、凸部60、62は、配線パターン58の表面をエッチングして形成される。したがって、接合部としての凸部60を形成するときに、エッチング工程を増やさずに、凸部62を同時に形成することができる。
凸部62及びソルダレジスト66を設けたことで、半導体チップ50の能動面50aと、フレキシブル基板54との間にギャップを形成することができる。言い換えると、凸部62とソルダレジスト66とにギャップ保持材としての機能を持たせている。そして、このギャップにモールド材を注入して、応力吸収層69を設けることができる。また、凸部60と電極52との接合を妨げないように、凸部62及びソルダレジスト66の合計の高さは、凸部60及び電極52の合計の高さとほぼ等しいか、それ以下となっている。
上記半導体装置の製造方法を説明すると、まず、凸部60、62を有する配線パターン58を有するフレキシブル基板54を用意する。凸部60及び62は既に述べたように一体か別体かは問わない。但し、凸部62の方の表面には絶縁処理がなされなければならない。次に、半導体チップ50上にフレキシブル基板54を載置して、凸部60と電極52とをボンディングする。そして、フレキシブル基板54と半導体チップ50との間に、モールド材を注入して応力吸収層69を形成して、半導体装置を得ることができる。なお、ハンダバンプ64の形成時は、電極52と凸部60との接合(ボンディング)時よりも前か、それとも後かは問わない。但し、ボンディング時よりも前にハンダバンプを形成した場合には、同図に示す如く、ボンディングツールはハンダバンプを避けた形状にしなければならない。
本参考例によれば、専用の治具が不要となり、汎用の組立装置にて実装組立工程を行うことができ、製造コストの上昇を抑えることができる。
(第3参考例)
図9A〜図9Cは、第3参考例に係る半導体装置の製造工程を示す図である。
半導体チップ70は、能動面70aに電極72を有する従来通りのものである。フレキシブル基板74は、ベース部76に配線パターン78が設けられてなる。ベース部76には貫通孔80が形成されている。貫通孔80は、外部電極としてのハンダバンプを設けるためのものである。ハンダバンプは、図4及び図8に示すものと同様であるため説明及び図示を省略する。
配線パターン78には、電極72との接合部としての凸部82が形成されている。この凸部82も、エッチングにより形成される。
本参考例において特徴的なことは、フレキシブル基板74に介在層84が設けられていることである。なお、本例ではフレキシブル基板74に介在層84が設けられているが、半導体チップ側に予め介在層84を設けても良い。
この介在層84は、可とう性の接着剤を、フレキシブル基板74の配線パターン78に塗布して設けられる。あるいは、予め介在層84をテープ状に形成してから、配線パターン78に貼り付けてもよい。または、一方の面のみに接着性を有するテープを介在層として用い、このテープの他方の面に蒸着などによって配線パターンを形成してもよい。
介在層84は、ギャップ保持部及び応力吸収層としての機能を果たす。つまり、介在層84がギャップを保持する部材であるとともに、そのまま熱ストレスを吸収する部材となる。応力吸収層としては、可とう性を有する組成でしかも熱可塑性や熱硬化性を有する、例えばポリイミド等であることが好ましい。
また、介在層84は、配線パターン78の凸部82の付近を避けて設けられている。したがって、介在層84が凸部82を覆ってしまうことを避けられる。こうして、凸部82と電極72との間に介在層84が介在することによるボンディング不良を防ぐことができる。
そして、図9Aに示すように、半導体チップ70の能動面70aの上方に、フレキシブル基板74を配置する。詳しくは、電極72の上に、配線パターン78の凸部82が位置するように、フレキシブル基板74を配置する。次に、図9Bに示すように、半導体チップ70上にフレキシブル基板74を載置する。そして、治具86によって、フレキシブル基板74の上から、介在層84を加圧及び加熱する。加圧されることで、介在層84は半導体チップ70の能動面70aに密着する。さらに、介在層84は、熱可塑性であるときには、加熱されることで密着性が向上する。
ここで、治具86は既に周知のように接触面が平坦に形成されたツールを用いても良いが、一方、図9Bに示すように、フレキシブル基板74との接触面が曲面となるように設けても良い。したがって、転がすように治具86を押しつけると、加圧位置が徐々にずれて部分的な加圧が連続的に行われる。これによって、介在層84と能動面70aとの間の空隙が押し出される。そして、空隙がなくなることで、気泡を取り除くことができるとともに、水分が溜まらないようになる。
次に、図9Cに示すように、ボンディングツール88を用いて、凸部82と電極72とをボンディングする。このボンディングツール88としては接合部のみを一括圧着でき、その他の部分は非接触の構造となっている。本例でのボンディングツール88は断面形状が凹形状となっており、同ツール88の凸部分は2辺に設けられている例である。なお、ツールの凸部分はボンディング位置にあわせて設ければ良く、例えば4辺全体に設けられたり、この限りではない。
また、本参考例では、先に、凸部82と電極72とを位置決めして、介在層84が半導体チップ70に接着されているので、ボンディング作業が容易になる。もっとも、ボンディング作業の難易を考慮しなければ、凸部82と電極72とを位置決めして、ボンディングを行ってから、介在層84を半導体チップ70に接着してもよい。
こうして製造された半導体装置によれば、介在層84が応力吸収層としての機能を果たすので、あえて応力緩和層としてのモールド材を注入する必要はない。ただし、接合部の保護を目的として例えば配線パターン78の凸部82付近に積極的にモールド材を注入しても構わない。高価なモールド材の省略により低コスト化を図ることができる。しかも、モールド材を注入しないので、能動面70a上に空隙が生じる可能性が低くなり歩留まりが向上する。
(第4参考例)
図10は、第4参考例に係る半導体装置を説明する図である。同図に示す半導体装置は、図9Cに示す半導体装置の変形例であり、同一の構成には同一符号を付して説明を省略する。
すなわち、図10に示すように、フレキシブル基板74に設けられる介在層184は、外部電極183の真下にのみ設けられている。介在層184は、図9Cに示す介在層84と同様に、接着剤にて構成される。したがって、介在層184は、フレキシブル基板74と能動面70aとの間にギャップを形成して両者を接着する。ただし、介在層184は、図9Cに示すものよりも小さいため、接着力に劣る。
そこで、フレキシブル基板74と能動面70aとの間には、樹脂185が注入されている。樹脂185は、フレキシブル基板74と能動面70aとを接着し、能動面70aを水分から保護するものである。したがって、樹脂185は、応力吸収に必要な性質を備えていなくてもよい。
本参考例によれば、介在層184によって、フレキシブル基板74と能動面70aとが多少なりとも接着されるので、両者の間にギャップを形成して、フレキシブル基板74を半導体チップ70に取り付けることができる。また、樹脂185によって、フレキシブル基板74と能動面70aとが接着されるとともに、能動面70aが水分から保護される。こうして、介在層184を設ける領域を小さくしながらも、十分な応力吸収が可能になる。
そして、図11は、上記実施形態又は参考例を適用して製造された半導体装置110を実装した回路基板100を示す。
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。特に、フレキシブル基板は、フィルムキャリアテープを用いて構成することが好ましい。そして、フィルムキャリアテープに一体的に複数の半導体装置を製造して、取り扱い性を向上させることが好ましい。この場合、TAB(Tape・Automated・Bonding)技術に対応する汎用のILB(Inner・Lead・Bonding)ラインにて、半導体装置の実装組立工程を行うことができる。
なおフィルムキャリアテープを用いる場合には、その製造工程上、フレキシブル基板、特にベース部は半導体チップの能動面よりもやや大きくせざるを得ない場合もある。各フレキシブル基板はフィルムキャリアテープとして一体となっており、最終的には切り離されるが、それまでの間の吊り部が必要となる。この吊り部は通常最後に切り離されるが、切断装置の精度上、一般的に半導体装置の界面にての切断はかなり困難が伴うためである。なお、この場合、半導体チップの全ての方向について大きくしなくても、例えば、4方向のうち、対向する二方向については半導体チップ幅よりも広く形成するが、他の二方向は半導体チップ幅よりも狭く形成し、幅の広く形成した側に吊り部を設けるといったことでもよい。
また、上記実施形態は、いわゆるファン・イン型の半導体装置であるが、これに限定されるものではなく、外部電極を半導体チップの外周側にも設けたファン・イン/アウト型の半導体装置に、本発明を適用してもよい。
さらに、図1〜図9Cは断面図であるため、リードが2方向に配設されている状態が示されているが、実際には複数方向から配線パターンが配置されている。なお、2方向から配線パターンを配置することを妨げない。
また、上記の各種実施形態では、バンプをフレキシブル基板に形成したが、金バンプをチップ側に設ける等、既に周知の各種バンプ形成技術を用いて半導体チップ側にバンプを設けても良い。
Claims (6)
- 半導体チップに重なる領域を有するとともに外部電極の形成される外部電極形成部が前記重なる領域内に形成されたフレキシブル基板を用意する工程と、
前記半導体チップにおける電極を有する面及び前記フレキシブル基板における前記半導体チップの電極を有する前記面に相対向して配置される面の少なくともいずれか一方にギャップ保持部を、前記外部電極形成部の直下を避けて設ける工程と、
それぞれの前記面を対向させて、前記ギャップ保持部を介在させた状態で前記半導体チップと前記フレキシブル基板とを配置する工程と、
前記半導体チップと前記フレキシブル基板とを配置する前記工程の後、前記フレキシブル基板に設けられたリードを曲げて、前記リードの接合部と、前記半導体チップの前記電極とを接合する工程と、
前記半導体チップと前記フレキシブル基板との間であって少なくとも前記外部電極形成部の直下の領域に応力吸収層を形成する工程と、
を含む半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記ギャップ保持部は、樹脂を印刷することによって設けられる半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記ギャップ保持部は、インクジェット方式により樹脂を吐き出させることにより設けられる半導体装置の製造方法。 - 請求項3記載の半導体装置の製造方法において、
前記ギャップ保持部は、前記半導体チップにおける前記電極を有する面にのみ設けられる半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記応力吸収層は、モールド材の注入によって形成される半導体装置の製造方法。 - 請求項2から請求項4のいずれかに記載の半導体装置の製造方法において、
前記樹脂には、熱硬化性又は紫外線硬化性を有する樹脂を用いる半導体装置の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29753096 | 1996-10-17 | ||
PCT/JP1997/003459 WO1998018164A1 (fr) | 1996-10-17 | 1997-09-29 | Dispositif a semi-conducteur, procede de fabrication, plaquette de circuit et substrat souple |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005226563A Division JP4484072B2 (ja) | 1996-10-17 | 2005-08-04 | 半導体装置、回路基板及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3944915B2 true JP3944915B2 (ja) | 2007-07-18 |
Family
ID=17847732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51551398A Expired - Fee Related JP3944915B2 (ja) | 1996-10-17 | 1997-09-29 | 半導体装置の製造方法 |
Country Status (7)
Country | Link |
---|---|
US (2) | US6482673B2 (ja) |
JP (1) | JP3944915B2 (ja) |
KR (2) | KR100616479B1 (ja) |
CN (1) | CN1168137C (ja) |
AU (1) | AU4322097A (ja) |
TW (1) | TW367570B (ja) |
WO (1) | WO1998018164A1 (ja) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3944915B2 (ja) * | 1996-10-17 | 2007-07-18 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JPH11345905A (ja) | 1998-06-02 | 1999-12-14 | Mitsubishi Electric Corp | 半導体装置 |
JP3661444B2 (ja) * | 1998-10-28 | 2005-06-15 | 株式会社ルネサステクノロジ | 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法 |
JP4489221B2 (ja) * | 1999-12-14 | 2010-06-23 | 大日本印刷株式会社 | 転写用配線部材およびその製造方法 |
JP3645511B2 (ja) * | 2001-10-09 | 2005-05-11 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
EP1700161B1 (en) | 2003-12-01 | 2018-01-24 | The Board of Trustees of the University of Illinois | Methods and devices for fabricating three-dimensional nanoscale structures |
JP2005311118A (ja) * | 2004-04-22 | 2005-11-04 | Seiko Epson Corp | 半導体装置及びその製造方法、電気光学装置、並びに電子機器 |
US7521292B2 (en) | 2004-06-04 | 2009-04-21 | The Board Of Trustees Of The University Of Illinois | Stretchable form of single crystal silicon for high performance electronics on rubber substrates |
US7943491B2 (en) | 2004-06-04 | 2011-05-17 | The Board Of Trustees Of The University Of Illinois | Pattern transfer printing by kinetic control of adhesion to an elastomeric stamp |
US7557367B2 (en) | 2004-06-04 | 2009-07-07 | The Board Of Trustees Of The University Of Illinois | Stretchable semiconductor elements and stretchable electrical circuits |
US7799699B2 (en) | 2004-06-04 | 2010-09-21 | The Board Of Trustees Of The University Of Illinois | Printable semiconductor structures and related methods of making and assembling |
US8217381B2 (en) | 2004-06-04 | 2012-07-10 | The Board Of Trustees Of The University Of Illinois | Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics |
US7105918B2 (en) * | 2004-07-29 | 2006-09-12 | Micron Technology, Inc. | Interposer with flexible solder pad elements and methods of manufacturing the same |
DE102004037610B3 (de) * | 2004-08-03 | 2006-03-16 | Infineon Technologies Ag | Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung |
MY152238A (en) * | 2005-06-02 | 2014-09-15 | Univ Illinois | Printable semiconductor structures and related methods of making and assembling |
JP4659634B2 (ja) * | 2006-02-08 | 2011-03-30 | 富士通株式会社 | フリップチップ実装方法 |
EP1991723A2 (en) | 2006-03-03 | 2008-11-19 | The Board Of Trustees Of The University Of Illinois | Methods of making spatially aligned nanotubes and nanotube arrays |
US7759782B2 (en) | 2006-04-07 | 2010-07-20 | Tessera, Inc. | Substrate for a microelectronic package and method of fabricating thereof |
CN102176486B (zh) | 2007-01-17 | 2015-06-24 | 伊利诺伊大学评议会 | 通过基于印刷的组装制造的光学系统 |
US7767497B2 (en) * | 2007-07-12 | 2010-08-03 | Tessera, Inc. | Microelectronic package element and method of fabricating thereof |
EP2963675A1 (en) | 2008-03-05 | 2016-01-06 | The Board of Trustees of The University of Illinois | Stretchable and foldable electronic devices |
US8470701B2 (en) | 2008-04-03 | 2013-06-25 | Advanced Diamond Technologies, Inc. | Printable, flexible and stretchable diamond for thermal management |
US8886334B2 (en) | 2008-10-07 | 2014-11-11 | Mc10, Inc. | Systems, methods, and devices using stretchable or flexible electronics for medical applications |
US8372726B2 (en) | 2008-10-07 | 2013-02-12 | Mc10, Inc. | Methods and applications of non-planar imaging arrays |
US8389862B2 (en) | 2008-10-07 | 2013-03-05 | Mc10, Inc. | Extremely stretchable electronics |
US8097926B2 (en) | 2008-10-07 | 2012-01-17 | Mc10, Inc. | Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy |
US8406004B2 (en) * | 2008-12-09 | 2013-03-26 | Stats Chippac Ltd. | Integrated circuit packaging system and method of manufacture thereof |
US7952176B2 (en) * | 2008-12-09 | 2011-05-31 | Stats Chippac Ltd. | Integrated circuit packaging system and method of manufacture thereof |
KR101870690B1 (ko) | 2009-05-12 | 2018-06-25 | 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 | 변형가능 및 반투과 디스플레이를 위한 초박형, 미세구조 무기발광다이오드의 인쇄 어셈블리 |
WO2011084450A1 (en) | 2009-12-16 | 2011-07-14 | The Board Of Trustees Of The University Of Illinois | Electrophysiology in-vivo using conformal electronics |
US10441185B2 (en) | 2009-12-16 | 2019-10-15 | The Board Of Trustees Of The University Of Illinois | Flexible and stretchable electronic systems for epidermal electronics |
US9936574B2 (en) | 2009-12-16 | 2018-04-03 | The Board Of Trustees Of The University Of Illinois | Waterproof stretchable optoelectronics |
KR101837481B1 (ko) | 2010-03-17 | 2018-03-13 | 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 | 생체흡수성 기판 상 이식가능한 바이오의료 장치 |
US9442285B2 (en) * | 2011-01-14 | 2016-09-13 | The Board Of Trustees Of The University Of Illinois | Optical component array having adjustable curvature |
WO2012158709A1 (en) | 2011-05-16 | 2012-11-22 | The Board Of Trustees Of The University Of Illinois | Thermally managed led arrays assembled by printing |
EP2713863B1 (en) | 2011-06-03 | 2020-01-15 | The Board of Trustees of the University of Illionis | Conformable actively multiplexed high-density surface electrode array for brain interfacing |
CN104472023B (zh) | 2011-12-01 | 2018-03-27 | 伊利诺伊大学评议会 | 经设计以经历可编程转变的瞬态器件 |
KR20150004819A (ko) | 2012-03-30 | 2015-01-13 | 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 | 표면에 상응하는 부속체 장착가능한 전자 장치 |
US9646917B2 (en) | 2014-05-29 | 2017-05-09 | Invensas Corporation | Low CTE component with wire bond interconnects |
US10925543B2 (en) | 2015-11-11 | 2021-02-23 | The Board Of Trustees Of The University Of Illinois | Bioresorbable silicon electronics for transient implants |
US10790328B2 (en) | 2017-11-28 | 2020-09-29 | Asahi Kasei Microdevices Corporation | Semiconductor package and camera module |
JP7282710B2 (ja) * | 2020-03-19 | 2023-05-29 | 株式会社東芝 | 半導体装置の製造方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59219942A (ja) | 1983-05-30 | 1984-12-11 | Nec Corp | チツプキヤリア |
JPS61100940A (ja) | 1984-10-22 | 1986-05-19 | Mitsubishi Electric Corp | 半導体装置 |
JPS644038A (en) | 1987-06-26 | 1989-01-09 | Nec Corp | Mounting structure of integrated circuit |
US5489804A (en) * | 1989-08-28 | 1996-02-06 | Lsi Logic Corporation | Flexible preformed planar structures for interposing between a chip and a substrate |
US5148265A (en) * | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies with fan-in leads |
US5477611A (en) | 1993-09-20 | 1995-12-26 | Tessera, Inc. | Method of forming interface between die and chip carrier |
JP2674536B2 (ja) | 1993-12-16 | 1997-11-12 | 日本電気株式会社 | チップキャリア半導体装置及びその製造方法 |
US5776796A (en) | 1994-05-19 | 1998-07-07 | Tessera, Inc. | Method of encapsulating a semiconductor package |
US5663106A (en) * | 1994-05-19 | 1997-09-02 | Tessera, Inc. | Method of encapsulating die and chip carrier |
US5834339A (en) * | 1996-03-07 | 1998-11-10 | Tessera, Inc. | Methods for providing void-free layers for semiconductor assemblies |
KR0181615B1 (ko) | 1995-01-30 | 1999-04-15 | 모리시다 요이치 | 반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재 |
JP3484554B2 (ja) | 1995-02-28 | 2004-01-06 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置 |
US5777379A (en) * | 1995-08-18 | 1998-07-07 | Tessera, Inc. | Semiconductor assemblies with reinforced peripheral regions |
JP3944915B2 (ja) * | 1996-10-17 | 2007-07-18 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
US5909633A (en) * | 1996-11-29 | 1999-06-01 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing an electronic component |
US6054337A (en) * | 1996-12-13 | 2000-04-25 | Tessera, Inc. | Method of making a compliant multichip package |
US6043109A (en) * | 1999-02-09 | 2000-03-28 | United Microelectronics Corp. | Method of fabricating wafer-level package |
-
1997
- 1997-09-29 JP JP51551398A patent/JP3944915B2/ja not_active Expired - Fee Related
- 1997-09-29 KR KR1020057014789A patent/KR100616479B1/ko not_active IP Right Cessation
- 1997-09-29 CN CNB971914540A patent/CN1168137C/zh not_active Expired - Fee Related
- 1997-09-29 AU AU43220/97A patent/AU4322097A/en not_active Abandoned
- 1997-09-29 WO PCT/JP1997/003459 patent/WO1998018164A1/ja active IP Right Grant
- 1997-09-29 US US09/091,291 patent/US6482673B2/en not_active Expired - Fee Related
- 1997-09-29 KR KR1019980704525A patent/KR100555341B1/ko not_active IP Right Cessation
- 1997-10-04 TW TW086114538A patent/TW367570B/zh not_active IP Right Cessation
-
2002
- 2002-10-02 US US10/261,630 patent/US6727595B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100555341B1 (ko) | 2006-06-21 |
US6482673B2 (en) | 2002-11-19 |
AU4322097A (en) | 1998-05-15 |
US20030027375A1 (en) | 2003-02-06 |
US6727595B2 (en) | 2004-04-27 |
KR20050093865A (ko) | 2005-09-23 |
KR19990072171A (ko) | 1999-09-27 |
US20010019852A1 (en) | 2001-09-06 |
CN1206498A (zh) | 1999-01-27 |
KR100616479B1 (ko) | 2006-08-28 |
WO1998018164A1 (fr) | 1998-04-30 |
CN1168137C (zh) | 2004-09-22 |
TW367570B (en) | 1999-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3944915B2 (ja) | 半導体装置の製造方法 | |
TW200414471A (en) | Semiconductor device and manufacturing method for the same | |
WO1998018162A1 (en) | Film carrier tape and semiconductor device, method for manufacturing them, and circuit board | |
US6589812B2 (en) | Pre-applied adhesion promoter | |
KR20060101385A (ko) | 반도체 장치 및 그 제조 방법 | |
US6483191B2 (en) | Semiconductor device having reinforced coupling between solder balls and substrate | |
US6489668B1 (en) | Semiconductor device and method for manufacturing the same | |
JPS61194732A (ja) | 半導体ペレツトと基板の接合方法 | |
JP4572375B2 (ja) | 半導体装置の製造方法 | |
US20030020145A1 (en) | Semiconductor device having reinforced coupling between solder balls and substrate | |
JP4484072B2 (ja) | 半導体装置、回路基板及び半導体装置の製造方法 | |
JP4085572B2 (ja) | 半導体装置及びその製造方法 | |
KR100574810B1 (ko) | 열 헤드, 열 헤드 장치 및 그 제조 방법 | |
JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
JP3611463B2 (ja) | 電子部品の製造方法 | |
JP3947502B2 (ja) | 異方導電性フィルムからなる封止部材の製造方法 | |
JP4288026B2 (ja) | 装着ツール及びicチップの装着方法 | |
JP3707639B2 (ja) | エリアアレイパッケージ型半導体装置の構造 | |
JP4006900B2 (ja) | 基板及びその接続構造並びに基板の製造方法 | |
JP3457547B2 (ja) | 半導体装置およびその製造方法ならびにフィルムキャリア | |
JP3997685B2 (ja) | 半導体装置およびその製造方法ならびに半導体装置の実装方法 | |
JP2021054066A (ja) | 液体吐出ヘッドとその製造方法 | |
EP0999588A2 (en) | Semiconductor device and method for assembling the same | |
JP2003197814A (ja) | 半導体チップ、半導体装置及びそれらの製造方法 | |
JPH0845976A (ja) | 電子素子パッケージおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050804 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070320 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070402 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140420 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |