CN1206498A - 半导体器件及其制造方法、电路基板和柔软基板 - Google Patents

半导体器件及其制造方法、电路基板和柔软基板 Download PDF

Info

Publication number
CN1206498A
CN1206498A CN97191454A CN97191454A CN1206498A CN 1206498 A CN1206498 A CN 1206498A CN 97191454 A CN97191454 A CN 97191454A CN 97191454 A CN97191454 A CN 97191454A CN 1206498 A CN1206498 A CN 1206498A
Authority
CN
China
Prior art keywords
mentioned
flexible substrate
semiconductor device
semiconductor chip
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97191454A
Other languages
English (en)
Other versions
CN1168137C (zh
Inventor
桥元伸晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1206498A publication Critical patent/CN1206498A/zh
Application granted granted Critical
Publication of CN1168137C publication Critical patent/CN1168137C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

能够保证品质、易于处理且可以批量对柔软基板和半导体芯片的电极进行接合的半导体器件及其制造方法、电路基板和柔软基板。在配置与柔软基板12中的半导体芯片10的电极14之间的接合部分24的面上设置间隙保持构件16,并在已中介有间隙保持构件16的状态下,配置半导体芯片10和柔软基板12,使已设于柔软基板12上的接合部分24与半导体芯片10的电极14进行接合,注入模塑材料设置应力吸收层26。

Description

半导体器件及其制造方法、电路基板和柔软基板
本发明涉及半导体器件及其制造方法、电路基板和柔软基板，特别是涉及把柔软基板配置于半导体芯片的有源面上方的半导体器件及其制造方法、电路基板和柔软基板。
若追求半导体器件的高密度装配，则裸片装配是理想的。但是在裸片的状态下，难于保证品质和进行处理。于是，作为一种使裸片封装化了的器件，而且又是使封装的尺寸接近裸片的尺寸的半导体器件，人们提出了一种在国际公开WO95／08856号公报中所述的半导体器件。
该半导体器件可以如下述这样地制造。就是说，把柔软基板(也叫做基板)配置到半导体芯片的有源面的上方。在该柔软基板上设有用于进行装配的外部电极。其次，边切断已设于柔软基板上的引线边接合到半导体芯片的电极上，再向半导体芯片和柔软基板之间注入胶状的树脂就得到了半导体器件。
倘采用该半导体器件，由于已经封装化，故可以确实地进行检查，此外，由于半导体芯片和柔软基板之间的树脂覆盖半导体器件的有源面，故品质有保证，而且，也容易处理。
但是，倘采用上述技术，必须把引线每次一条条地切断，然后每次一条条地键合(所谓单点键合)。如果想要对引线同时切断并进行连接，则支持柔软基板的物体消失，引线与电极之间的接合位置就会偏离开来。因此，倘用上述公报中所述的技术，则不能采用批量接合全部引线的方式。因而，在量产性这一点上比批量结合(同轴键合)要差。
此外，由于基板自身具有柔软性，所以起因于基板挠曲的诸问题不能解决。例如，在向半导体芯片与该基板之间注入胶状树脂的时候，就极可能发生起因于挠曲的注入的不均匀。此外，由于外部电极位于柔软基板上边，故不能进行绝对的位置固定，特别是在进行与外部基板之间的连接时就存在着产生故障的可能性。
此外，柔软基板虽然可用被配置为把半导体芯片包围起来的专用夹具进行支持，但是，必须重新准备该夹具。
本发明就是解决上述课题的发明，其目的是提供一种品质有保证又容易进行处理，且在制造时的可靠性优良的半导体器件及其制造方法、电路基板和柔软基板。
此外，还提供量产性优良且可以不加改动地利用现有的制造装置的半导体器件及其制造方法、电路基板和柔软基板。
本发明的半导体器件的制造方法，具有下述工序：
准备具有重叠到半导体芯片上的区域且同时在上述重叠区域内已形成了形成外部电极的外部电极形成部分的柔软基板的工序；
在具有上述半导体芯片中的电极的面和上述柔软基板中的与具有上述半导体芯片的电极的上述面相对配置的面的至少任何一方上，设置间隙保持部分的工序；
在使各个上述面相对，中间存在着上述间隙保持部分的状态下配置上述半导体芯片和上述柔软基板，并使设置于上述柔软基板上的接合部分与上述半导体芯片的上述电极进行接合的工序。
倘采用本发明，通过准备上述那样的柔软基板，就处于可以提供与所谓芯片尺寸同等程度的封装的状态下。在该状态下，具有半导体芯片中的电极的面，和柔软基板中的与具有半导体芯片的电极的面相对配置的面，换句话说，柔软基板中与电极之间的接合部分所处一侧的面，被配置为面对面。在至少不论哪一个面上设有间隙保持部分。这样一来，由于在中间存在着间隙保持部分的状态下，对半导体芯片和柔软基板进行配置，所以可以确实地保持两者之间的间隙。因此，就没有必要重新准备用于保持间隙的夹具。此外，在半导体芯片与柔软基板之间的组装工序以后，采用使该两者总是保持恒定间隙的办法，就可以防止两者所引起的意想不到的电短路。此外，由于在中间存在着间隙保持部分的状态下，使柔软基板的接合部分与半导体芯片的电极进行接合，故间隙保持部分在接合时将成为所谓的支持轴，可以进行确实地接合。
此外，在设置上述间隙保持部分的工序中形成的上述间隙保持部分，理想的是设置于除与上述外部电极形成部分对应的区域之外的区域上。换句话说，在与形成外部电极的外部电极形成部分对应的部位上不设置间隙保持部分。这样的话，外部电极自身由于未被间隙保持部分固定，故易于移动，且易于缓和热应力。
此外，在上述接合工序中，从量产性的观点来看，理想的是对上述接合部分和上述电极批量进行接合。还有，虽然柔软基板挠曲的问题在进行批量接合的时候最易于产生，但是由于在已用间隙保持部分保持柔软基板的状态下进行接合，故柔软基板的挠曲问题也可以有效地防止。
还有，还可以包括在上述半导体芯片和上述柔软基板之间形成应力吸收层的工序。
该应力吸收层吸收因半导体芯片与柔软基板之间的热膨胀系数之差所产生的热应力。此外，倘在存在着间隙保持部分的状态下形成吸收层，则可以确实地在保持间隙的状态下形成应力吸收层，可以容易且确实地形成应力吸收层。
此外，特别是当上述应力吸收层至少设于与上述外部电极形成部分对应的区域上时，结果将变成为对缓和应力有效。
上述间隙保持部分，可以采用印刷树脂的办法进行设置。例如，采用用丝网印刷的方法印刷阻焊剂，就可以形成间隙保持部分。在应用印刷方法的情况下，具有可以借用现有的印刷装置，可以用低价格制造的好处。
或者，上述间隙保持部分可以采用墨水喷射方式使之吐出树脂来制造。在这里，所谓喷射方式，是在印刷机中广为应用的一种手法，例如在半导体芯片的检查中向不合格品上打标记时就可以应用。是一种利用喷嘴，向对象物上吹射从该喷嘴射出来的微粒状的树脂的方式。此外，在用喷射方式的情况下，要用那些不会把喷头的眼堵住的材质的树脂。若应用该喷射方式，则许多本身为印刷的前工序的准备工序(例如，墨水、刮浆板、版的设置等)就不再需要，工序比印刷的方法还可以进一步简化。此外，例如，即便是在半导体芯片的有源面一侧形成时由于可以设置间隙保持部分而无须机械性地接触有源面，所以，从保障半导体芯片的有源面观点来看是理想的。
特别是在喷射方式的情况下，上述间隙保持部分理想的是仅仅设置在上述半导体芯片中的具有上述电极的面上。通常，在喷射方式的情况下，要求从喷射头到对象物为止的位置精度。特别是由于半导体芯片是由刚性的基板构成，故具有易于得到位置精度的优点。另外，在采用喷射方式的情况下，例如在表示不合格的半导体芯片的意义下，还可以把加在其表面上的焊盘标志用作打标记的装置，可以借用现有的设备。
上述应力吸收层还可以用模塑材料的注入形成。借助于注入模塑材料，就可以把因使半导体芯片与柔软基板相互重叠而遮住的区域包含在内形成吸收层。采用使树脂确实地进入半导体芯片与和柔软基板之间的办法，半导体芯片的表面与柔软基板之间的间隙就将消失，就可以防止滞留水分，可以防止腐蚀。
作为上述树脂，可以应用热硬化性树脂。或者，作为上述树脂，可以应用紫外线硬化性树脂。
在上述间隙保持部分上，用具有吸收上述半导体芯片与上述柔软基板之间的应力的性质的构件，而且，使上述构件贴紧到上述半导体芯片和上述柔软基板的相对面上的办法，形成应力吸收层。
在这种情况下，上述间隙保持部分可以作为上述应力吸收层，采用使之确实地贴紧到上述半导体芯片和上述柔软基板的相对面的两面上的办法形成。
这样的话，由于结果变成为间隙保持部分兼作应力吸收层，故可以简化工序。
由于模塑材料本身是高价材料，所以如果不要该材料，则将与低价格化连在一起。
上述间隙保持部分是热可塑性的，上述应力层的形成工序还可以含有对上述间隙保持部分加热加压的工序。由于间隙保持部分是热可塑性的，故加热就可以形成应力吸收层。在作为完成品的半导体器件中，间隙保持部分在加热后，将变得易于吸收应力。
在上述加压工序中，理想的是使上述间隙保持部分的加压位置渐渐的偏移，连续地进行部分性地加压。
上述间隙保持部分，理想的是仅仅设置在与具有上述柔软基板中的上述半导体芯片的电极的面面对面地配置的面一侧。
上述设置间隙保持部分的工序，包括在形成设置在上述柔软基板中的上述半导体芯片一侧的面上的布线图形的工序，在上述形成布线图形的工序中，也可以先对所希望部位进行刻蚀，在一个上述布线图形上形成多个凸部。
这样，由于可以在形成布线图形的工序中，形成间隙保持部分，故可以简化工序。
也可以在上述柔软基板中的与上述凸部对应的位置上设贯通孔，在与上述柔软基板的已设有上述布线图形的面相反一侧的面上，通过上述贯通孔设置上述外部电极。
还可以在与作为上述间隙保持部分的上述凸部的至少上述半导体芯片相对的位置上涂敷绝缘树脂。
用以上的方法制造的半导体器件具有：
具有电极的半导体芯片；
柔软基板，在上述半导体芯片上边，被配置为与上述半导体芯片之间留有规定的间隙且重叠的同时，外部电极位于上述已重叠的区域内，与上述外部电极形成部分已电连，具有接合到上述半导体芯片的电极上的接合部分；
间隙保持部分，设于除去与上述外部端子形成部分对应的位置之外的位置上，同时，用于保持上述间隙。
使上述半导体芯片的有源区域位于上述柔软基板的上述已重叠的区域内是理想的。采用做成为这种构造的办法，结果将变成为半导体芯片的有源区域被柔软基板进行保护，可以附加半导体芯片的有源面的保护功能，而无须增加元件个数。
此外，还可以含有位于上述半导体芯片与上述柔软基板之间的应力吸收层。
上述应力吸收层，还可以设于与上述外部端子形成部分对应的位置上。
特别是上述间隙保持部分，也可以用上述柔软基板的布线图形的至少一部分形成。
特别理想的是，在一个上述布线图形上设置多个凸部，上述多个凸部中的至少一个将变成与上述半导体芯片的电极的接合部分，其它的凸部之内的至少一个将变成与上述半导体芯片的电极之间的接合部分。
还可以在上述柔软基板中的与已设有上述布线图形的一侧相反一侧的、与已设有将成为上述间隙保持部分的凸部的位置对应的位置上形成外部电极。
上述间隙部分由树脂构成，且可兼作上述应力吸收层。其中，上述树脂也可以是热可塑性树脂。
还可以把上述半导体器件搭载到电路基板上。就是说，作为已经搭载上上述半导体器件的电路基板，通过上述半导体器件的外部电极形成部分电连上述任何一项中所述的半导体器件。
此外，已形成于上述电极形成部分上的外部电极还可以直接连接到基板的连接部分上。
另一方面，作为在半导体器件中所用的柔软基板是一种具有基底部分、设于上述基底部分一侧的面上的布线图形的柔软基板，
并构成为在一个上述布线图形上一体性地形成多个凸部的同时，与上述基底部分中的已设有上述多个凸部的各个位置对应地形成有贯通孔。
上述多个凸部，由与半导体芯片的电极之间的接合部分和间隙保持部分构成，
理想的是在相当于上述间隙保持部分的上述凸部的表面上设有绝缘膜。
或者，也可以是一种具有接合半导体芯片电极的接合部分的柔软基板，
在具有上述接合部分一侧的上述接合部分之外的位置上，也可以设置由树脂构成的间隙保持部分。上述间隙保持部分，也可以是热可塑性树脂。
图1是实施例1的半导体器件的剖面图；图2是实施例2的半导体器件的剖面图；图3是实施例3的半导体器件的剖面图；图4是实施例4的半导体器件的制造工序的剖面图；图5是实施例5的半导体器件的剖面图；图6A和图6B是实施例6的半导体器件的平面图和剖面图；图7是实施例7的半导体器件的剖面图；图8是实施例8的半导体器件的制造工序的剖面图；图9A～图9C示出了实施例9的半导体器件的制造工序；图10是实施例10的半导体器件的剖面图；图11示出了已装配上用实施例1～实施例10制造的半导体器件的电路基板。
以下，参照附图说明本发明的优选实施例。
实施例1
图1是说明实施例1的半导体器件的剖面图。该半导体器件是柔软基板12把半导体芯片10的表面一侧，即把有源面一侧覆盖起来的器件。因此，封装的平面尺寸成为大体上接近芯片尺寸。
半导体芯片10是在矩形的有源面10a的四边的周边部分上设有多个电极14的外设型的芯片。在该图中，虽然示出电极14的端部与半导体芯片10的端部一致，但是，实际上电极14的端部被配置为从半导体芯片10的端部还往里一些的位置上。但是如该图所示，即便是已经配置有电极的半导体芯片，在做成为封装时也没有问题。还有，本实施例也可以应用到电极仅仅设于有源面的1边、2边或3边的半导体芯片。
在有源面10a上边已配置有间隙保持构件16，间隙保持构件16虽然可用阻焊剂形成，但是也可以用热硬化性或紫外线硬化性的树脂形成。此外，间隙保持构件16在键合时即便是加上外部能量(热、压力等)，只要是具有在键合后保持一定的形状的性质，也可以用别的材料形成，和有无粘接性没什么关系。间隙保持构件16的高度，从使之缓和与要进行装配的基板和半导体芯片10之间的应力的观点看理想的是越高越好。但是，越高则作为半导体器件来看时的外形尺寸当然要变大。此外，有时候对其间隙间还要想些什么办法。例如，为了要保护半导体芯片10的表面或者为了缓和应力，在需要向半导体芯片10与柔软基板12(详情后述)之间注入例如树脂等的情况下，如果以不妨害该注入的程度可以得到某种程度的间隙时，间隙保持构件的高度16理想的是处于10～30μm左右，特别理想的是处于20～30μm左右的范围。
在间隙保持构件16的上边已安装上柔软基板12。由于柔软基板12已经在薄的薄膜状的基底部分(一般厚度约为25～125μm)上形成了约5～35μm的布线图形，故易于因易于弯曲而变成波纹状或者成为卷边。在本实施例中，采用使间隙保持构件16介于半导体芯片10与柔软基板12之间的办法，可以无弯曲地安装柔软基板12。这样一来，边消除柔软基板12的弯曲边在柔软基板12与半导体芯片10之间形成均一的间隙。间隙保持构件16是一种在有源面10a与柔软基板12之间留出规定的间隔，支持柔软基板12的材料。
这一点，如果用国际公开WO95／08856号公报的技术的话，则边进行引线键合边安装柔软基板。在这种情况下，由于没有间隙保持构件，故难于形成均一的间隙，结果是不能消除弯曲地来安装柔软基板12。因此，就会产生不能向柔软基板与半导体芯片之间注入树脂的区域。进而使柔软基板的位置偏离，产生外部端子的位置错位。
在本实施例中，采用中间存在间隙保持构件的办法，就可以把柔软基板12无弯曲地安装到正确的位置上。这样一来，就可以批量进行多个引线20的键合。另外，从消除弯曲这一观点来看，仅仅在柔软基板的产生弯曲的位置上设置间隙保持构件就足够了。
此外，由于间隙保持构件16被设于柔软基板12的中央，故得以容易地进行用于形成应力吸收层26和／或用于进行半导体芯片的有源面保护的模塑材料的注入。或者，如果在柔软基板12的端部设置间隙保持构件16的话，则可以提高消除柔软基板12的弯曲的效果。这样一来，如果在柔软基板12与半导体芯片的有源面10a之间形成间隙的话，就将不限定间隙保持构件16的位置。然而，如果考虑应力缓和，则理想的是避免使间隙保持构件16位于外部电极22的正下边。这样，就可以使应力吸收层26形成在外部电极22的正下边，可以有效地进行热应力的吸收。为了使应力吸收层26形成得宽，理想的是在尽可能少的区域上设置间隙保持构件16。另外，设置间隙保持构件16的区域由柔软基板12的弯曲度等决定。例如，在有的情况下，在柔软基板12薄而且易于弯曲的时候，仅仅除外部电极22的正下边，在除此之外的半导体芯片的有源面整个区域上设置间隙保持构件16。
柔软基板12，在半导体芯片10的装配时，变成为比有源面10a稍小或者同等的形状。此外，柔软基板12由在基底部分13上形成了布线图形18的基板构成，布线图形从基底部分13的外周凸出出来。在布线图形18中，决定把已从基底部分外周突出来的部分叫做引线20。布线图形18上边设置有外部电极22。此外，在布线图形18中，把设置外部电极22的场所叫做外部电极形成部分。在本实施例中，作为外部电极形成部分应用了已确保有比布线图形宽度还宽一些的区域的所谓接合区(land)。在这里，外部电极被设在不超过半导体芯片10的范围即设于半导体芯片的区域内。设于该区域内的该外部电极至少有一个以上，在最多的情况下，全部的外部电极都设于该区域内。在本实施例中，外部电极22用的是球状或膏状的焊锡。此外，外部电极除了仅仅用焊锡之外，有时候也用用于提高其高度精度的构件。例如，也可以用铜、银、金等对焊锡的熔融温度可以维持本来形状的导电性构件，换句话说，也可以用具有超过焊锡的熔融温度的高熔融温度的构件。在这种情况下，为了进行与外部基板之间的接合，或者是把构件做成为球状，把其外周用焊锡覆盖起来，或者在进行装配的一侧的外部基板上预先涂上焊锡。
引线20已经弯曲，该引线的顶端一侧作为变成为与半导体芯片10的电极相对的状态的接合部分24来使用。就是说，接合部分24已接合到半导体芯片10的电极14上。
这样一来，在柔软基板12与半导体芯片10之间，就形成了应力吸收层26。应力吸收层26可以借助于模塑材料的注入形成。因此，由于可以把半导体芯片10的有源面10a的表面覆盖起来形成应力吸收层26，故会对有源面10a进行保护。因而，可以防止腐蚀。此外，应力吸收层26具有电气绝缘性，可以防止半导体芯片10的有源面10a和外部之间的电气导通。此外，应力吸收层26具有热可塑性。因此，应力吸收层26可以吸收柔软基板12和半导体芯片10之间的因热膨胀系数之差产生的热应力。
在本实施例中，由于个别地形成间隙保持部分16和应力吸收层26，所以，可以分别应用最佳材料。
在间隙内在间隙保持构件16的占有面积变大的时候，采用使间隙保持构件16具有可挠性的办法，用应力吸收层26和几何效果进一步增加可靠性。
此外，在该图中，虽然从半导体芯片10一侧来看使半导体芯片10和基底部分13相对，成为半导体芯片10、基底部分13、布线图形18的构造，但是，如本例所示，如果设置具有叫做间隙保持部分或应力吸收层的电气绝缘特性的构件，则可以反向配置基底部分和布线图形，就是说可以设置为使半导体芯片10和布线图形相对。另外，在这种情况下，必须在基底部分设置贯通孔，使布线图形和外部电极22电气导通。
其次，说明上述半导体器件的制造方法。首先，制备设置了布线图形18、引线20和外部电极22的柔软基板12。另外，在该进行制备的阶段就必须已经形成布线图形18和引线20，但是，外部电极22并不一定非要在该阶段先设置好不可。外部电极22，即便是在更往后的工序，例如柔软基板和半导体芯片接合之后再设置也没关系。在这里，引线20可以是从布线图形18笔直地延伸的状态而不是图1所示的那样的已经弯曲的状态。此外，理想的是在布线图形18上边，在设置外部电极22以外的区域上，先涂上阻焊剂，以取得与外部之间的电气绝缘。此外，该柔软基板12在已组装成半导体器件时，被形成为在半导体器件的上方具有重叠区域。特别是要使柔软基板的基底部分位于将要重叠的区域上。在将要重叠的区域的基底部分上边，还形成有要形成外部电极的外部电极形成部分。采用形成为这种形态的办法，结果就变成为可以在半导体芯片的区域内形成外部电极，变成为满足所谓芯片尺寸／规模封装的基准的形态。
在柔软基板12上设置间隙保持构件(间隙保持部分)16。详细地说，把间隙保持构件16设置到柔软基板中具有半导体芯片的电极14的面相对的面，在该图中在与形成柔软基板12中的布线图形18的面相反一侧的面上。换句话说，间隙保持构件16被设置在与引线20中的电极14之间的接合部分24的接合面所处一侧的面上。间隙保持构件16的形成，可以借助于丝网印刷方式涂敷和吐出树脂来进行。或者间隙保持也可以用粘贴来设置。树脂可以用阻焊剂或热硬化性或者紫外线硬化性的树脂，根据必要进行加热或者紫外线的照射。在用阻焊剂形成间隙保持构件16的时候，在向柔软基板12上涂敷阻焊剂的工序之后，可以进行间隙保持构件16的形成工序。用这种方法，可以使作业圆满。其中，涂到柔软基板12上的阻焊剂，作为引线20的电气和机械性的保护，起着保护膜的作用。
此外，间隙保持构件16也可以设于半导体芯片一侧而不设于柔软基板12一侧，还可以分别设于两侧。在把间隙保持构件16设于半导体芯片一侧的情况下，理想的是应用喷射方式。理由是，如果是喷射方式的话，就可以象印刷方式那样地设置间隙保持构件16而无须直接接触半导体芯片表面。此外，从半导体芯片易于满足位置精度要求这一点来看，理想的是用喷射方式。即，要用喷射方式的话，就有必要正确地设定喷嘴和对象物(在这里是半导体芯片)之间的距离，从这种意义上说对于由刚性的基板构成的半导体芯片是一种恰当的手法。此外，在喷射方式的情况下，对于一般性地不合格的半导体芯片也可以利用进行打标记的打标记装置，采用利用通用的技术和装置的办法，可以降低设备投资，在削减价格上非常有好处。
此外，在形成间隙保持构件16的工序中，间隙保持构件16形成于已除去了与外部电极22对应的区域的位置上。
其次，在半导体芯片10的上边，通过间隙保持构件16载置柔软基板12。接着边使引线20弯曲边把其接合部分24接合到半导体芯片10的电极14上，在这里，在柔软基板12上设置多个引线20，并把全部的引线20批量键合到电极14上。在该键合中，应用通用的装置。还有，对多个的引线进行批量键合的方法，由于是众所周知的，故略去详细的说明。从量产性的观点来看，虽然批量进行键合(所谓，同轴键合)是理想的，但并不一定非要批量进行键合，也可以用单点键合技术。
接着，向半导体芯片10与柔软基板12之间注入模塑材料。详细地说，或者是先在柔软基板12上形成没有画出来的孔，或者是利用相邻引线20之间的缝隙注入模塑材料．模塑材料虽然也可以是胶状的，但是某种程度地固化是理想的。在作为成品的半导体器件中，模塑材料将变成为应力吸收层26。此外，在设置应力吸收层26的情况下，理想的是至少使之位于外部电极22的正下边。
如上所述，倘采用本发明，则用间隙保持构件16就可以在半导体芯片10和柔软基板12之间设置间隙。该间隙用于形成应力吸收层26。这样的话，为了设置间隙，就不需要准备专用的设备。还可以用通用的装置批量键合多个引线20。
如本例所述，在半导体芯片一侧已预先设置了间隙保持构件的情况下，也可以不加改动地用在图1的实施例1中所用的柔软基板12。
实施例2
图2示出了实施例2的半导体器件。示于该图的半导体器件的特征是有间隙保持构件116、117和应力吸收层126。除此以外的构成，与图1的半导体器件相同，故仅赋予相同的标号而略去其说明。
即，在图2中，在柔软基板12的端部设有间隙保持构件117。由于用此来支持柔软基板12的端部，故也可以把设于柔软基板12的中央的间隙保持构件116作得小点。此外，如设最大限度地应用间隙保持构件116，则可以配置的最大区域将变成除了外部电极的正下方的区域之外的整个区域。因此，虽然把间隙保持构件116和117用作为使各个部位都变成为单体，但是例如在配置到最大区域上之类的情况下，也可以使该各个部位变成为一个整体(图中虽然没有画出来，但除一部分之外已连在一起)。就是说，也可以形成为使得在相应的部位，即仅仅在相当于外部电极的正下边的位置上配置孔。
这样一来，就可以在外部电极22的正下边的区域上形成应力吸收层126，可以有效地进行热应力的吸收。在本实施例中，从柔软基板12的端部突出出来的引线20已经弯曲，并已在柔软基板12的端部上设有间隙保持构件117。因此在使引线20弯曲时可以使间隙保持构件117支持其应力，可以良好地进行引线20的键合工序。此外，在加上使之对引线20弯曲之类的外压力的情况下，在基底部分的端部设置间隙保持构件117特别好。但是，即便是不使引线20弯曲，例如对于柔软基板进行键合时，也是在加外压力的情况下先设置好间隙保持构件117能得到更高的可靠性。
图2示出了实施例2的半导体器件，但对于其制造方法几乎是全部都与在实施例1中说明的方法没什么变化。就是说，仅仅是采用增加设置间隙保持构件的区域的间隙保持构件的形成方法上有若干变更。间隙保持构件116、117，批量形成也罢，分割开来形成也罢都没什么问题。既可以连续地(已连起来的状态)形成，也可以形成为断断续续地存在于每一部位上。
实施例3
图3示出了实施例3的半导体器件。示于该图的半导体器件，是图1的半导体器件的变形例，对于同样的构成仅赋予同样的标号而略去其说明。
在图3中，在柔软基板212中的有源面10a一侧的面上已形成了布线图形218。在柔软基板212上已形成了贯通孔212a，通过该贯通孔212a，形成为使得外部电极222从布线图形218向相反一侧突出出来。从柔软基板212的端部引线220已突出出来。引线220用比图1的引线20还平缓的角度进行弯曲并连接到电极14上。
在本实施例中，在柔软基板212与有源面10a之间也设有应力吸收层226，使之吸收热应力。此外，倘采用本实施例，由于在设置应力吸收层226的一侧已形成了布线图形218，所以可以用吸收层226保护布线图形218。因此，可以略去布线图形218的保护膜的形成。此外，设置间隙保持构件的位置，也可以与其他的实施例中所说明的任何一个相对应。
对于本制造方法来说，几乎全部都与实施例1所说明的方法没什么不同。该制造方法中的与实施例1的不同之处，是柔软基板要准备若干形状不同的基板这一点，和把与柔软基板的半导体芯片相对的面配置为与图1的方向相反这一点。
实施例4
图4是实施例4的半导体器件制造工序的剖面图。在本实施例中所用的半导体芯片30是与图1的半导体器件10相同的芯片，具有电极32。在本实施例中，已经预先在半导体芯片30的有源面30a上设置了间隙保持构件34。就是说，用丝网印刷或喷射方式涂敷或吐出树脂，在与柔软基板的引线220进行连接之前，在半导体芯片30上先设定好芯片保持构件34。
接着，通过间隙保持构件34，把柔软基板36载置到半导体芯片30上边，借助于模塑材料的注入形成吸收层(未画出来)，制造半导体器件。
在这里，柔软基板36的构成为：在基底部分37中的半导体芯片30一侧的面上已设置上布线图形38。在布线图形38上，还设置有作为外部电极的焊锡突出电极40。焊锡突出电极40从已形成于基底部分37上的贯通孔36a向基底部分37中的半导体芯片30一侧的面的相反的面突出。此外，焊锡突出电极40，并不是说非要在这一步骤设置不可，也可以在从此往后的工序，例如凸部42和电极32之间的接合结束之后进行。布线图形38，在与半导体芯片30的电极32对应的位置上已形成了凸部42。该凸部42用刻蚀布线图形38的办法形成。但是，凸部形成法并不拘泥于刻蚀法，除刻蚀法以外，还可以用例如复制法形成突出电极，或者也可用各种周知的方法形成。该凸部42，作为接合部分，被接合到半导体芯片30的电极32上。这时，如该图所示，柔软基板，特别是布线图形，无弯曲地几乎被配置到一条直线上。因此，由于裂纹等难于进入，故可以提高可靠性而和加在布线图形38上的外部应力无关。
这样一来，间隙保持构件34的高度，变成为与凸部42和电极32的高度的总和大体上相同，或比之还低，使得不妨害凸部42与电极32的接合。此外，凸部也可不设于布线图形38一侧，在这种情况下，也可以采用在半导体芯片30的电极32上形成突出电极的办法，进行对应。
倘采用本实施例，则布线图形38已设于基底部分37中的半导体芯片30一侧的面上。换句话说，在基底部分37和半导体芯片30之间设有布线图形38。因此，即便不用阻焊剂等覆盖布线图形38也可以用由间隙保持构件34和模塑材料(树脂)构成的应力吸收层(没画出来)进行电气绝缘。
此外，在本实施例中，可直接把间隙保持构件34设于半导体芯片30上。如上所述，由于间隙保持构件34用印刷等设置，故将贴紧到有源面30a上。因此，在有源面30a和间隙保持构件34之间不能形成缝隙。这样一来，当用应力层覆盖有源面30a时，有源面30a的电极32以外的区域全部被树脂覆盖，积存水的区域消失，将改善对湿度的可靠性。
作为本实施例的变形例，也可以在柔软基板36上预先设置好间隙保持构件34。在这种情况下，用在将形成于柔软基板36上的布线图形38上形成保护膜的工序，例如可以用印刷阻焊剂的工序用阻焊剂形成间隙保持构件34。特别是由于本实施例的柔软基板36在半导体芯片30的有源面30a一侧形成布线图形38，所以，仅仅在布线图形38的保护膜上形成凸部，就可以形成间隙保持构件34。
此外，在象本例这样，在半导体芯片一侧预先设置好间隙保持构件的情况下，也可以用图1的实施例1中所用的柔软基板12，就是说也可以保持原样不变地用布线图形位于外侧的基板。
实施例5
图5示出了实施例5的半导体器件。示于该图的半导体器件，与用图4的工序制造的半导体器件仅间隙保持构件的位置不同，除此之外为同一构成，故赋予同一标号而略去其说明。
就是说，在图5中，间隙保持构件134被设置在已避开了焊锡突出电极的正下边的位置。具体地说，靠近柔软基板36的端部设置。这样一来，就可以在焊锡突出电极40的正下边来设置应力吸收层135。于是，就可以在焊锡突出电极40的正下边吸收已加到焊锡突出电极40上的热应力。
实施例6
图6A是实施例6的半导体器件的平面图，图6B是图6A的B-B线的剖面图。
在该半导体器件中，在半导体芯片300的中央，孤立地设有多个电极302。此外，在柔软基板310上，在半导体芯片300的有源面300a一侧已形成了布线图形312。在布线图形312上，形成有将接合到电极302上的凸部314，同时，还通过已形成在柔软基板310上的贯通孔310a形成了外部电极320。
在本实施例中也通过间隙保持构件330在柔软基板310和有源面300a之间设有应力吸收层340。详细地说，由于间隙保持构件330被设置为避开了外部电极320的正下边，故可以在外部电极320的正下边形成吸收层。这样一来，就可以有效地吸收热应力。
还有，对用多数行且多数列对电极进行排列的所谓阵列型的半导体芯片，也可以与本实施例同样地应用本发明。
实施例7
图7示出了实施例7的半导体器件。在示于该图的半导体器件300上，与示于图6A和图6B的芯片一样，在有源面300a上孤立地设有多个电极302。此外，在图7的柔软基板350上在与有源面300a相反一侧已形成了布线图形352，在布线图形352上边已形成了外部电极354。此外，在柔软基板350上，在电极302的附近，形成有孔350a，变成为使得引线356突出到该孔350a的内侧。该引线356在弯曲形成后键合到电极302上。
在本实施例中，也通过间隙保持构件360，在柔软基板350和有源面300a之间设有应力吸收层370。详细地说，由于间隙保持构件360被设置为避开了外部电极354的正下边，故可以在外部电极354的正下边形成吸收层。这样一来，就可以有效地吸收热应力。此外，理想的是为了提高键合性，如图2所示，在孔350a一侧直到其端部为止配置间隙保持构件360。
实施例8
图8是实施例8的半导体器件的制造工序的剖面图。在该图中，作为成品的半导体器件具有半导体芯片50、柔软基板54和应力吸收层69。半导体芯片50与图1的半导体芯片相同，具有电极52。
柔软基板54具有基底部分56，设于其上的布线图形58。在布线图形58上，与图4的实施例一样，已设置有焊锡突出电极64。此外，为了设置该焊锡突出电极64，在基底部分上设有开口部分形成了原样不变地利用布线的焊盘区域58a，该焊盘区域58a为了设置外部电极，一般的说形成为使得要比图形宽度还宽。布线图形58，与实施例4相同，设于柔软基板54的背面一侧，所以变成为使得进行保护而在外部不露出来。
在布线图形58上，已形成了多个凸部60、62。凸部60作为与半导体器件50的电极52之间的接合部分使用。具体地说，向在基底部分56上形成的工具孔56a中插入键合工具68，批量进行全部的凸部60和电极52之间的键合。这时，如该图所示，柔软基板54，特别是布线图形58，无弯曲地几乎被配置到一条直线上。因此，由于裂纹等难于进入，故可以提高可靠性而和加在布线图形38上的外部应力无关。
凸部62，在布线图形58的焊盘区域58a中，被设在与焊锡突出电极64相反一侧的面上。由于焊盘区域58a比较宽，所以凸部62也可以形成得大。当然，如果不考虑大小，也可以在焊盘区域58a以外的位置上形成凸部62。在这种情况下，由于可以把应力吸收层69设在焊锡突出电极64的正下边，故可以有效地进行热应力的吸收。此外，凸部62既可以一体性地形成于布线图形58上，也可以单独地形成这种情况，与已说明的前实施例是一样的。
接着，向凸部62的表面上涂敷用于求得和有源面电绝缘的阻焊剂66。阻焊剂66也可以多少从凸部62的表面上吐出来。此外，凸部60、62用对布线图形58的表面进行刻蚀的办法形成。因此，在形成作为接合部分的凸部60的时候，可以不增加刻蚀工序地同时形成凸部62。
采用设置凸部62和阻焊剂66的办法，可以在半导体芯片50的有源面50a和柔软基板54之间形成间隙。换句话说，使凸部62和阻焊剂66具有作为间隙保持构件的功能。这样一来，就可以向该间隙中注入模塑材料，设置应力吸收层69。此外，凸部62和阻焊剂66的总和的高度，变成为与凸部60和电极52的高度的总和大体上相同，或比之还低，使得不妨害凸部60与电极52的接合。
在说明上述半导体器件的制造方法时，首先，准备具有凸部60、62的布线图形58的柔软基板54。凸部60和62就象已经说过的那样，不用计较是一体还是单独的形态。但是，在凸部62的表面上必须进行绝缘处理。其次，把柔软基板54载置到半导体芯片50上边后，进行凸部60和电极52的键合。接着，向柔软基板54和半导体芯片50之间注入模塑材料形成应力吸收层后，就可以得到半导体器件。此外，在焊锡突出电极64的形成时，不用计较是在电极52和凸部60之间的接合(键合)时之前还是之后。但是，在键合之前就形成了焊锡突出电极的情况下，如该图所示，键合工具必须做成为已经避开了焊锡突出电极的形状。
倘采用本实施例，则变成为不需要专用的夹具，可以用通用的组装装置进行装配工序，可以抑制制造价格的上升。
实施例9
图9A～图9C示出了实施例9的半导体器件的制造工序。
半导体芯片70是在有源面70a上有电极72的现有样子的芯片。柔软基板74的构成为在基底部分76上设有布线图形78。基底部分76上已形成了贯通孔80。贯通孔80是用于设置作为外部电极的突出电极的孔。焊锡突出电极与示于图4和图8的突出电极相同，故略去其说明。
在布线78上，已形成了作为与电极72之间的接合部分的凸部82。该凸部82也是用刻蚀技术形成。
在本实施例中，作为特征性的事项是在柔软基板74上已设有中介层84，但是，也可以在半导体器件一侧预先设置好中介层84。
该中介层84可用往柔软基板74的布线图形78上涂可挠性的粘接剂的办法设置。或者，也可以预先把中介层84形成为带状之后，再粘贴到布线图形78上。或者，也可以把仅仅在一面上具有粘接性的带子用作中介层，在该带子的另一面上用蒸发等形成布线图形。
中介层84起着作为间隙保持部分和应力吸收层的作用。即，中介层84在是间隙保持构件的同时，还将原样不变地变成为吸收热应力的构件。作为应力吸收层，理想的是其组成具有可挠性，而且具有热可塑性和硬化性的例如聚酰亚胺等。
此外，中介层84被设置在避开布线图形78的凸部82的附近。因此，可以避免中介层84把凸部82覆盖起来。这样一来，就可以防止因在凸部82和电极72之间存在着中介层84而引起的键合不良。
接着，如图9A所示，在半导体芯片70的有源面70a的上方配置柔软基板74。详细说来，配置柔软基板74，使得布线图形78的凸部82位于电极72的上边。其次，如图9B所示，把柔软基板74载置到半导体芯片70上边。接下来，用夹具86，从柔性基板74的上边对中介层84加压加热。采用加压的办法，使中介层84贴紧到半导体芯片70的有源面70a上。再有，中介层84在是热可塑性的时候，采用进行加热的办法会提高贴紧性。
在这里，夹具86，如众所周知的那样，虽然也可以用已平坦地形成了接触面的工具，但是另一方面，如图9B所示，也可以设置为使得与柔软基板74之间的接触面变成为曲面。因此，当压住夹具86使之滚动时，加压位置将慢慢偏离开来连续地进行部分性的加压。这样一来，就可以压出中介层84和有源面70a之间的空隙。接着采用使空隙消失的办法，就可以在去掉气泡的同时，还使得不积存水分。
其次，如图9C所示，用键合工具88对凸部82和电极72进行键合。作为该键合工具88，可以批量仅仅压焊接合部分，其它的部分则变成为非接触的构造。本实施例中的键合工具88，是剖面形状已变成为凹状，该工具88的凸部已设于2个边上的例子。此外，工具的凸部只要和键合位置一致起来设置就行，例如设于全部4个边上等等，并不受上述限制。
此外，在本实施例中，由于要先对凸部82和电极72定位后，再把中介层84接合到半导体芯片70上，所以，易于进行键合作业。当然，如果不考虑作业的难易，则也可以在对凸部82和电极72定位，并进行了键合之后，再把中介层84接合到半导体芯片70上。
倘采用这样制造的半导体器件，由于中介层84起着作为应力吸收层的作用，所以不再需要作为应力缓和层的模塑材料的注入。但是，以接合部分的保护为目的，积极地向例如布线图形78的凸部的附近注入模塑材料也不要紧。通过节省高价的模塑材料可以求得低价格化。而且，由于不注入模塑材料，还降低了在有源面70a上产生空隙的可能性，从而将提成品率。
实施例10
图10是实施例10的半导体器件的说明图。示于该图的半导体器件是图9C的半导体器件的变形例，对于同一构成仅赋予同一标号而略去其说明。
就是说，如图10所示，设于柔软基板74上的中介层184仅仅设于外部电极183的正下边。中介层184与图9C的中介层一样用粘接剂构成。因此，中介层184在柔软基板74和有源面70a之间形成了间隙后把两者接合起来。但是，中介层184由于比图9的中介层小，故粘接力差。
于是，在柔软基板74与有源面70a之间注入了树脂185。树脂185对柔软基板74和有源面70a进行粘接保护有源面免受水分影响。因此，树脂185即使不具备吸收应力所需要的性质也没关系。
倘采用本实施例，由于用中介层184多少对柔软基板74和有源面70a进行粘接，故可以在两者之间形成间隙，把柔软基板74安装到半导体芯片70上。此外，用树脂185粘接柔软基板74和有源面70a的同时，还保护有源面不受水分影响。这样一来，尽管设置中介层的区域减小了，但仍有足够的应力吸收能力。
图11示出了已装配上用上述实施例1～10制造的半导体器件110的电路基板100。
本发明可以有种种的变形而不限于上述实施例。特别理想的是用薄膜载带构成柔软基板。而在薄膜载带上一体性地制造多个半导体器件，提高处理性是理想的。在这种情况下，可以用与TAB(Tape-Automated-Bonding，载带自动键合)技术对应的通用的ILB(Inner-Lead-Bonding，内引线键合)生产线进行半导体器件的装配组装工序。
还有，在应用薄膜载带的情况下，有时候在其制造上不得不把柔软基板，特别是基底部分作得比半导体芯片的有源面稍大一点。虽然各个柔软基板作为薄膜载带已变成为一个整体，最终进行切开，但是在此之前需要悬挂部分。这是因为虽然该悬挂部分通常在最后要切掉，但是在切断装置的精度上一般说在半导器件的界面上的切断伴有相当大的困难。此外，在这种情况下，即便是对半导体芯片的所有的方向都已变大，也可以例如在4个方向之内，对相对的2个方向形成得比半导体芯片的宽度还宽，但其它的2个方向形成的比半导体芯片的宽度还窄，并在宽度形成的宽的一侧设置悬挂部分。此外，上述实施例虽然是所谓的扇入型的半导体器件，但是，并不受限于此，也可以把本发明应用到在半导体芯片的外周一侧设置了外部电极的扇出型的半导体器件中去。
再有，由于图1～图9C是剖面图，因此虽然示出的是把引线配置在2个方向上的状态，但是，实际上已从多个方向上配置了布线图形。还有，不妨碍从2个方向配置布线图形。
此外，在上述各种实施例中，虽然已在柔软基板上形成了突出电极，但是，也可以用在芯片一侧设置金突出电极等已知的各种突出电极形成技术，在半导体芯片一侧设置突出电极。

Claims (31)

1、一种半导体器件的制造方法，具备有下述工序：
准备具有重叠到半导体芯片上的区域且同时在上述重叠区域内已形成了用来形成外部电极的外部电极形成部分的柔软基板的工序；
在上述半导体芯片中的具有电极的面和上述柔软基板中的与上述半导体芯片的具有电极的上述面相对配置的面的至少任何一方上，设有间隙保持部分的工序；
在使各个上述面相对，中间存在着上述间隙保持部分的状态下，配置上述半导体芯片和上述柔软基板，并使设置于上述柔软基板上的接合部分与上述半导体芯片的上述电极进行接合的工序。
2、权利要求1所述的半导体器件的制造方法，其特征是：在设置上述间隙保持部分的工序中形成的上述间隙保持部分，设置于与上述外部电极形成部分对应的区域之外的区域上。
3、权利要求1或2所述的半导体器件的制造方法，其特征是：还包括在上述半导体芯片和上述柔软基板之间形成应力吸收层的工序。
4、权利要求3所述的半导体器件的制造方法，其特征是：上述应力吸收层至少设于与上述外部电极形成部分对应的区域上。
5、权利要求1所述的半导体器件的制造方法，其特征是：上述间隙保持部分，可以采用印刷树脂的办法进行设置。
6、权利要求1所述的半导体器件的制造方法，其特征是：上述间隙保持部分通过用喷墨方式使之吐出树脂来制造。
7、权利要求6所述的半导体器件的制造方法，其特征是：上述间隙保持部分仅仅设置在上述半导体芯片中的具有上述电极的面上。
8、权利要求3所述的半导体器件的制造方法，其特征是：上述应力吸收层用注入模塑材料形成。
9、权利要求5到7中的任何一项所述的半导体器件的制造方法，其特征是：上述树脂使用具有热硬化性或紫外线硬化性的树脂。
10、权利要求1所述的半导体器件的制造方法，其特征是：在上述间隙保持部分上，用具有吸收上述半导体芯片与上述柔软基板之间的应力性质的构件，而且，使上述构件贴紧到上述半导体芯片和上述柔软基板的相对面上的办法，形成应力吸收层。
11、权利要求10所述的半导体器件的制造方法，其特征是：
上述间隙保持部分是热可塑性的，
上述应力吸收层的形成工序含有对上述间隙保持部分加热加压的工序。
12、权利要求11所述的半导体器件的制造方法，其特征是：在上述加压工序中，使上述间隙保持部分的加压位置渐渐偏移，连续地进行部分性地加压。
13、权利要求1所述的半导体器件的制造方法，其特征是：上述间隙保持部分，仅仅设置在与上述柔软基板中的具有上述半导体芯片的电极的面相对配置的面一侧。
14、权利要求13所述的半导体器件的制造方法，其特征是：
上述设置间隙保持部分的工序，包括形成设置在上述柔软基板中上述半导体芯片一侧面上的布线图形的工序，
在上述形成布线图形的工序中，先对所希望部位进行刻蚀，在一个上述布线图形上形成多个凸部。
15、权利要求14所述的半导体器件的制造方法，其特征是：在上述柔软基板中的与上述凸部对应的位置上设贯通孔，在与上述柔软基板的设有上述布线图形的面相反一侧的面上，通过上述贯通孔设置上述外部电极。
16、权利要求15所述的半导体器件的制造方法，其特征是：含有在作为上述间隙保持部分的上述凸部的至少与上述半导体芯片相对的位置上涂敷绝缘树脂的工序。
17、一种半导体器件，具有：
具有电极的半导体芯片；
柔软基板，配置在上述半导体芯片上边，与上述半导体芯片之间留有规定的间隙且重叠，同时，外部电极形成部分位于上述已重叠的区域内，该柔软基板具有与上述外部电极形成部分已电连的接合到上述半导体芯片的电极上的接合部分；
间隙保持部分，设于与上述外部端子形成部分对应的位置之外的位置上，同时，用于保持上述间隙。
18、权利要求17所述的半导体器件，其特征是：上述半导体芯片的有源区域位于上述柔软基板的上述重叠的区域内。
19、权利要求17所述的半导体器件，其特征是：含有位于上述半导体芯片与上述柔软基板之间的应力吸收层。
20、权利要求19所述的半导体器件，其特征是：上述应力吸收层设于与上述外部端子形成部分对应的位置上。
21、权利要求17所述的半导体器件，其特征是：上述间隙保持部分用上述柔软基板的布线图形的至少一部分形成。
22、权利要求21所述的半导体器件，其特征是：在一个上述布线图形上设置多个凸部，上述多个凸部中的至少一个将成为上述间隙保持部分，其它凸部中的至少一个将成为与上述半导体芯片的电极之间的接合部分。
23、权利要求22所述的半导体器件，其特征是：在上述柔软基板中的与设有上述布线图形一侧相反的一侧上、与已设有将成为上述间隙保持部分的凸部的位置对应的位置上形成外部电极。
24、权利要求17所述的半导体器件，其特征是：上述间隙保持部分由树脂构成，且兼作上述应力吸收层。
25、权利要求24所述的半导体器件，其特征是：上述树脂由热可塑性树脂构成。
26、一种电路基板，采用通过上述半导体器件的外部电极形成部分与权利要求17到25中的任何一项所述的半导体器件电连的办法搭载半导体器件。
27、权利要求26所述的电路基板，其特征是：
具有与上述半导体器件之间的连接部分，
采用把已形成于上述半导体器件的上述外部电极形成部分上的外部电极直接连接到上述连接部分上的办法，搭载上述半导体器件。
28、一种具有基底部分和设于上述基底部分的一面上的布线图形的柔软基板，其中，
在一个上述布线图形上一体性地形成多个凸部的同时，与上述基底部分中的已设有上述多个凸部的各个位置对应地形成有贯通孔。
29、权利要求28所述的电路基板，其特征是：上述多个凸部，由与半导体芯片的电极之间的接合部分和间隙保持部分构成，
在相当于上述间隙保持部分的上述凸部的表面上设有绝缘膜。
30、一种具有将接合到半导体芯片的电极上的接合部分的柔软基板，其中，在具有上述接合部分一侧的上述接合部分之外的位置上，已设置了由树脂构成的间隙保持部分。
31、权利要求30所述的柔软基板，其特征是：上述间隙保持部分由热可塑性树脂构成。
CNB971914540A 1996-10-17 1997-09-29 半导体器件及其制造方法、电路基板和柔软基板 Expired - Fee Related CN1168137C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP29753096 1996-10-17
JP297530/96 1996-10-17
JP297530/1996 1996-10-17

Publications (2)

Publication Number Publication Date
CN1206498A true CN1206498A (zh) 1999-01-27
CN1168137C CN1168137C (zh) 2004-09-22

Family

ID=17847732

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971914540A Expired - Fee Related CN1168137C (zh) 1996-10-17 1997-09-29 半导体器件及其制造方法、电路基板和柔软基板

Country Status (7)

Country Link
US (2) US6482673B2 (zh)
JP (1) JP3944915B2 (zh)
KR (2) KR100616479B1 (zh)
CN (1) CN1168137C (zh)
AU (1) AU4322097A (zh)
TW (1) TW367570B (zh)
WO (1) WO1998018164A1 (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6482673B2 (en) * 1996-10-17 2002-11-19 Seiko Epson Corporation Semiconductor device, method of making the same, circuit board, flexible substrate, and method of making substrate
JPH11345905A (ja) 1998-06-02 1999-12-14 Mitsubishi Electric Corp 半導体装置
JP3661444B2 (ja) * 1998-10-28 2005-06-15 株式会社ルネサステクノロジ 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
JP4489221B2 (ja) * 1999-12-14 2010-06-23 大日本印刷株式会社 転写用配線部材およびその製造方法
JP3645511B2 (ja) * 2001-10-09 2005-05-11 株式会社ルネサステクノロジ 半導体装置の製造方法
CN1890603B (zh) 2003-12-01 2011-07-13 伊利诺伊大学评议会 用于制造三维纳米级结构的方法和装置
JP2005311118A (ja) * 2004-04-22 2005-11-04 Seiko Epson Corp 半導体装置及びその製造方法、電気光学装置、並びに電子機器
US7799699B2 (en) 2004-06-04 2010-09-21 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
US7943491B2 (en) 2004-06-04 2011-05-17 The Board Of Trustees Of The University Of Illinois Pattern transfer printing by kinetic control of adhesion to an elastomeric stamp
US8217381B2 (en) 2004-06-04 2012-07-10 The Board Of Trustees Of The University Of Illinois Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
KR101429098B1 (ko) 2004-06-04 2014-09-22 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 인쇄가능한 반도체소자들의 제조 및 조립방법과 장치
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
US7105918B2 (en) * 2004-07-29 2006-09-12 Micron Technology, Inc. Interposer with flexible solder pad elements and methods of manufacturing the same
DE102004037610B3 (de) * 2004-08-03 2006-03-16 Infineon Technologies Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
TWI427802B (zh) * 2005-06-02 2014-02-21 Univ Illinois 可印刷半導體結構及製造和組合之相關方法
JP4659634B2 (ja) * 2006-02-08 2011-03-30 富士通株式会社 フリップチップ実装方法
JP2009528254A (ja) 2006-03-03 2009-08-06 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ 空間的に配列したナノチューブ及びナノチューブアレイの作製方法
US7759782B2 (en) * 2006-04-07 2010-07-20 Tessera, Inc. Substrate for a microelectronic package and method of fabricating thereof
WO2008143635A1 (en) 2007-01-17 2008-11-27 The Board Of Trustees Of The University Of Illinois Optical systems fabricated by printing-based assembly
US7767497B2 (en) * 2007-07-12 2010-08-03 Tessera, Inc. Microelectronic package element and method of fabricating thereof
JP5743553B2 (ja) 2008-03-05 2015-07-01 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ 伸張可能及び折畳み可能な電子デバイス
US8470701B2 (en) 2008-04-03 2013-06-25 Advanced Diamond Technologies, Inc. Printable, flexible and stretchable diamond for thermal management
US8372726B2 (en) 2008-10-07 2013-02-12 Mc10, Inc. Methods and applications of non-planar imaging arrays
US8886334B2 (en) 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
US8406004B2 (en) * 2008-12-09 2013-03-26 Stats Chippac Ltd. Integrated circuit packaging system and method of manufacture thereof
US7952176B2 (en) * 2008-12-09 2011-05-31 Stats Chippac Ltd. Integrated circuit packaging system and method of manufacture thereof
US8865489B2 (en) 2009-05-12 2014-10-21 The Board Of Trustees Of The University Of Illinois Printed assemblies of ultrathin, microscale inorganic light emitting diodes for deformable and semitransparent displays
US9936574B2 (en) 2009-12-16 2018-04-03 The Board Of Trustees Of The University Of Illinois Waterproof stretchable optoelectronics
EP2513953B1 (en) 2009-12-16 2017-10-18 The Board of Trustees of the University of Illionis Electrophysiology using conformal electronics
US10441185B2 (en) 2009-12-16 2019-10-15 The Board Of Trustees Of The University Of Illinois Flexible and stretchable electronic systems for epidermal electronics
EP2547258B1 (en) 2010-03-17 2015-08-05 The Board of Trustees of the University of Illionis Implantable biomedical devices on bioresorbable substrates
US9442285B2 (en) * 2011-01-14 2016-09-13 The Board Of Trustees Of The University Of Illinois Optical component array having adjustable curvature
US9765934B2 (en) 2011-05-16 2017-09-19 The Board Of Trustees Of The University Of Illinois Thermally managed LED arrays assembled by printing
WO2012167096A2 (en) 2011-06-03 2012-12-06 The Board Of Trustees Of The University Of Illinois Conformable actively multiplexed high-density surface electrode array for brain interfacing
KR101979354B1 (ko) 2011-12-01 2019-08-29 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 프로그램 변형을 실행하도록 설계된 과도 장치
CN105283122B (zh) 2012-03-30 2020-02-18 伊利诺伊大学评议会 可共形于表面的可安装于附肢的电子器件
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US10925543B2 (en) 2015-11-11 2021-02-23 The Board Of Trustees Of The University Of Illinois Bioresorbable silicon electronics for transient implants
US10790328B2 (en) 2017-11-28 2020-09-29 Asahi Kasei Microdevices Corporation Semiconductor package and camera module
JP7282710B2 (ja) * 2020-03-19 2023-05-29 株式会社東芝 半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59219942A (ja) 1983-05-30 1984-12-11 Nec Corp チツプキヤリア
JPS61100940A (ja) 1984-10-22 1986-05-19 Mitsubishi Electric Corp 半導体装置
JPS644038A (en) 1987-06-26 1989-01-09 Nec Corp Mounting structure of integrated circuit
US5489804A (en) * 1989-08-28 1996-02-06 Lsi Logic Corporation Flexible preformed planar structures for interposing between a chip and a substrate
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5477611A (en) 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier
JP2674536B2 (ja) 1993-12-16 1997-11-12 日本電気株式会社 チップキャリア半導体装置及びその製造方法
US5663106A (en) * 1994-05-19 1997-09-02 Tessera, Inc. Method of encapsulating die and chip carrier
US5834339A (en) * 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
US5776796A (en) 1994-05-19 1998-07-07 Tessera, Inc. Method of encapsulating a semiconductor package
KR0181615B1 (ko) 1995-01-30 1999-04-15 모리시다 요이치 반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재
JP3484554B2 (ja) 1995-02-28 2004-01-06 日本テキサス・インスツルメンツ株式会社 半導体装置
US5777379A (en) * 1995-08-18 1998-07-07 Tessera, Inc. Semiconductor assemblies with reinforced peripheral regions
US6482673B2 (en) * 1996-10-17 2002-11-19 Seiko Epson Corporation Semiconductor device, method of making the same, circuit board, flexible substrate, and method of making substrate
US5909633A (en) * 1996-11-29 1999-06-01 Matsushita Electric Industrial Co., Ltd. Method of manufacturing an electronic component
US6054337A (en) * 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
US6043109A (en) * 1999-02-09 2000-03-28 United Microelectronics Corp. Method of fabricating wafer-level package

Also Published As

Publication number Publication date
WO1998018164A1 (fr) 1998-04-30
JP3944915B2 (ja) 2007-07-18
US20010019852A1 (en) 2001-09-06
KR100555341B1 (ko) 2006-06-21
TW367570B (en) 1999-08-21
AU4322097A (en) 1998-05-15
CN1168137C (zh) 2004-09-22
KR19990072171A (ko) 1999-09-27
KR20050093865A (ko) 2005-09-23
US6727595B2 (en) 2004-04-27
US20030027375A1 (en) 2003-02-06
US6482673B2 (en) 2002-11-19
KR100616479B1 (ko) 2006-08-28

Similar Documents

Publication Publication Date Title
CN1168137C (zh) 半导体器件及其制造方法、电路基板和柔软基板
CN1076872C (zh) 载片及其制造方法和安装方法
CN1199537C (zh) 多层基体的制造方法和用该制造方法制出的多层基体
CN1193348C (zh) 防止受静电破坏的电路基板及采用该电路基板的磁头
CN1066574C (zh) 制造芯片封装型半导体器件的方法
CN1424757A (zh) 半导体器件及其制造方法
CN1381886A (zh) 半导体器件和封装及其制造方法
CN1956183A (zh) 电子部件内置式基板及其制造方法
CN1368760A (zh) 半导体设备
CN1591884A (zh) 固态象传感装置的制造方法
KR20020027233A (ko) 반도체 장치 및 그의 제조 방법
CN113889560B (zh) Led芯片及其制备方法和封装方法
CN1674268A (zh) 半导体器件
JP2001189410A (ja) 半導体装置およびその製造方法
CN1210794C (zh) 载带自动键合式半导体装置
CN1835222A (zh) 半导体器件及其制造方法
JP2000294686A (ja) 応力が軽減されたボール・グリッド・アレイ・パッケージ
CN1638122A (zh) 制造半导体器件的方法
CN1536658A (zh) 半导体器件及其制造方法
CN1146976C (zh) 半导体装置及其制造方法
CN1194462A (zh) 半导体器件及其制造方法
JP4737995B2 (ja) 半導体装置
JP3947502B2 (ja) 異方導電性フィルムからなる封止部材の製造方法
CN101052279A (zh) 电路基板的端子组制造方法
JP4572375B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040922

Termination date: 20160929