CN1128901A - 制造芯片封装型半导体器件的方法 - Google Patents

制造芯片封装型半导体器件的方法 Download PDF

Info

Publication number
CN1128901A
CN1128901A CN95118615A CN95118615A CN1128901A CN 1128901 A CN1128901 A CN 1128901A CN 95118615 A CN95118615 A CN 95118615A CN 95118615 A CN95118615 A CN 95118615A CN 1128901 A CN1128901 A CN 1128901A
Authority
CN
China
Prior art keywords
semiconductor chip
film carrier
opening
wiring
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN95118615A
Other languages
English (en)
Other versions
CN1066574C (zh
Inventor
方庆一郎
松田修一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1128901A publication Critical patent/CN1128901A/zh
Application granted granted Critical
Publication of CN1066574C publication Critical patent/CN1066574C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)

Abstract

一种制造包括半导体芯片和载膜的半导体器件的方法，载膜包括绝缘膜和布线图形，集成电路的半导体晶片的表面上形成有粘合层。每个集成电路具有晶片表面上的电极焊点。在相应于电极焊点的粘合层的区域形成开口，然后把晶片按每一集成电路切下，从而获得芯片。之后，通过相应的粘合层的开口使芯片的电极焊点和载膜的布线图形彼此连接。然后，芯片和载膜通过位于其间的粘合层粘合在一起。可以使粘合层形成在载膜上而不形成在芯片上。

Description

制造芯片封装型半导体器件的方法
本发明涉及一种制造半导体器件的方法，更具体地说，涉及一种制造高密度组装的称为芯片封装型半导体器件的方法。
为了满足电子装置的要求，例如降低重量和尺寸，提高速度和使其多功能化，已经研制了各种类型的半导体器件。由于半导体芯片的高集成度，对于增加脚数并减少半导体器件的尺寸和厚度的要求不断强烈，使得主要靠小的脚距满足这两种要求。因而认为，可以缩小脚距的内引线连接以及可以扩大脚距的面阵列连接是主要的技术。
芯片封装型半导体器件由半导体芯片和用粘合剂膜粘合成整体的载膜构成。连接于载膜的半导体芯片的一侧具有多个电极焊点，沿其边缘排列。在另一方面，载膜包括有机绝缘膜和形成在有机绝缘膜上的布线层。每个布线层包括用来连接半导体芯片的相应的电极焊点的区域。另外，为了和外部连接，形成有多个突起电极作为载膜的电极焊点。突起电极以规则的间距排列成网格，并广泛地分布在远离布线层的有机绝缘膜的一侧。在面向半导体芯片的载膜的一侧上，提供有布线层。每个布线层具有通过通路孔连接于相应的突起电极的一端，通路孔由在形成在有机绝缘膜上的通孔中填充金属材料形成。在载膜上还形成其它的通孔，并把金属材料填充进这些通孔内，从而形成通路孔，每个通路孔用于在布线层和作为内引线的电极焊点之间的连接。每个通路孔在形成时其位置可相对于电极焊点和布线层进行调整。电极焊点和布线层的内引线连接通过这通路孔粘结。
一般地说，芯片封装型半导体器件以如下方式制造：
在暂时把粘合膜贴在半导体芯片和载膜的任意一个上之后，电极焊点和布线层彼此被电气相连。然后，粘合膜通过加热和加压和半导体芯片以及载膜中的另一个连结。这样，粘合膜的尺寸被限制于相应于电极焊点内限定的区域的尺寸，即不相应于半导体芯片的连接表面的全部区域，从而避免电极焊点的重迭。
然而，在这种制造方法中，粘合膜相对于半导体芯片的设置或定位是困难的。而且，因为粘合膜在沿着半导体芯片的区域上不位于半导体芯片和载膜之间，而使其间的密封不充分。这时，防潮性能变差，从而导致绝缘故障，并进而减少半导体器件的寿命。
此外，在这种芯片封装半导体器件中，重要的是形成在有机绝缘膜上的每个通孔的直径被设置得尽量小，以便使突起电极24的间距尽量小。一般地说，借助于化学蚀刻或使用准分子激光器(KrF)进行激光处理形成通孔。因为难于使用熟知的YAG激光来完成精细的处理，所以使用准分子激光器。然而，即使使用化学蚀刻，也难于完成精细处理，而且，虽然准分子激光器可以实现精细处理，但它的振荡管昂贵，并且维护成本高，因而使用准分子激光器是困难的。
在这些情况下，在常规的处理方法中，通孔的直径最小为50μm，而且，通孔的形状是锥形的。因而缩短通孔的间距受到限制。
本发明的目的在于提供一种制造半导体器件的方法，它可以在半导体芯片和载膜之间的连接部分实现可靠的密封。
本发明的另一个目的在于，提供一种制造半导体器件的方法，它可以确保半导体芯片的电极焊点和载膜的布线层之间的电连接，从而改善器件的耐用性。
本发明的另一个目的在于，提供一种制造半导体器件的方法，它可以以低成本容易地实现用于连接到外部的载膜的突起电极。
本发明的另一个目的在于，提供一种制造半导体器件的方法，它可以实现缩小形成在载膜上的若干通孔的间距。
按照本发明的一个方面，制造包括半导体芯片和载膜的半导体器件的方法，所述载膜包括绝缘膜和形成在绝缘膜的主要表面中之一上的布线图形，所述方法包括下列步骤：在具有若干个集成电路的半导体晶片的表面上形成粘合层，在半导体晶片的表面上集成电路具有用于外部连接的电极焊点；在相应于所述电极焊点的粘合层的区域形成第一组开孔；切开每个集成电路的半导体晶片，从而获得半导体芯片；通过第一组开孔分别连接半导体芯片和载膜的布线图形；通过粘合层把半导体芯片和载膜粘结在一起。
按照本发明的另一方面，提供一种制造半导体器件的方法，所述半导体器件包括在其表面上具有电极焊点的半导体芯片以及包括绝缘膜和形成在所述绝缘膜的一个主要面上的布线图形的载膜，该方法包括下列步骤：在半导体芯片的表面的全部区域的载膜区域上形成粘合层；在相应于电极焊点的粘合层的区域形成第一组开孔；分别在半导体芯片的电极焊点和载膜的布线图形之间通过第一组开孔进行连接；通过粘合层把半导体芯片和载膜粘合在一起。
从下面结合附图的说明中会更加充分地理解本发明，其中：
图1是从载膜侧看的常规的半导体器件的平面图；
图2是图1沿线A-A′的截面图；
图3(a)至3(g)是表明制造图1和图2所示的半导体器件过程图；
图4是从面向半导体芯片侧看的图1和图2中的载膜的平面图；
图5是从和图4相对侧看的图1图2所示的载膜的平面图；
图6是用来说明在常规半导体器件中形成用于外部连接的载膜上的电极的方法的截面图；
图7是用来说明在常规的半导体器件中形成在有机绝缘膜上的通孔以及通过通孔实现的电连接结构的截面图；
图8(a)至8(e)是表明制造按照本发明第一实施例的半导体器件的过程的第一个一半的图；
图9(a)至9(e)是表明按照本发明第一实施例的半导体器件制造过程的后一半的图；
图10(a)至10(b)是表明按照第一实施例在粘合层上形成开孔的例子的图；
图11(a)至11(e)与图9(a)至9(e)相应，是表明按照第一实施例的改型的半导体器件的制造过程的后一半的图；
图12(a)至12(c)是表明按照第一实施例的改型的球突起电极的形成过程的图；
图13(a)和13(b)是说明第一实施例的另一种改型的图；
图14是表明当压向另一构件时的材料(加有Pd的Au)的直径和其抗剪强度之间的关系图，其中的材料用来形成第一实施例中的电极；
图15(a)至15(h)是表明按照本发明的第二实施例的半导体器件的制造过程图；
图16(a)至16(g)是说明第二实施例的改型的图；
图17(a)和17(b)是说明第二实施例的另一种改型的图；以及
图18是说明为与本发明实施例的半导体器件直接匹配的在载膜上提供的记号的例图。
为了帮助理解本发明，下面结合附图1和附图2首先说明制造芯片封装型半导体器件的常规方法。
在图1和图2中，半导体器件包括载膜20，它具有有机绝缘膜21和形成在其上的布线层22。有机绝缘膜21的材料可以是聚酰亚胺树脂或类似物。布线层22通过例如蚀刻铜或其类似物的金属箔成为所需的形状形成。每个布线层22具有用来连接半导体芯片30的相应的电极焊点31的区域。
虽然没有示出半导体芯片30的内部结构，但它具有粘合于载膜20的表面。在这表面上，沿着其边缘形成有多个电极焊点31，此外，除去在电极焊点31的区域之外，都形成有钝化膜32。借助于粘合膜23把半导体芯片30和载膜20粘合在一起。此外，形成有多个突起电极24作为和外部连接的载膜20的电极焊点。突起电极24的材料可以是焊料或类似物。如图1所示，突起电极24以规则的间距排列成网格状，并广布于远离布线层22的有机绝缘膜21的一侧上。布线层22被提供在面向半导体芯片30的载膜20的一侧上。每个布线层22具有通过一通路孔连接于相应的突起电极24的一端，通路孔借助于把金属材料27填入通孔25中形成。
在载膜20上还形成有通孔26，并把金属材料填入通孔26中从而形成通路孔，每个通路孔用于在布线层22和电极焊点之间的连接，作为内引线。当形成时，每个通路孔的位置相对于电极焊点31和布线层22是可调的。通过通路孔实现电极焊点31和布线层22之间的内引线连接。
下面参照图3(a)至3(g)说明这种半导体器件的制造方法。
如图3(a)所示，为构成半导体器件，需要载膜20，粘合膜23和半导体芯片30。虽然在图2中没有示出，在电极焊点31上形成有金的球突起33。
在图4和5中示出了载膜20。图4表示在布线层一侧的载膜20，即在面向半导体芯片30的一侧。另一方面，图5表示载膜20的另一面。例如，载膜20按下述方法生产：
首先，制备聚酰亚胺有机绝缘膜21和铜或其类似物构成的两层基本部件，有机绝缘膜21具有事先以合适的方式例如穿孔形成的中导孔21-1。使用光刻胶方法，在两层基本构件上形成所需形状的布线层22，使其正确地定位以便通过球突起33连接于半导体芯片30的电极突起31。如上所述，每个布线层22在其一端与金属材料27相连。在另一方面，其另一端连接于电选择焊点22-1。然后，利用蚀刻、激光处理或类似工艺在有机绝缘膜21上形成通孔25和26。
此后，利用电镀或类似工艺在通孔25和26内填入金属材料27。最后，有机绝缘膜21被蚀刻成定位孔21-2。
参见图3(b)，在半导体芯片30上设置粘合膜23。然后，如图3(c)所示，如此使用用于TAB连接的单点粘合剂，使得在载膜20和暂时用粘合膜23固定的半导体芯片之间正确定位之后达到前述内引线连接。
然后，在图3(d)中，为了把载膜20和半导体芯片30用夹在其间的粘合膜23粘合在一起，从载膜20或半导体芯片30的一侧加热并加压几秒钟。此时，在面向外部板的载膜20的一侧上以相同间距的网格形成突起电极24。
然后，如图3(e)所示，使用电选择焊点22-1，以和正常带载体封装(TCP)相同的方式完成电选择(BT)。
然后，在图3(f)中，在指示物品名(article name)之后，使用激光束，在远离载膜20的半导体芯片30的一侧，用模或激光切去半导体器件的不需要的部分。结果，可以得到图3(g)所示的芯片封装型半导体器件。
由前述可见，一般地说，芯片封装型半导体器件用如下方式制造：
在暂时地把粘合膜23贴在半导体芯片30和载膜20的任意一个上之后，电极焊点31和布线层22被彼此电气地连接在一起。然后，借助于加热和加压粘合膜23被粘合在半导体芯片30和载膜20的另一个上。因而，如图3(a)到(g)所示，粘合膜23的尺寸被相应于电极焊点内所限定的区域所限制，即，并不是相应于半导体芯片30的连接面的全部区域，因而避免重迭电极焊点31。
然而，在这种制造方法中，粘合膜23相对于半导体芯片30的设置和定位是困难的。而且，因为在沿着半导体芯片30的边缘区域，粘合膜23不处于半导体芯片30和载膜20之间，其间的密封并不完善。当密封不完善时，防潮性能变差，因而引起绝缘故障，进而减少半导体器件的寿命。
为了解决这一问题，粘合膜23的厚度可以增加，从而在加热和加压时使粘合膜扩展到半导体芯片30的边缘。然而，这不仅需要过量的粘合材料，而且还需要过量的压力。这可能是在半导体芯片30中产生破裂的一个原因。此外，由于所加的压力使粘合膜23扩展成圆环形状，使得粘合膜23达到呈矩形的半导体芯片30的角落是相当困难的。这使得在加压之后引起粘合膜23的厚度不均匀。在这种情况下，半导体芯片30在倾斜的恣态下粘合于载膜20上，从而使得当把其安装于外部板上时，半导体器件是倾斜的。
在另一方面，由于粘合膜23的厚度，在每个电极焊点31和相应的布线层22之间存在间隙。这样，电极焊点31和布线层22之间，借助于施加压力连接到相应于电极焊点31的载膜20的位置上，结果使载膜20的这一相应的部分产生变形。然而，由于有机绝缘膜21的恢复力，经过一段长的时间，可能使布线层22和电极焊点31之间的连接破坏，或布线层22和有机绝缘膜分离。
另一方面，如图3(a)至3(g)所示，载膜20在其对着半导体芯片30的一侧具有布线层22。然而，在载膜20的相对侧可能形成布线层。在这种情况下，如图6所示，布线层22′被覆盖涂层29所覆盖。为了把由覆盖涂层29覆盖的每个布线层22′连接到外部板上的布线上，在覆盖涂层29上提供有开孔29-1，用来在暴露的布线层22′上镀铜，并通过焊接提供突起电极。如果每个开孔29-1的直径从设计制造的观点看来可以设置得较大，则事先对每一开孔29-1可能施加具有高粘度的焊剂，并在每一开孔29-1可以设置空白的焊片。
然而，在芯片封装型半导体器件中，开孔29-1的直径是非常小的，使得空白焊片的直径也被设置得非常小。然而，如果空白的焊片的直径被设置得如此之小，就不能获得焊剂的足够供给。这样，在实际上，如图6所示，使用焊片35具有大于开孔29-1的直径，使得在开孔29-1中使其形成球状。在这种情况下，可能使球状的焊剂不和布线层接触，从而引起接触故障，并因此而不能用作外部端子。
此外，在这种芯片封装型半导体器件中，重要的是在有机绝缘膜21上形成的通孔的直径设置得尽量小，以便给出图1图2所示的尽量小的突起电极24的间距。这可由图7说明。一般地说，通孔25由化学蚀刻或使用准分子激光器(KrF)的激光处理形成。使用准分子激光器的激光是因为使用熟知的YAG激光难于实现精细处理。然而，即使使用化学蚀刻，实现精细处理也是困难的。而且，虽然准分子激光器可以实现精细处理，但其振荡管昂贵且维护成本高，因而使用准分子激光是困难的。
在这种情况下，用常规的处理方法，通孔的直径最小为50μm。而且通孔的形状呈图7所示的锥形。这样，缩小通孔的间距就受到限制。
实施例
参照图8(a)到8(e)、图9(a)到9(e)以及图10(a)到10(b)说明本发明的第一实施例的芯片封装型半导体器件。
在图8(a)中，提供半导体晶片40。半导体晶片40具有若干IC(集成电路)并包括位于每个IC的一侧上的用作和外部相连的多个电极焊点41。在IC被从半导体晶片40中切成小片之前呈半导体芯片的形式。除去电极焊点41之外的在前述的每个IC的一侧上的区域用和现有技术中相同的钝化膜42覆盖。在图8(b)中，在形成电极焊点41的半导体晶片40的一侧的整个区域内形成粘合层43。关于粘合层43的材料，可以使用感光胶，例如聚酰亚胺或环氧。粘合层43的厚度为几微米至十几微米，并由旋转涂覆方法形成。粘合层43也可以例如通过在半导体晶片40的上述一侧贴上一粘合剂膜形成。
在图8(c)中，为了把每个电极焊点41曝露在外面，在相应于电极焊点41的位置通过粘合层43形成开孔43-1。通过化学蚀刻形成开孔43-1，但也可以通过激光处理形成该开孔。如图10(a)所示，每个电极焊点41都提供有开孔43-1。另外，如图10(b)所示，每个开孔43-1可以呈延长的形状，用来容纳几个电极焊点41。在前一种情况下(图10(a))，开孔43-1以大约50μm的间隔排列，每个大约具有几十到100μnm的宽度。在后一种情况下(图10(b))，每个开孔43-1具有大约150μm的宽度。
在图8(d)中，多个电极44分别在多个开孔43-1处形成。每个电极44呈金属凸出的形式或金属球突起形。在呈金属凸出形的情况下，电极44通过电镀形成。在这种情况下，借助于用金(Au)涂镀在铜(Cu)凸出上形成电极，这是已知的。在另一方面，在球突起的情况下，虽然可以使用相同的材料，但最好使用金(Au)及钯(Pd)的混合物。金和钯的混合物适用于减小球突起的直径，和前述的形成金属凸出的材料相比，进而实现增强关于后述的布线层在载膜上的连接强度的效果。
如后所述，图8(d)的处理，即提供电极44的处理根据载膜的结构可以省略。
在图8(e)中，IC被从半导体晶片40中一个一个地切成小片作为半导体芯片50。当电极44通过球突起形成时，图8(d)和图8(e)的处理顺序可以调换。
在图9(a)中，提供一载膜60。载膜60包括有机绝缘膜61和形成在有机绝缘膜61的一个主要表面上或其面对半导体芯片50的一侧上的布线层62。在远离半导体芯片50的一侧上具有布线层的载膜将在后面说明。有机绝缘膜61在相应于电极焊点41即电极44的位置形成有通孔63，并在用于连接外部板(未示出)的位置进而形成通孔64。这些通孔63、64通过Ar激光处理和洗涤处理形成。超声波处理可能是最合适的洗涤处理方式。通过电镀把金属材料65填进每个通孔63中，并通过电镀把金属材料66填进每个通孔64中。填进通孔63中的金属材料65在进行电极44和布线层62之间的连接时被用作接收粘合工具70的介质。所述金属材料65可以被省略。另一方面，填进通孔64的金属材料66作为连接外部板的电极，并因而从通孔64略微突出一些。形成电极44材料被用作金属材料65和66。
在图9(a)的处理中，载膜60的布线层62和半导体芯片50的电极44之间的连接被实现。正如已知的那样，通过对金属材料65应用粘合工具70实现这一连接，从而在压力下使布线层62结实地连接在相应的电极44上。
在图9(b)的处理中，载膜60被压在半导体芯片50上，同时加热粘合层43，使得半导体芯片50和载膜60通过粘合层43粘合在一起。
在图9(c)的处理中，载膜60被沿着半导体芯片50的边缘切下，从而提供一片状的半导体器件。此后，如图9(d)所示，在每个金属材料66的尖上形成球突起电极67，作为和外部板连接的电极。主要使用焊锡作为球突起电极的材料。另一方面，也可使用Au或Au与Pd的混合物。
然后，在图9(e)中，芯片形半导体器件的外表面使用旋转涂覆法涂以由氟树脂(fluororesin)制成的涂膜46。提供涂膜46是为了防止由于通过在半导体芯片50和载膜60之间的连接部分浸入水而导致的绝缘破坏并用来防止水通过有机绝缘膜61侵入半导体器件。由图9(e)可以理解，旋转涂覆在其顶部具有球突起电极67的半导体器件上进行。因而，除去半导体芯片50的上表面之外，半导体器件的所有外表面基本上都形成有涂膜46。在另一方面，因为在围绕半导体芯片50和载膜60之间的连接部分最需要可靠的密封，可以只在半导体器件的侧面的连接部分周围的区域形成涂膜。
在旋转涂覆方法中，涂膜也覆盖住球突起电极67。因而，当球突起电极67连接于外部板时就可能发生连接故障。不过，在实际上，因为氟树脂对金属具有很弱的可湿性。形成在每个球突起电极67上的涂膜的厚度是较小的。此外，因为在连接外部板时对每个球突起电极67加热和加压，使得在球突起电极67上的涂膜趋于破裂，因而实际上并不存在问题。此外，每个球突起电极67具有球面形状，使得氟树脂难于粘在其上。通过增加球突起电极67的重量会使这点更为显著。涂膜46可以把半导体器件浸入氟树脂材料中形成，而不使用前述的旋转涂覆法。
按照前述的第一实施例，可以达到如下效果：
通过在切开半导体芯片之间在半导体晶片40上形成粘合层43，和现有技术相比，不需要粘合膜对半导体芯片的精确的定位。此外，粘合层43可以以均匀的厚度在半导体芯片50和载膜60之间的全部连接面上提供。结果，可以通过半导体芯片50在载膜60上的倾斜，并且可以可靠地实现半导体芯片50和载膜60之间的连接部分的密封。此外，在半导体器件的侧面的半导体芯片50和载膜60之间的连接部分周围的区域涂上涂膜46，使得进一步改善密封的可靠性。
此外，在步8(d)中，每个电极44被如此形成，使其从粘合层43的相应的开孔43-1中略微突出。结果，不会形成对于相应布线层62的间隙，而这在现有技术中，由于相应于粘合层43的厚度的台阶存在而必然出现的。这意味着，不会发生有机绝缘膜61的变形便可实现电极44和布线层62之间的连接。这样，电极44和布线层62之间的连接不被损害，因而不会发生布线层62和有机绝缘膜61分离，而如果有机绝缘膜61变形的话这将发生。
此外，在图9(a)的处理中，因为在对粘合层43加热加压之前便完成电极44和布线层62之间连接，从而防止由于加粘合层43加热加压而使开孔A3-1闭合，从而可靠地实现电极44和布线层62之间的连接。
此外，载膜60的通孔63和64借助于Ar激光处理和洗涤处理形成。Ar激光处理比准分子激光处理的成本低，并能够形成不是锥形的通孔，即形成每个通孔的垂直的圆锥壁。此外，可以形成小于50μm的通孔的直径。这样，实现了通孔63、64之间间距的进一步缩小。可以看出，在内引线连接中，缩小通孔63的间距是重要的。粘合层43的开孔43-1也可以利用Ar激光处理形成。
图11(a)至11(e)表示第一实施例的改型。在此改型中，载膜和第一实施例的不同。具体地说，如图11(a)所示，虽然半导体芯片50和第一实施例的相同，但载膜60′包括形成在与对着半导体芯片50的主要侧面相反的有机绝缘膜61主要侧面上的布线层62′。在这种情况下，有机绝缘膜61只在相应于电极44的部分形成通孔，即通过孔63。通孔63利用Ar激光处理和洗涤处理形成，和第一实施例中一样。在通孔63内，利用电镀填充和金属材料65相同的金属材料65′，如图9(a)所示。金属材料65′如此填入每个通孔63内，使得从有机绝缘膜61的主表面略微突出。布线层62′涂以用绝缘材料制成的覆盖涂层68。覆盖涂层68在相应于金属材料65′和用于连接外部板的部分具有开孔68-1。
在图11(b)的处理中，进行载膜66′的金属材料65′和半导体芯片50的每个电极44之间的连接。这一连接借助于通过相应于金属材料65′的开孔68-1对布线层62′应用粘合工具70来实现，从而使金属材料65′在压力下牢固地粘合在相应的电极44上。
在图11(c)的处理中，在加热粘合膜43的同时，把载膜60′压在半导体芯片50上，使得通过粘合层43把半导体芯片50和载膜60′连结在一起。
在图11(d)的处理中，载膜60′被沿半导体芯片50的边缘切下，从而提供芯片状的半导体器件。此后，如图11(e)所示，在开口68-1处形成球突起电极67作为连接外部板的电极。主要用焊锡作为球突起电极67的材料。另一方面，也可以使用Au或填加有Pd的Au。
然后，如参照图9(e)所述，芯片状半导体器件的外表面用旋转涂覆法涂以由氟树胶涂覆材料制成的涂膜。
现在，参照图12(a)至12(c)说明参照图11(e)说明的突起电极67的形成方法。在图12(a)中，通过在开口68-1处曝露的布线层62′上镀铜来形成电极焊点69，用于连接外部电板。在电极焊点69上，形成有突起电极67。为了形成突起电极67，使用板状的市售焊条71和市售专用冲头型架72。专用的冲头72和普通冲头具有相同的作用，和通过件头的不同之处在于其端部具有小的突起72-1。焊条71的一部分使用专用冲头型架72冲出，使得从焊条71冲出的焊片71-1在其中心处向下伸出，使其基本上具有T形的截面。如图12(b)所示，在T形焊片71-1上施加压力，从而把焊片71-1的中心部分暂时地连接到电极焊点69上。此后，焊片71-1被涂以焊剂并加热，结果如图12(C)所示，焊片71-1形成球形成为突起电极67。
按照前述方法，除在第一实施例中达到的效果之外，可以达到下述效果：
具体地说，因为能保证用来形成突起电极67的足够的焊锡量，并且，即使当开口68-1的直径小时，也能把焊片71-1的部分暂时地连接到电极焊点69上，便可以实现突起电极67和电极焊点69之间的可靠连接。可以看出，图11(a)到11(e)以及12(a)到12(c)所示的处理按照图8(e)的处理执行。
图13(a)和13(b)表示第一实施例的另一种致改型。和图11(a)到11(e)所示的改型一样，在有机绝级膜61的和对着半导体芯片50的表面相对的表面上形成有布线层62′。这一改型适用于这种情况，即在第一实施例的图8(d)的处理中在粘合层43的开口43-1上不形成电极44。如图11(a)至11(e)所示，金属材料65′被填进载膜60′的每个通孔63中。在另一方面，在这一改型中，如图13(a)所示，突起电极65-1′被形成在金属材料65′的端部。可以看出，突起电极65-1′的高度被设置得不小于粘合层43′的厚度。
在图13(b)中，在使用粘结工具70以图11(b)相同的方式完成突起电极65-1′和电极焊点之间的连接之后，用图11(c)所示的方式进行粘结处理。图13(a)和13(b)中的处理在图8(e)和图11(c)的处理之间进行。相应地，这一改型达到了和图11(a)至11(e)和12(a)至12(c)的改型中基本相同的效果。
图14表示当把材料压向另一构件时，材料(加有Pd的Au)的直径和剪切强度之间的关系，其中的材料被用作例如突起电极或球突起电极。由图14可见，随着Pd增加量的增加和加热温度的增加，其强度也增大。
现在，参看图15(a)至15(h)说明本发明的第二实施例。在该实施例中，在第一实施例中描述的粘合层43被形成在载膜上，并使用切下的半导体芯片。而且，在第二实施例中，载膜包括在对着半导体芯片的有机色缘膜的表面上的布线层，如参照图9(a)所述的那样。
在图15(a)中，提供迭放在有机绝缘膜61的主要表面或主要侧之一上的由有机绝缘膜61(例如厚度为25μm)和铜箔62a(例如厚度为18μm)构成的两层基本构件。在图15(b)中，在铜箔62a上进行图形蚀刻，使得形成布线层62。在图15(c)中，在形成有布线层62的有机绝缘膜61的侧面上形成粘合层43。粘合层43借助于第一实施例中的旋转涂覆法或贴上粘合膜形成。
在图15(d)中，有机绝缘膜61被形成通孔63和64，并且粘合层43被形成开口43-1。如第一实施例中所述，最好通过Ar激光处理和洗涤处理形成通孔63和64。在另一方面，可以使用化学蚀刻形成通孔63、64。开口43-1也可以利用Ar激光或化学蚀刻形成。
在图15(e)中，通过电镀(Plating)把金属材料65填入通孔63中，并通过电镀把金属材料66填入通孔64中。金属材料75也通过电镀填入开口43-1中。如参照图9(a)所述的，可省略在通孔63中填充金属材料65。而且，可以只对有机绝缘膜61的通孔通过电镀填入金属材料。在此例中，粘合层43的开口43-1提供有球电极，每个由Au或加有Pd的Au制成。可以看出，这些球电极可以提供在半导体芯片50上而不提供在开口43-1上。
在图15(f)中，提供了切成小片的半导体芯片50。在图15(g)的处理中，金属材料75被连接到每个电极焊点47上。如同参照图9(a)所述，这一连接通过对金属材料65应用粘合工具70来实现，从而在压力下把金属材料75牢固地粘合在相应的电极焊点41上。此后，如同参照图9(b)所述，借助于加热和加压，半导体芯片50和载膜60通过位于它们之间的粘合层43粘合在一起。
以后，在图15(h)中，如同参照图9(d)所述，在金属材料66的端部提供突起电极67，并把载膜60切成芯片的尺寸，从而获得半导体器件。以后，如同参照图9(e)所述，半导体器件的外表面，尤其是侧面，涂以用氟树脂(fluororesin)制成的涂膜。
图16(a)至16(g)表示第二实施例的改型。在这种改型中，这样使用有机绝缘膜61，使得在其上形成的布线层位于远离半导体芯片的一侧。因而，在图16(a)中，粘合层43被形成在和形成有布线层62′的主表面相对的主表面上。粘合层43以如同第一实施例中的方法形成。在另一方面，当粘合层43和有机绝缘膜61之间的粘合不足时，可以对要形成粘合层43的有机绝缘膜61的表面采用等离子抛光或UV(紫外线)照射，从而改善其间的粘合。
在图16(b)中，为了在每个布线层62′和半导体芯片的相应的电极焊点之间进行连接，通过由Ar激光处理形成开口43-1和通孔63，使其分别穿过粘合层43和有机绝缘膜61。在图16(c)中，通过电镀使开口43-1和通孔63填以金属材料76。使金属材料76的端部从粘合层43充分地突出。在另一方面，在图16(d)中，在布线层62′一侧的有机绝缘膜61的主表面上涂以覆盖涂层68。在相应于金属材料76的部分和用于连接外板的部分通过Ar激光处理形成开口68-1
以后，在图16(e)中，提供半导体芯片50。在图16(f)中，用相同于图13(b)的方式实现金属材料76和半导体芯片50的每个电极焊点41之间的连接。然后，在半导体芯片50和载膜60′通过位于其间的粘合层43粘合在一起。然后，载膜60′被切成芯片尺寸，并且如图16(g)所示，在覆盖涂层68的开口68-1提供球突起电极67用于连接外部电路板。可以看出，然后把半导体器件的外表面，尤其是其侧面，涂以由氟树脂制成的涂膜。16(a)到16(g)的处理执行15(b)以后的处理。
在第二实施例中，粘合层43被形成在载膜上，并被粘合到切开的半导体芯片50。另外，粘合层可以形成在形成有电极焊点41的切下的半导体芯片50的表面上，从而覆盖住其整个区域。
具体地说，在切开的半导体芯片50上形成粘合层之后，在相应于电极焊点41的粘合层的部分，借助于激光处理或化学蚀刻形成开口。此后，利用电镀把金属材料填入开口，或通过在开口处提供球突起电极，便可以得到如图8(e)所示的具有粘合层43的半导体芯片50。
第二实施例及其改型可以达到类似于第一实施例的效果。
图17(a)和17(b)表示第二实施例的另一种改型。在这一改型中，和第二实施例一样，载膜60的对着半导体芯片50的一侧形成有布线层62，在另一方面，如图17(a)所示，借助于电镀(plating)在粘合层43的开口43-1中填入金属材料与图15(e)的处理相同。这样，半导体芯片50在电极焊点41上提供有突起电极47。
在图17(b)中，在用和图15(g)所示相同的方式使用粘合工具70实现布线层62和突起电极47之间的连接以后，半导体芯片50和载膜60通过位于其间的粘合层43粘合在一起。图17(a)和17(b)的处理被执行，代替图15(e)到15(g)的处理。相应的，这一改型达到的效果和第二实施例的效果相同。
图18说明一个例子，其中当把半导体器件安装在外部电路板上时可容易地实现定向配合。在此例中，通过使用载膜的布线层62的部分形成用来达到定向配合的记号。一般地说，载膜的布线层借助于蚀刻两层基本构件(见图15(a))的铜箔形成，从而使得蚀刻区域被限制得尽量小。这由图18可以理解，其中蚀刻区域由实线表示，它是非常小的。结果，布线层趋向于大部分保留在载膜的中央。在图18中，在铜箔上形成开口62-2，在蚀刻处理期间，它保留在载膜的中央作为布线层。用户事先记住开口62-2和其周围的布线层结构。结果，当把半导体器件安装到外部电路板上时，用户就可以容易地判断矩形的半导体器件的哪一侧应该是上侧。例如，在图18中，借助于把具有开口62-2的布线层62-1的边缘62-3设置为上侧来实现定向配合。
如果开口62-2的形状不是圆的，而是能够识别出具体方向的，例如等腰三角形，则可以更容易地实现定向配合。此外，如果在载膜的中央不保留有布线层，则可以在有机绝缘膜61上形成开口，在任何情况下，呈开口形式的前述的定向配合记号可以应用于上述任一实施例中。
虽然本发明以最佳实施例的方式进行了说明，但本发明可以各种其它方式实施。例如，通孔63和64的处理不限于Ar激光处理而可以是准分子激光处理或二氧化碳激光处理。另一方面，粘合层43的开口43-1可以利用Ar激光处理形成。此外，在前述任一实施例中，可以省略在半导体器件的外表面上形成氟树脂涂膜。
如上所述，按照本发明最佳实施例可以达到如下效果：
A.半导体芯片和载膜通过位于其间的遍布整个连接面的粘合层粘合在一起。因而，粘合层可以被均匀地置于半导体芯片和载膜之间，因此在其之间的连接部分的周围可以实现可靠的密封。因为在粘合层用于电连接开口可以通过精细处理形成，例如激光处理或化学蚀刻，这些开口可以具有高的定位精度。
B.至少半导体器件的侧面，即围绕着半导体芯片和载膜之间的连接部分的区域涂有涂膜。因而，可以防止在安装到外部电路板上时，所需进行的热处理和洗涤处理而引起的连接部分的损坏，因而进一步改善防潮性能。
C.借助于把金属材料填入开口中或借助于在开口处提供球突起电电消除了由于在粘合层形成开口而引起的台阶或间隙。通过使用加有Pd的Au作为球突起电极的材料，可以增加连接强度，因此，可以减少球突起电极的直径，从而缩小球突起电极的间距。
D.在载膜在其和面对半导体芯片的表面相对的表面上有布线层的情况下，每个球突起电极由在用来覆盖布线层而提供的覆盖涂层的相应的开口处的焊锡提供。因而，焊锡的供给量是稳定的。尤其是借助于使用专门的冲头型架来形成球突起电极，每个焊片可以形成球突起电极。
E.在用Ar激光在有机绝缘膜上形成通孔或在粘合层上形成开口的情况下，可以实行更精细的处理。因而，可以减少通孔的直径，并且使通孔的圆柱壁为垂直的。结果，使通孔的间距缩小。

Claims (16)

1.一种制造半导体器件的方法，所述半导体器件包括半导体芯片和载膜，所述载膜包括绝缘膜和形成在所述绝缘膜的主要表面之一上的布线图形，所述方法包括下列步骤：
在具有若干集成电路的半导体晶片的表面上形成粘合层，所述集成电路各自都具有在所述半导体晶片的表面上用来外部连接的电极焊点；
在相应于所述电极焊点的所述粘合层的区域形成第一组开口；对每个所述集成电路切开所述半导体晶片，从而获得半导体芯片；
通过所述第一组开口分别在所述半导体芯片的所述电极焊点和所述载膜的所述布线图形之间进行连接；以及
通过所述粘合层把所述半导体芯片和所述载膜粘合在一起。
2.如权利要求1的方法，其中所述第一组开口通过蚀刻或激光处理形成。
3.如权利要求1的方法，还包括下列步骤：在形成所述第一组开口的步骤之后，在所述第一组开口处分别提供金属突起或金属球突起，用于电气连接，所述金属突起或金属球突起从所述第一组开口突出。
4.如权利要求3的方法，其中所述金属球突起由加上Pd的Au制成。
5.如权利要求1的方法，其中所述绝缘膜具有通孔，用来形成导电通路，每个通路用于所述布线图形和所述电极焊点或外部电路板的布线之间的连接，所述通孔通过Ar激光处理和洗涤处理形成。
6.如权利要求1的方法，其中所述载膜在其和所述半导体芯片面对的表面相对的另一表面上具有所述布线图形，所述布线图形被涂以由绝缘材料制成的覆盖涂层，所述覆盖涂层形成有第二组开口，用来把布线图形连接于外部电路板的布线上，所述第二组开口被提供有球突起，每个球突起这样制成：用在头部具有突出部分的冲头型架从板状焊锡冲出截面基本成T形的焊片，并把所述T形焊片暂时连接到每个所述第二组开口中的每个所述布线图形，然后加热所述T形焊片从而形成球形。
7.如权利要求1的方法，其中借助于使用所述布线图形在所述载膜的中央部分形成用于定向配合的记号。
8.如权利要求1的方法，还包括下列步骤：在通过所述粘合层把所述半导体芯片和所述载膜粘合在一起的步骤之后，用氟树脂涂料至少涂覆在所述半导体芯片和所述载膜的粘合单元的侧面的半导体芯片和载膜之间的连接区域。
9.一种制造半导体器件的方法，所述半导体器件包括在其表面具有电极焊点的半导体芯片和载膜，所述载膜包括绝缘膜和形成在所述绝缘膜的主要表面之一上的布线图形，所述方法包括下列步骤：
在半导体芯片的所述表面的整个区域上或在相应于半导体芯片的表面的整个区域的载膜的区域上形成粘合层；
在相应于所述电极焊点的所述粘合层区域形成第一组开口；
通过所述第一组开口在所述半导体芯片的电极焊点和所述载膜的所述布线图形之间分别进行连接；以及
通过所述粘合层把所述半导体芯片和所述载膜粘合在一起。
10.如权利要求9的方法，其中所述第一组开口借助于蚀刻或激光处理形成。
11.如权利要求9的方法，还包括下列步骤：在形成所述第一组开口的步骤之后，在所述第一组开口的每个开口，提供金属突起或金属球突起，所述金属突起或金属球突起从所述第一组开口的每个开口中突出。
12.如权利要求11的方法，其中所述金属球突起由加有Pd的Au制成。
13.如权利要求9的方法，其中所述绝缘膜被提供有用来形成导电通路的通孔，其每一个用于在所述布线图形和所述电极焊点或外部电路板的布线之间的连接，所述通孔借助于Ar激光处理和洗涤处理形成。
14.如权利要求9的方法，其中所述载膜被提供有在与面向所述半导体芯片的主要表面相对的另一个主要表面上的布线图形，所述布线图形被涂以由绝级材料制成的覆盖涂层，所述覆盖涂层形成有第二组开口，用来连接所述布线图形到外部电路板上的布线，所述第二组开口被提供有球突起，每个所述球突起这样形成：使用头部具有突起的冲头型架由板形焊锡冲出截面基本上为T形的焊片，暂时把T形焊片连接到所述第二组开口中的所述每个布线图形上，然后加热所述T形焊片，从而使其形成球形。
15.如权利要求9的方法，其中通过使用所述布线图形在所述载膜的中央形成用于定向配合的记号。
16.如权利要求9的方法，还包括下述步骤：在通过所述粘合层把所述半导体芯片和所述载膜粘合在一起的步骤之后，用氟树脂涂料至少涂覆被粘合的所述半导体芯片和所述载膜的单元的侧面的所述半导体芯片和所述载膜之间的连接区域。
CN95118615A 1994-09-30 1995-09-30 制造芯片封装型半导体器件的方法 Expired - Fee Related CN1066574C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6238040A JP2581017B2 (ja) 1994-09-30 1994-09-30 半導体装置及びその製造方法
JP238040/94 1994-09-30
JP238040/1994 1994-09-30

Publications (2)

Publication Number Publication Date
CN1128901A true CN1128901A (zh) 1996-08-14
CN1066574C CN1066574C (zh) 2001-05-30

Family

ID=17024283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95118615A Expired - Fee Related CN1066574C (zh) 1994-09-30 1995-09-30 制造芯片封装型半导体器件的方法

Country Status (7)

Country Link
US (1) US5897337A (zh)
EP (1) EP0704899B1 (zh)
JP (1) JP2581017B2 (zh)
KR (1) KR100209994B1 (zh)
CN (1) CN1066574C (zh)
CA (1) CA2159243C (zh)
DE (1) DE69521954T2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102224584A (zh) * 2008-11-25 2011-10-19 住友电木株式会社 电子部件封装件以及制备电子部件封装件的方法

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342434B1 (en) 1995-12-04 2002-01-29 Hitachi, Ltd. Methods of processing semiconductor wafer, and producing IC card, and carrier
US6881611B1 (en) * 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
CN1783470B (zh) * 1996-07-12 2013-02-06 富士通半导体股份有限公司 半导体装置
KR100418743B1 (ko) * 1996-07-12 2004-02-18 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법 및 반도체 장치
US6064111A (en) * 1996-07-31 2000-05-16 Hitachi Company, Ltd. Substrate for holding a chip of semi-conductor package, semi-conductor package, and fabrication process of semi-conductor package
EP1250033B1 (en) 1996-12-26 2004-09-08 Matsushita Electric Industrial Co., Ltd. Printed circuit board and electronic component
JP3328157B2 (ja) * 1997-03-06 2002-09-24 シャープ株式会社 液晶表示装置
DE19754372A1 (de) * 1997-03-10 1998-09-24 Fraunhofer Ges Forschung Chipanordnung und Verfahren zur Herstellung einer Chipanordnung
JPH1174413A (ja) * 1997-07-01 1999-03-16 Sony Corp リードフレームとリードフレームの製造方法と半導体装置と半導体装置の組立方法と電子機器
JPH1126631A (ja) * 1997-07-02 1999-01-29 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP3526731B2 (ja) * 1997-10-08 2004-05-17 沖電気工業株式会社 半導体装置およびその製造方法
KR100475338B1 (ko) * 1997-10-10 2005-05-24 삼성전자주식회사 와이어본더를이용한칩스케일패키지및제조방법
JPH11163022A (ja) * 1997-11-28 1999-06-18 Sony Corp 半導体装置、その製造方法及び電子機器
JPH11214435A (ja) * 1998-01-26 1999-08-06 Sharp Corp 半導体装置およびその製造方法
JP3481117B2 (ja) * 1998-02-25 2003-12-22 富士通株式会社 半導体装置及びその製造方法
JP3876953B2 (ja) 1998-03-27 2007-02-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
FR2778308B1 (fr) * 1998-04-30 2006-05-26 Schlumberger Systems & Service Procede de realisation d'un composant electronique et composant electronique
KR100266698B1 (ko) * 1998-06-12 2000-09-15 김영환 반도체 칩 패키지 및 그 제조방법
US6103552A (en) * 1998-08-10 2000-08-15 Lin; Mou-Shiung Wafer scale packaging scheme
WO2000011715A1 (de) 1998-08-21 2000-03-02 Infineon Technologies Ag Verfahren zur herstellung von integrierten schaltkreisen sowie halbleiterwafer, der integrierte schaltkreise aufweist
SE512906C2 (sv) * 1998-10-02 2000-06-05 Ericsson Telefon Ab L M Förfarande vid lödning av ett halvledarchip samt RF-power transistor för genomförande därav
JP3661444B2 (ja) 1998-10-28 2005-06-15 株式会社ルネサステクノロジ 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
JP2000138313A (ja) * 1998-10-30 2000-05-16 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US6331450B1 (en) 1998-12-22 2001-12-18 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device using group III nitride compound
JP2000311921A (ja) * 1999-04-27 2000-11-07 Sony Corp 半導体装置およびその製造方法
US6338980B1 (en) * 1999-08-13 2002-01-15 Citizen Watch Co., Ltd. Method for manufacturing chip-scale package and manufacturing IC chip
JP2001094005A (ja) * 1999-09-22 2001-04-06 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
FR2799306B1 (fr) * 1999-10-04 2003-09-19 Gemplus Card Int Procede d'isolation de puce de circuit integre par depot de matiere sur la face active
FR2800198B1 (fr) * 1999-10-26 2002-03-29 Gemplus Card Int Procede de protection de puces de circuit integre par aspiration sous vide
US6360556B1 (en) 1999-11-10 2002-03-26 Shurflo Pump Manufacturing Company, Inc. Apparatus and method for controlling fluid delivery temperature in a dispensing apparatus
US6271057B1 (en) * 1999-11-19 2001-08-07 Advanced Semiconductor Engineering, Inc. Method of making semiconductor chip package
US6723620B1 (en) * 1999-11-24 2004-04-20 International Rectifier Corporation Power semiconductor die attach process using conductive adhesive film
US6388335B1 (en) * 1999-12-14 2002-05-14 Atmel Corporation Integrated circuit package formed at a wafer level
US6710454B1 (en) * 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
DE10014379A1 (de) * 2000-03-23 2001-10-11 Infineon Technologies Ag Verfahren und Vorrichtung zum Verbinden mindestens eines Chips mit einer Umverdrahtungsanordnung
JP2001308220A (ja) * 2000-04-24 2001-11-02 Nec Corp 半導体パッケージ及びその製造方法
JP3597754B2 (ja) 2000-04-24 2004-12-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US7214566B1 (en) * 2000-06-16 2007-05-08 Micron Technology, Inc. Semiconductor device package and method
JP2002005951A (ja) * 2000-06-26 2002-01-09 Denso Corp 半導体力学量センサ及びその製造方法
JP2002050716A (ja) * 2000-08-02 2002-02-15 Dainippon Printing Co Ltd 半導体装置及びその作製方法
CN100378977C (zh) * 2000-11-14 2008-04-02 联测科技股份有限公司 无晶片承载件的半导体装置及其制法
JP3621908B2 (ja) * 2001-10-11 2005-02-23 松下電器産業株式会社 ベアチップ実装方法および実装システム
JP2003249465A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
US6903442B2 (en) * 2002-08-29 2005-06-07 Micron Technology, Inc. Semiconductor component having backside pin contacts
TW200419860A (en) * 2002-10-04 2004-10-01 Electro Scient Ind Inc Method of forming dimensionally precise slots in resilient mask of miniature component carrier
US7388294B2 (en) * 2003-01-27 2008-06-17 Micron Technology, Inc. Semiconductor components having stacked dice
US6982190B2 (en) * 2003-03-25 2006-01-03 Id Solutions, Inc. Chip attachment in an RFID tag
US6841883B1 (en) * 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
JP4308608B2 (ja) * 2003-08-28 2009-08-05 株式会社ルネサステクノロジ 半導体装置
TWI254995B (en) * 2004-01-30 2006-05-11 Phoenix Prec Technology Corp Presolder structure formed on semiconductor package substrate and method for fabricating the same
US7180134B2 (en) * 2004-01-30 2007-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and structures for planar and multiple-gate transistors formed on SOI
TWI236742B (en) * 2004-03-02 2005-07-21 Kingtron Electronics Co Ltd Manufacturing method of film carrier
DE102004062212A1 (de) * 2004-12-23 2006-07-13 Texas Instruments Deutschland Gmbh Elektronische Vorrichtung, Chipkontaktierungsverfahren und Kontaktierungsvorrichtung
US20060281303A1 (en) * 2005-06-14 2006-12-14 John Trezza Tack & fuse chip bonding
US7946331B2 (en) * 2005-06-14 2011-05-24 Cufer Asset Ltd. L.L.C. Pin-type chip tooling
US7838997B2 (en) * 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US7687400B2 (en) * 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US8456015B2 (en) * 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7767493B2 (en) * 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
CN100346467C (zh) * 2005-07-19 2007-10-31 钰创科技股份有限公司 电路重布线方法及电路结构
JP2007067272A (ja) * 2005-09-01 2007-03-15 Nitto Denko Corp Ｔａｂ用テープキャリアおよびその製造方法
JP4692260B2 (ja) * 2005-12-12 2011-06-01 株式会社デンソー 半導体力学量センサ装置およびその製造方法
TWI285424B (en) * 2005-12-22 2007-08-11 Princo Corp Substrate including a multi-layer interconnection structure, methods of manufacturing and recycling the same, method of packaging electronic devices by using the same, and method of manufacturing an interconnection device
CN1996143B (zh) * 2006-01-06 2010-12-08 日月光半导体制造股份有限公司 压合于晶圆上的干膜的清洗流程
US8051557B2 (en) * 2006-03-31 2011-11-08 Princo Corp. Substrate with multi-layer interconnection structure and method of manufacturing the same
US20070281460A1 (en) * 2006-06-06 2007-12-06 Cubic Wafer, Inc. Front-end processed wafer having through-chip connections
US7670874B2 (en) * 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
US8829663B2 (en) * 2007-07-02 2014-09-09 Infineon Technologies Ag Stackable semiconductor package with encapsulant and electrically conductive feed-through
US7838424B2 (en) * 2007-07-03 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching
CA2696777C (en) * 2007-08-28 2016-07-05 Commonwealth Scientific And Industrial Research Organisation Article for extracting a component from a fluid stream, methods and systems including same
JP4724222B2 (ja) 2008-12-12 2011-07-13 株式会社東芝 発光装置の製造方法
JP5420274B2 (ja) 2009-03-02 2014-02-19 パナソニック株式会社 半導体装置及びその製造方法
US8709874B2 (en) 2010-08-31 2014-04-29 Advanpack Solutions Pte Ltd. Manufacturing method for semiconductor device carrier and semiconductor package using the same
US10136917B2 (en) 2013-07-09 2018-11-27 Sean S. Farley Intravascular catheter insertion device
US10881833B2 (en) 2013-07-09 2021-01-05 Truecath Inc. Intravascular catheter insertion device
US11944766B2 (en) 2013-07-09 2024-04-02 Truecath Inc Intravascular catheter insertion device
TWI569368B (zh) * 2015-03-06 2017-02-01 恆勁科技股份有限公司 封裝基板、包含該封裝基板的封裝結構及其製作方法
US11932203B2 (en) 2021-08-04 2024-03-19 Cnh Industrial America Llc Step with integrated water tank for agricultural vehicle

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55130133A (en) * 1979-03-30 1980-10-08 Hitachi Ltd Semiconductor device
JPS57112038A (en) * 1980-12-29 1982-07-12 Matsushima Kogyo Co Ltd Semiconductor device
US5030308A (en) * 1986-07-14 1991-07-09 National Starch And Chemical Investment Holding Corporation Method of bonding a semiconductor chip to a substrate
EP0260490A1 (en) * 1986-08-27 1988-03-23 Kabushiki Kaisha Toshiba Bonding sheet for electronic component and method of bonding electronic component using the same
US5097841A (en) * 1988-09-22 1992-03-24 Terumo Kabushiki Kaisha Disposable pressure transducer and disposable pressure transducer apparatus
JP2737953B2 (ja) * 1988-09-29 1998-04-08 三菱マテリアル株式会社 金バンプ用金合金細線
JP2815113B2 (ja) * 1989-03-01 1998-10-27 日東電工株式会社 フィルムキャリアおよび半導体装置の製造方法
US5151769A (en) * 1991-04-04 1992-09-29 General Electric Company Optically patterned RF shield for an integrated circuit chip for analog and/or digital operation at microwave frequencies
US5350947A (en) * 1991-11-12 1994-09-27 Nec Corporation Film carrier semiconductor device
US5286679A (en) * 1993-03-18 1994-02-15 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a patterned adhesive layer
JPH08510358A (ja) * 1993-04-14 1996-10-29 アムコール・エレクトロニクス・インク 集積回路チップと基板との相互接続
US5434751A (en) * 1994-04-11 1995-07-18 Martin Marietta Corporation Reworkable high density interconnect structure incorporating a release layer
JP2833996B2 (ja) * 1994-05-25 1998-12-09 日本電気株式会社 フレキシブルフィルム及びこれを有する半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102224584A (zh) * 2008-11-25 2011-10-19 住友电木株式会社 电子部件封装件以及制备电子部件封装件的方法

Also Published As

Publication number Publication date
JP2581017B2 (ja) 1997-02-12
CA2159243A1 (en) 1996-03-31
JPH08102474A (ja) 1996-04-16
DE69521954T2 (de) 2001-11-15
KR960012397A (ko) 1996-04-20
EP0704899A2 (en) 1996-04-03
KR100209994B1 (ko) 1999-07-15
CN1066574C (zh) 2001-05-30
EP0704899B1 (en) 2001-08-01
CA2159243C (en) 2000-06-13
US5897337A (en) 1999-04-27
EP0704899A3 (en) 1997-08-20
DE69521954D1 (de) 2001-09-06

Similar Documents

Publication Publication Date Title
CN1066574C (zh) 制造芯片封装型半导体器件的方法
CN1162901C (zh) 半导体装置的制造方法
CN100573854C (zh) 半导体装置、电路基板以及电子设备
CN1143375C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1265455C (zh) 半导体器件及其制造方法
CN101076883A (zh) 制造互连元件的结构和方法，包括互连元件的多层线路板
CN1320965A (zh) 半导体封装及其制造方法
CN1187806C (zh) 电路装置的制造方法
CN1790651A (zh) 芯片集成基板的制造方法
JP2001144126A (ja) 半導体装置の製造方法および半導体装置
CN1311528A (zh) 半导体器件及其制造方法、电路板和电子装置
CN1185698C (zh) 半导体装置及其制造方法、电路板以及电子设备
CN1229330A (zh) 混合模块及其制造方法与其安装方法
CN1577813A (zh) 电路模块及其制造方法
CN1239589A (zh) 集成电路封装用的芯片级球形格栅阵列
CN1508968A (zh) 电子元件及其制造方法
CN1233205C (zh) 电路装置的制造方法
CN1758430A (zh) 半导体器件和半导体器件的制造方法
CN1383197A (zh) 半导体装置的制造方法及半导体装置
CN1191619C (zh) 电路装置及其制造方法
CN1211848C (zh) 电路装置的制造方法
CN101076890A (zh) 具有嵌埋于介电材料表面中的金属痕迹的相互连接元件的结构及其制造方法
JP2000349194A (ja) 半導体装置の製造方法および半導体装置
CN1254856C (zh) 电路装置的制造方法
KR20010069987A (ko) 반도체 장치

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030404

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20030404

Address after: Kawasaki, Kanagawa, Japan

Patentee after: NEC Corp.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1045345

Country of ref document: HK

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee