WO1998018164A1 - Dispositif a semi-conducteur, procede de fabrication, plaquette de circuit et substrat souple - Google Patents

Dispositif a semi-conducteur, procede de fabrication, plaquette de circuit et substrat souple Download PDF

Info

Publication number
WO1998018164A1
WO1998018164A1 PCT/JP1997/003459 JP9703459W WO9818164A1 WO 1998018164 A1 WO1998018164 A1 WO 1998018164A1 JP 9703459 W JP9703459 W JP 9703459W WO 9818164 A1 WO9818164 A1 WO 9818164A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
flexible substrate
manufacturing
semiconductor chip
gap holding
Prior art date
Application number
PCT/JP1997/003459
Other languages
English (en)
French (fr)
Inventor
Nobuaki Hashimoto
Original Assignee
Seiko Epson Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corporation filed Critical Seiko Epson Corporation
Priority to AU43220/97A priority Critical patent/AU4322097A/en
Priority to JP51551398A priority patent/JP3944915B2/ja
Priority to US09/091,291 priority patent/US6482673B2/en
Publication of WO1998018164A1 publication Critical patent/WO1998018164A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Definitions

  • the present invention relates to a semiconductor device and a method of manufacturing the same, a circuit board, and a flexible substrate, and more particularly to a semiconductor device having a flexible substrate disposed above an active surface of a semiconductor chip, a method of manufacturing the same, a circuit board, and a flexible substrate.
  • This semiconductor device is manufactured as follows. That is, a flexible substrate (also called a substrate) is arranged above the active surface of the semiconductor chip. This flexible board is provided with external electrodes for mounting. Next, the lead provided on the flexible substrate is cut and joined to the electrode of the semiconductor chip while gel-like resin is injected between the semiconductor chip and the flexible substrate to obtain a semiconductor device.
  • a flexible substrate also called a substrate
  • This flexible board is provided with external electrodes for mounting.
  • the lead provided on the flexible substrate is cut and joined to the electrode of the semiconductor chip while gel-like resin is injected between the semiconductor chip and the flexible substrate to obtain a semiconductor device.
  • the inspection can be reliably performed by packaging, and the resin between the semiconductor chip and the flexible substrate covers the active surface of the semiconductor chip, so that the quality can be assured. , Easy to handle.
  • the leads must be cut one by one and bonded one by one (so-called single, point, bonding). If you try to cut and connect all the leads at the same time, there will be no support for the flexible substrate, and the bonding position between the leads and the electrodes will shift. Therefore, the technique described in the above publication cannot adopt a method of joining all the leads at once. Therefore, mass production is inferior to batch bonding (gang'bonding).
  • the substrate itself has flexibility, various problems due to the radius of the substrate Not resolved. For example, when a gel-like resin is injected between a semiconductor chip and the substrate, there is a high possibility that uneven injection due to the radius occurs.
  • the external electrodes are located on the flexible substrate, the positions of the external electrodes are not absolutely fixed, and there is a possibility that trouble may occur particularly when connecting to the external substrate.
  • the flexible substrate is supported by a dedicated jig arranged so as to surround the semiconductor chip, but this jig must be newly prepared.
  • the present invention is to solve the above-described problems, and an object of the present invention is to provide a semiconductor device which can guarantee quality, is easy to handle, and has excellent reliability at the time of manufacturing, a manufacturing method thereof, and a circuit board Another object of the present invention is to provide a flexible substrate.
  • a method of manufacturing a semiconductor device includes a step of preparing a flexible substrate having a region overlapping with a semiconductor chip and having an external electrode forming portion on which an external electrode is formed formed in the overlapping region.
  • the semiconductor chip and the flexible substrate are arranged with the surfaces facing each other, with the gap holding portion interposed therebetween, and a bonding portion provided on the flexible substrate; Joining the electrode and
  • the present invention by preparing the flexible substrate as described above, it is possible to provide a package of the same size as a so-called chip size.
  • At least one of the surfaces is provided with a gap holding portion.
  • the semiconductor chip and the flexible substrate are arranged with the gap holding portion interposed therebetween, so that the gap between the two is reliably maintained. Therefore, there is no need to prepare a new jig for holding the gap.
  • the bonding portion of the flexible substrate and the electrode of the semiconductor chip are bonded together with the gap holding portion interposed therebetween, so that the bonding portion functions as a so-called support shaft at the time of bonding, so that reliable bonding is performed.
  • the gap holding portion formed in the step of providing the gap holding portion is provided in a region excluding a region corresponding to the external electrode forming portion. In other words, a portion that corresponds to the external electrode forming portion where the external electrode is formed is not provided with the gap holding portion. In this case, since the external electrode itself is not fixed at the gap holding portion, it is easy to move, and the thermal stress is easily alleviated.
  • the bonding portion and the electrode are collectively bonded from the viewpoint of mass productivity.
  • the problem of flexure of the flexible substrate is most likely to occur at the time of collective joining.
  • the problem of the radius of the flexible substrate is also effectively reduced. Can be prevented.
  • the method may further include forming a stress absorbing layer between the semiconductor chip and the flexible substrate.
  • This stress absorbing layer is capable of reducing the thermal stress caused by the difference in the thermal expansion coefficient between the semiconductor chip and the flexible substrate, and the thermal stress caused by the difference in the thermal expansion coefficient between the semiconductor chip and the external connection substrate (mounting substrate). Absorb.
  • the stress absorbing layer is formed in the state where the gap holding portion is present, the stress absorbing layer can be formed in a state where the gap is securely maintained, and the stress absorbing layer can be formed easily and reliably. .
  • the gap holding portion can be provided by printing a resin.
  • the gap holding portion can be formed by printing a solder resist by a screen printing method.
  • the gap holding section can be provided by discharging a resin by an inkjet method.
  • the ink jet method is a method widely used in printing, and is also used, for example, when marking a defective product after inspecting a semiconductor chip. This method uses a nozzle and sprays fine resin injected from the nozzle onto the object.
  • the ink jet method a resin that does not clog the head is used. If this ink jet method is used, many preparation steps (for example, setting of ink and squeegee plate), which are pre-printing steps, become unnecessary, and the steps can be further simplified as compared with the printing method. Also, for example, even when the semiconductor chip is formed on the active surface side, the gap holding portion can be provided without mechanical contact with the active surface, so that the active surface of the semiconductor chip is guaranteed. It is preferable from a viewpoint.
  • the gap holding portion is provided only on the surface of the semiconductor chip having the electrodes.
  • positional accuracy from the head to the object is required.
  • the semiconductor chip is formed of a rigid substrate, there is an advantage that positional accuracy is easily obtained.
  • the stress absorbing layer can be formed by injecting a molding material. By injecting the mold material, the stress absorbing layer can be formed including the region where the semiconductor chip and the flexible substrate overlap and are closed.
  • the resin since the resin is reliably spread between the semiconductor chip and the flexible substrate, a gap between the surface of the semiconductor chip and the flexible substrate is eliminated, preventing the accumulation of water and preventing corrosion.
  • a thermosetting resin can be used.
  • an ultraviolet curable resin may be used as the resin.
  • a member having a property of absorbing a stress between the semiconductor chip and the flexible substrate is used for the gap holding portion, and the member is brought into close contact with the opposing surface of the semiconductor chip and the flexible substrate. Thus, a stress absorbing layer is formed.
  • the gap holding portion is formed as the stress absorbing layer by securely bringing the semiconductor chip and the flexible substrate into close contact with both opposing surfaces. According to this, since the gap holding portion also serves as the stress absorbing layer, the process can be simplified.
  • the gap holding portion may be thermoplastic, and the step of forming the stress absorbing layer may include a step of applying heat and pressure to the gap holding portion. Since the gap holding portion is thermoplastic, a stress absorbing layer is formed by applying heat. Further, in a semiconductor device as a finished product, the gap holding portion easily absorbs stress when heated.
  • step of applying pressure it is preferable that partial pressurization is continuously performed by gradually shifting the pressurizing position of the gap holding unit.
  • the gap holding portion is provided only on a surface of the flexible substrate that is opposed to a surface having electrodes of the semiconductor chip.
  • the step of providing the gap holding portion is included in a step of forming a wiring pattern provided on a surface of the flexible substrate on the semiconductor chip side,
  • a desired portion may be etched to form a plurality of projections in one of the wiring patterns.
  • the gap holding portion can be formed, so that the step can be simplified.
  • a through hole is provided at a position corresponding to the convex portion on the flexible substrate,
  • the external electrode may be provided on a surface of the flexible substrate opposite to a surface on which the wiring pattern is provided, via the through hole.
  • An insulating resin may be applied to at least a position of the convex portion serving as the gap holding portion facing the semiconductor chip.
  • the semiconductor device manufactured by the above method is a semiconductor device manufactured by the above method.
  • the semiconductor chip On the semiconductor chip, the semiconductor chip is arranged so as to overlap with the semiconductor chip with a predetermined gap, and an external electrode forming portion is located in the overlapped region, and is electrically connected to the external electrode forming portion.
  • a flexible substrate that is connected and has a joint that is joined to the electrode of the semiconductor chip;
  • a gap holding portion provided at a position other than the position corresponding to the external terminal forming portion and holding the gap;
  • an active area of the semiconductor chip is located in the overlapping area of the flexible substrate.
  • the active region of the semiconductor chip is protected by the flexible substrate, and the function of protecting the active surface of the semiconductor chip can be added without increasing the number of components.
  • a stress absorption layer located between the semiconductor chip and the flexible substrate may be included.
  • the stress absorption layer may be provided at a position corresponding to the external terminal formation portion.
  • the gap holding portion may be formed using at least a part of a wiring pattern of the flexible substrate.
  • one wiring pattern is provided with a plurality of protrusions, at least one of the plurality of protrusions serves as the gap holding portion, and at least one of the other protrusions has an electrode of the semiconductor chip. It is preferable to form a joint with the above.
  • An external electrode is formed at a position on the opposite side of the flexible substrate opposite to the side on which the wiring pattern is provided, and at a position opposite to a position at which the projection serving as the gap holding section is provided. May be performed.
  • the gap holding portion may be made of resin, and may also serve as the stress absorbing layer.
  • the resin may be a thermoplastic resin.
  • the semiconductor device can be mounted on a circuit board. That is, as a circuit board on which the semiconductor device is mounted, the semiconductor device according to any one of the above is electrically connected via an external electrode forming portion of the semiconductor device.
  • an external electrode formed on the external electrode forming portion may be directly connected to a connecting portion of the substrate.
  • flexible substrates used in semiconductor devices include:
  • a flexible substrate comprising: a base portion; and a wiring pattern provided on one surface of the base portion,
  • a plurality of protrusions are formed in one wiring pattern, and through holes are formed corresponding to respective positions of the plurality of protrusions in the base portion.
  • the plurality of protrusions include a connection portion with a semiconductor chip electrode, and a gap holding portion,
  • an insulating layer is provided on a surface of the convex portion corresponding to the gap holding portion.
  • a gap holding portion made of resin may be provided at a position other than the joining portion on the side having the joining portion.
  • the gap holding section may be a thermoplastic resin.
  • FIG. 1 is a cross-sectional view of the semiconductor device according to the first embodiment
  • FIG. 2 is a cross-sectional view of the semiconductor device according to the second embodiment
  • FIG. 3 is a cross-sectional view of the semiconductor device according to the third embodiment.
  • FIG. 4 is a cross-sectional view illustrating a manufacturing process of the semiconductor device according to the fourth embodiment.
  • FIG. 5 is a cross-sectional view of the semiconductor device according to the fifth embodiment.
  • FIGS. 6A and 6B are a plan view and a cross-sectional view of the semiconductor device according to the sixth embodiment.
  • FIG. 8 is a cross-sectional view of a semiconductor device according to the seventh embodiment.
  • FIG. 8 is a cross-sectional view illustrating a manufacturing process of the semiconductor device according to the eighth embodiment.
  • FIG. 10 is a diagram illustrating a manufacturing process of the semiconductor device according to the embodiment.
  • FIG. 10 is a cross-sectional view of the semiconductor device according to the tenth embodiment.
  • FIG. 11 is a diagram illustrating the first to tenth embodiments.
  • FIG. 1 is a view showing a circuit board on which a semiconductor device manufactured by the above method is mounted.
  • FIG. 1 is a cross-sectional view illustrating a semiconductor device according to the first embodiment.
  • the flexible substrate 12 covers the front surface side of the semiconductor chip 10, that is, the active surface side. Therefore, the planar size of the package is close to the chip size.
  • the semiconductor chip 10 is of a peripheral type in which a plurality of electrodes 14 are provided around four sides of a rectangular active surface 10a.
  • the end of the electrode 14 is drawn so as to coincide with the end of the semiconductor chip 10, but the end of the electrode 14 is actually closer to the end of the semiconductor chip 10. Is also located at a slightly retracted position.
  • the present embodiment can be applied to a semiconductor chip in which electrodes are provided only on one, two, or three sides of the active surface.
  • the gap holding material 16 is formed of, for example, a solder resist, but may be formed of a thermosetting or ultraviolet curable resin. Also, the gap holding material 16 may be formed of any other material as long as it has a property of maintaining a certain shape after bonding, even if external energy (heat, pressure, etc.) is applied during bonding. Good, with or without adhesion.
  • the height of the gap holding material 16 depends on the substrate to be mounted and the semiconductor chip. From the viewpoint of a structure for relaxing the stress of 10, the higher, the better. However, the higher the height, the larger the external dimensions of the semiconductor device as a matter of course. In some cases, some ingenuity is required between the gaps.
  • the height of the gap holding material 16 should be in the range of about 10 to 30 ⁇ m, especially about 20 to 30 ⁇ m. Is preferred.
  • a flexible board 12 is mounted on the gap holding member 16.
  • the flexible substrate 12 has a thin film base (generally about 25 to 125 ⁇ m thick) with a wiring pattern of about 5 to 35 ⁇ m formed on it. It is easy to bend, wavy, curled, and so on.
  • the flexible board 12 can be attached without bending by interposing the gap holding member 16 between the semiconductor chip 10 and the flexible board 12. Then, a uniform gap is formed between the flexible substrate 12 and the semiconductor chip 10 while eliminating the deflection of the flexible substrate 12.
  • the gap holding member 16 supports the flexible substrate 12 with a predetermined space between the active surface 10 a and the flexible substrate 12.
  • the flexible substrate is attached while bonding the leads.
  • the flexible substrate 12 since there is no gap holding material 16, it is difficult to form a uniform gap, and as a result, the flexible substrate 12 cannot be attached without bending. Therefore, a region where resin cannot be injected may occur between the flexible substrate and the semiconductor chip. Further, the position of the flexible substrate may be shifted, and the position of the external terminal may be shifted.
  • the flexible board 12 can be attached at an appropriate position without bending by the interposition of the gap holding material 16. This enables a plurality of leads 20 to be collectively bonded. In addition, from the viewpoint of eliminating the bending, the gap is maintained only at the position where the flexible substrate 12 is bent. It is enough if timber 16 is provided.
  • the stress absorption layer 26 is formed immediately below the external electrode 22, and thermal stress can be effectively absorbed. Further, in order to form the stress absorbing layer 26 widely, it is preferable to provide the gap holding material 16 in as small a region as possible.
  • the area where the gap holding material 16 is provided is determined based on the flexibility of the flexible substrate 12 and the like. For example, when the flexible substrate 12 is thin and easy to bend, the gap holding member 16 may be provided on the entire active surface area of the other semiconductor chip, avoiding the area directly below the external electrode 22.
  • the flexible substrate 12 is slightly smaller than the active surface 10a or has an equivalent shape. Further, the flexible substrate 12 is formed by forming a wiring pattern 18 on the base portion 13, and the wiring pattern protrudes from the outer periphery of the base portion 13. The portion of the wiring pattern 18 protruding from the outer periphery of the base portion is referred to as a lead 20.
  • An external electrode 22 is provided on the wiring pattern 18. In the wiring pattern 18, a place where the external electrode 22 is provided is referred to as an external electrode forming part. In this embodiment, a so-called land is used as the external electrode forming portion, in which an area slightly larger than the width of the wiring pattern is secured.
  • the external electrodes are provided in a range not exceeding the semiconductor chip 10, that is, in an area of the semiconductor chip. At least one or more external electrodes are provided in the area, and most external electrodes are all provided in the same area.
  • a ball-shaped or a base-shaped solder is used for the external electrode 22.
  • a member for improving the height accuracy may be used.
  • a conductive member such as copper, silver, or gold, whose current shape is maintained with respect to the melting temperature of the solder, in other words, a member having a melting temperature higher than the melting temperature of the solder may be used.
  • the member for joining to the external substrate, the member may be formed into a ball shape and its outer periphery may be covered with solder, or solder may be applied in advance on the external substrate on which the component is mounted.
  • the lead 20 is bent, and the leading end side of the lead is used as a bonding portion 24 facing the electrode of the semiconductor chip 10. That is, the bonding portion 24 is bonded to the electrode 14 of the semiconductor chip 10.
  • a stress absorbing layer 26 is formed between the flexible substrate 12 and the semiconductor chip 10.
  • the stress absorbing layer 26 is formed by injection of a molding material. Therefore, since the stress absorbing layer 26 is formed to cover the surface of the active surface 10a of the semiconductor chip 10, the active surface 10a is protected. And corrosion can be prevented. Further, the stress absorbing layer 26 has an electrical insulating property, and can prevent electrical conduction between the active surface 10a of the semiconductor chip 10 and the outside.
  • the stress absorbing layer 26 has thermoplasticity. Therefore, the stress absorbing layer 26 can absorb thermal stress caused by a difference in thermal expansion coefficient between the flexible substrate 12 and the semiconductor chip 10.
  • the gap holding material 16 and the stress absorbing layer 26 are formed separately, an optimum material can be used for each.
  • the reliability is further increased by synergistic effect with the stress absorbing layer 26 by making the gap holding member 16 flexible.
  • the semiconductor chip 10, the base part 13, and the wiring pattern 18 are viewed from the semiconductor chip side so that the semiconductor chip 10 and the base part 13 face each other. If a member having electrical insulation properties such as a gap holding portion and a stress absorbing layer is provided, the base portion and the wiring pattern are disposed in reverse, that is, the semiconductor chip 10 and the wiring pattern are provided so as to face each other. You may. In this case, a through-hole is provided in the base to allow electrical connection between the wiring pattern and the external electrode 22. Must be able to
  • a method for manufacturing the semiconductor device will be described.
  • a flexible substrate 12 provided with a wiring pattern 18, leads 20 and external electrodes 22 is prepared.
  • the wiring patterns 18 and the leads 20 must be already formed at this stage of preparation, but the external electrodes 22 need not necessarily be provided at this stage.
  • the external electrode 22 may be provided in a subsequent step, for example, after the flexible substrate and the semiconductor chip are joined.
  • the lead 20 does not have to be bent as shown in FIG. 1, but may be in a state extending straight from the wiring pattern 18.
  • a solder resist is applied on the wiring pattern 18 in a region other than the region where the external electrode 22 is provided so as to achieve electrical insulation from the outside.
  • the flexible substrate 12 is formed so as to have a region overlapping above the active surface side of the semiconductor chip when assembled as a semiconductor device. In particular, it is located in a region where the base portions of the flexible substrate overlap. Further, an external electrode forming portion on which an external electrode is formed is formed on the base portion in the overlapping area. By adopting this form, external electrodes can be formed in the area of the semiconductor chip, which conforms to the so-called chip size / scale package standard.
  • the flexible substrate 12 is provided with a gap holding material (gap holding portion) 16. More specifically, the surface of the flexible substrate opposite to the surface having the electrodes 14 of the semiconductor chip, and in this figure, the surface of the flexible substrate 12 opposite to the surface on which the wiring pattern 18 is formed, the gap holding material 1 6 is provided. In other words, the gap holding material 16 is provided on the surface of the lead 20 on the side where the bonding surface of the bonding portion 24 with the electrode 14 is located.
  • the gap holding material 16 is formed by applying or discharging a resin by screen printing or an ink jet method. Alternatively, the gap holding may be provided by pasting.
  • the resin used is a solder resist that is thermosetting or ultraviolet curable, and is heated or irradiated with ultraviolet rays as necessary.
  • the flexible substrate 12 When forming the gap holding material 16 with the solder resist, the flexible substrate 12 is used. Continuing with the step of applying solder resist to It can be carried out. This can facilitate the operation.
  • the solder resist applied to the flexible substrate 12 plays a role of a protective film as an electrical and mechanical protection for the leads 20.
  • the gap holding material 16 may not be provided on the flexible substrate 12 side, but may be provided on the semiconductor chip side, or may be provided on both sides.
  • the gap holding member 16 is provided on the semiconductor chip side, it is preferable to use an inkjet method.
  • the ink jet method the gap holding member 16 can be provided without directly touching the semiconductor chip surface unlike the printing method.
  • it is preferable to use the ink jet method because the semiconductor chip can easily meet the demand for positional accuracy.
  • the inkjet method it is necessary to accurately set the distance between the nozzle and the object (in this case, the semiconductor chip), and in that sense, it is a favorable method for a semiconductor chip having a rigid substrate. is there.
  • a marking device for marking a defective semiconductor chip can be generally used, and equipment investment can be reduced by using general-purpose technology and equipment, thereby reducing costs. There is a great advantage in reduction.
  • the gap holding agent 16 is formed at a position excluding a region corresponding to the external electrode 22.
  • the flexible substrate 12 is placed on the semiconductor chip 10 via the gap holding material 16. Then, while bending the lead 20, the joint portion 24 is joined to the electrode 14 of the semiconductor chip 10.
  • a plurality of leads 20 are provided on the flexible substrate 12, and all the leads 20 are bonded to the electrodes 14 collectively.
  • a general-purpose device is used. A method of bonding a plurality of leads at once is well known and will not be described in detail. In addition, from the viewpoint of mass productivity, it is preferable to perform collective bonding (so-called gang-bonding), but it is not always necessary to perform collective bonding. good.
  • a molding material is poured between the semiconductor chip 10 and the flexible substrate 12.
  • a hole (not shown) is formed in the flexible substrate 12 or Alternatively, a molding material is injected using a gap between adjacent leads 20.
  • the mold material may be in a gel form, but is preferably solidified to some extent.
  • the molding material becomes the stress absorbing layer 26.
  • the stress absorbing layer 26 it is preferable that the stress absorbing layer 26 be located at least immediately below the external electrode 22.
  • a gap can be provided between the semiconductor chip 10 and the flexible substrate 12 by the gap holding member 16. This gap is for forming the stress absorbing layer 26. And there is no need to prepare dedicated equipment to create the gap.
  • a plurality of leads 20 can be collectively bonded using a general-purpose device.
  • FIG. 2 is a diagram illustrating a semiconductor device according to the second embodiment.
  • the semiconductor device shown in the figure is characterized by the gap holding members 116 and 117 and the stress absorbing layer 126.
  • the other configuration is the same as that of the semiconductor device shown in FIG. 1, and thus the same reference numerals are given and the description is omitted.
  • the gap holding member 117 is provided at the end of the flexible substrate 12. Accordingly, the end of the flexible substrate 12 is supported, so that the gap holding member 116 provided at the center of the flexible substrate 12 can be made smaller.
  • the gap retaining material 116 is used at the maximum, the maximum area in which the gap can be arranged is all areas except the area immediately below the external electrode. Therefore, the gap holding members 116 and 117 may be used separately for each part. However, for example, when the parts are arranged in the maximum area, the parts are integrated. (Not shown, but connected except for some parts). That is, the holes may be formed so as to be arranged only at corresponding locations, that is, positions just below the external electrodes.
  • the stress absorbing layer 126 can be formed in a region directly below the external electrode 22, and heat stress can be effectively absorbed.
  • the lead 20 projecting from the end of the flexible board 12 is bent, and the end of the flexible board 12 is provided with a gap holding member 117. Therefore, when bending the lead 20, the stress can be supported by the gap holding material 117, and the bonding process of the lead 20 can be favorably performed.
  • an external pressure that bends the lead 20 it is preferable to provide a gap holding member 117 particularly at the end of the base portion. However, even if the lead 20 is not bent, it is more reliable to provide the gap holding material 117 when an external pressure is applied to the flexible substrate, for example, at the time of bonding.
  • FIG. 2 is a diagram showing the semiconductor device according to the second embodiment, but its manufacturing method is almost the same as the method described in the first embodiment. In other words, there is only a slight change in the method of forming the gap holding material due to the increased area where the gap holding material is provided. There is no problem if the gap holding materials 1 16 and 1 17 are formed at once or separately. Further, it may be formed continuously (in a connected state) or may be formed so as to be present intermittently for each part.
  • a wiring pattern 218 is formed on the surface on the active surface 10a side of the flexible substrate 212.
  • a through hole 2 12 a is formed in the flexible substrate 2 12, and the external electrode 2 2 2 protrudes from the wiring pattern 2 18 to the opposite side through the through hole 2 1 2 a. Is formed.
  • a lead 220 projects from an end of the flexible substrate 212. The lead 220 is bent at a gentler angle than the lead 20 shown in FIG.
  • the stress between the flexible substrate 2 12 and the active surface 10 a An absorption layer 226 is provided to absorb heat stress. Further, according to the present embodiment, since the wiring pattern 218 is formed on the side where the stress absorbing layer 226 is provided, the wiring pattern 218 is protected by the stress absorbing layer 226. Thus, the formation of the protective film for the wiring pattern 218 can be omitted.
  • the position where the gap holding member is provided may correspond to any of the positions described in other embodiments.
  • This manufacturing method is different from the first embodiment in that a flexible substrate having a slightly different shape is prepared, and the surface of the flexible substrate facing the semiconductor chip is opposite to the direction shown in FIG. It is the point which was arranged in.
  • FIG. 4 is a cross-sectional view illustrating a manufacturing process of the semiconductor device according to the fourth embodiment.
  • the semiconductor chip 30 used in the present embodiment is the same as the semiconductor chip 10 of FIG.
  • the gap holding member 34 is provided in advance on the active surface 30a of the semiconductor chip 30.
  • resin is applied or discharged by screen printing or an ink jet method, and leads 2
  • a gap holding material 34 is provided on the semiconductor chip 30. Then, the flexible substrate 36 is connected to the semiconductor chip via the gap holding material 34.
  • the semiconductor device is mounted on the substrate 30 and a stress absorbing layer (not shown) is formed by injection of a molding material.
  • the flexible substrate 36 is provided with a wiring pattern 38 on the surface of the base portion 37 on the semiconductor chip 30 side.
  • the wiring pattern 38 is provided with solder bumps 40 as external electrodes.
  • the solder bump 40 protrudes from the through hole 36a formed in the base portion 37 to the surface of the base portion 37 opposite to the surface on the semiconductor chip 30 side.
  • the solder bumps 40 need not always be provided at this stage, but may be provided in subsequent steps, for example, after the joining of the projections 42 and the electrodes 32 is completed.
  • the wiring pattern 38 has a projection 42 formed at a position corresponding to the electrode 32 of the semiconductor chip 30.
  • This convex part 4 2 Is formed by etching the wiring pattern 38.
  • the projection forming method does not need to be limited to etching.
  • bumps may be formed by, for example, a transfer bump method, or may be formed by using various known methods.
  • the convex portion 42 is bonded to the electrode 32 of the semiconductor chip 30 as a bonding portion.
  • the flexible substrate, particularly the wiring pattern is arranged almost straight without bending. Therefore, external stress (external stress) is not applied to the wiring pattern 38, and the wiring pattern 38 is hardly cracked, so that the reliability can be improved.
  • the height of the gap holding material 34 is substantially equal to or less than the sum of the heights of the projections 42 and the electrodes 32 so as not to hinder the joining between the projections 42 and the electrodes 32. Has become.
  • the convex portion may not be provided on the wiring pattern 38 side. In that case, a bump may be formed on the electrode 32 of the semiconductor chip 30 to cope with the problem.
  • the wiring pattern 38 is provided on the surface of the base portion 37 on the semiconductor chip 30 side. In other words, the wiring pattern 38 is provided between the base portion 37 and the semiconductor chip 30. Therefore, even if the wiring pattern 38 is not covered with a solder resist or the like, electrical insulation is achieved by the gap holding material 34 and the stress absorbing layer (not shown) made of the molding material (resin).
  • the gap holding member 34 is provided directly on the semiconductor chip 30. As described above, since the gap holding member 34 is provided by printing or the like, it is in close contact with the active surface 30a. Therefore, no gap is formed between the active surface 30a and the gap holding member 34. When the active surface 30a is covered with the stress absorbing layer, the area other than the electrode 32 on the active surface 30a is entirely covered with the resin, and there is no water accumulation area. Is improved.
  • the gap holding member 34 may be provided in advance on the flexible substrate 36.
  • the gap holding material 34 in the step of forming a protective film on the wiring pattern 38 formed on the flexible substrate 36, for example, in the step of printing a solder resist, the gap holding material 34 can be formed using the solder resist.
  • the flexible substrate 36 of the present embodiment since the wiring pattern 38 is formed on the active surface 30a side of the semiconductor chip 30, a projection is formed on the protective film of the wiring pattern 38.
  • the gap holding material 34 can be formed.
  • the flexible substrate 12 used in the first embodiment shown in FIG. 1, that is, the wiring pattern is located outside.
  • the substrate may be used as it is.
  • FIG. 5 is a diagram illustrating a semiconductor device according to a fifth embodiment.
  • the semiconductor device shown in the same figure is different from the semiconductor device manufactured by the process shown in FIG. .
  • the gap holding material 134 is provided at a position avoiding directly below the solder bump 40. Specifically, it is provided from the end of the flexible substrate 36.
  • the stress absorbing layer 135 can be provided directly below the solder bump 40. Then, the thermal stress applied to the solder bumps 40 can be absorbed just below the solder bumps 40.
  • FIG. 6A is a plan view showing a semiconductor device according to the sixth embodiment
  • FIG. 6B is a cross-sectional view taken along line BB of FIG. 6A.
  • a plurality of electrodes 302 are provided in a zigzag pattern at the center of the semiconductor chip 300. Further, on the flexible substrate 310, a wiring pattern 3122 is formed on the active surface 300a side of the semiconductor chip 300.
  • the wiring board 312 has a projection 3114 joined to the electrode 302 and an external through a through hole 310a formed in the flexible substrate 310. Electrodes 320 are formed.
  • a stress absorption layer 340 is provided between the flexible substrate 310 and the active surface 300a via a gap holding member 330. More specifically, since the gap holding member 330 is provided so as not to be directly below the external electrode 320, the stress absorbing layer 340 is formed immediately below the external electrode 320. Thus, heat stress can be effectively absorbed.
  • a so-called array type semiconductor chip in which electrodes are arranged in a plurality of rows and a plurality of columns.
  • the present invention can be applied to the battery pack as well as the present embodiment.
  • FIG. 7 is a diagram illustrating a semiconductor device according to a seventh embodiment.
  • a plurality of electrodes 302 are provided on the active surface 300a in a staggered manner.
  • a wiring pattern 352 is formed on the side opposite to the active surface 300a, and external electrodes 354 are formed on the wiring pattern 352.
  • a hole 350 a is formed in the vicinity of the electrode 302 on the flexible substrate 350, and a lead 365 is protruded inside the hole 350 a. I have. This lead 3
  • a stress absorption layer 370 is provided between the flexible substrate 350 and the active surface 300a via a gap holding member 360. More specifically, the gap holding member 360 is provided so as not to be directly below the external electrode 354, so that the stress absorbing layer 370 is formed directly below the external electrode 354. Thus, heat stress can be effectively absorbed. Further, in order to improve the bonding property, it is preferable to dispose the gap retaining material 360 on the hole 350a side to the end thereof as shown in FIG.
  • FIG. 8 is a cross-sectional view showing a manufacturing step of the semiconductor device according to the eighth embodiment.
  • a semiconductor device as a finished product has a semiconductor chip 50, a flexible substrate 54, and a stress absorbing layer 69.
  • the semiconductor chip 50 is the same as the semiconductor chip 10 of FIG.
  • the flexible substrate 54 has a base portion 56 and a wiring pattern 58 provided thereon.
  • the wiring pattern 58 has solder bumps as in the embodiment of FIG.
  • solder bumps 64 In order to provide the solder bumps 64, an opening is provided in the base portion, and a pad region 58a is formed by using the wiring as it is. This pad region 58a is generally formed to be larger than the pattern width in order to provide an external electrode.
  • the wiring pattern 58 is the same as the embodiment of FIG. As described above, since it is provided on the back side of the flexible substrate 54, it is protected from being exposed to the outside.
  • a plurality of convex portions 60 and 62 are formed on the wiring pattern 58.
  • the projection 60 is used as a joint with the electrode 52 of the semiconductor chip 50.
  • a bonding tool 68 is inserted into a tool hole 56 a formed in the base portion 56, and bonding between all the convex portions 60 and the electrodes 52 is performed in a lump.
  • a general-purpose device can be used as the bonding tool 68.
  • the flexible substrate 54, particularly the wiring pattern 58 is arranged almost straight without bending. Therefore, external stress (external stress) is not applied to the wiring pattern 58, and the wiring pattern 58 is hardly cracked, thereby improving reliability.
  • the projection 62 is provided on the surface of the wiring pattern 58 opposite to the solder bump 64 in the pad region 58a. Since the pad region 58a is relatively wide, the convex portion 62 can be formed large. However, if the size is not considered, the protrusion 62 may be formed at a position other than the pad region 58a. In this case, since the stress absorbing layer 69 can be provided directly below the solder bump 64, thermal stress can be effectively absorbed. It is to be noted that the convex portion 62 may be formed integrally with the wiring pattern 58 or may be formed separately from the wiring pattern 58 in the same manner as the previous embodiment.
  • a solder resist 66 is applied to the surface of the convex portion 62 for electrical insulation from the active surface 50a.
  • the solder resist 66 may slightly protrude from the surface of the projection 62.
  • the projections 60 and 62 are formed by etching the surface of the wiring pattern 58. Therefore, when forming the convex portion 60 as a joining portion, the convex portion 62 can be formed at the same time without increasing the etching step.
  • the convex portion 62 and the solder resist 66 have a function as a gap holding material. Then, a molding material is injected into this gap to provide the stress absorbing layer 69. Further, the total height of the convex portion 62 and the solder resist 66 is set so as not to hinder the bonding between the convex portion 60 and the electrode 52. Is almost equal to or less than the height of
  • a flexible substrate 54 having a wiring pattern 58 having convex portions 60 and 62 is prepared.
  • the protrusions 60 and 62 may be integral or separate as described above. However, the surface of the convex portion 62 must be insulated.
  • the flexible substrate 54 is placed on the semiconductor chip 50, and the projection 60 and the electrode 52 are bonded.
  • a molding material is injected between the flexible substrate 54 and the semiconductor chip 50 to form the stress absorbing layer 69, whereby a semiconductor device can be obtained.
  • solder bumps 64 it does not matter whether the solder bumps 64 are formed before or after the bonding (bonding) between the electrode 52 and the projection 60. However, if solder bumps are formed before bonding, the bonding tool must be shaped so as to avoid the solder bumps, as shown in the figure.
  • a dedicated jig is not required, the mounting and assembling process can be performed by a general-purpose assembling apparatus, and an increase in manufacturing cost can be suppressed.
  • FIGS. 9A to 9C are diagrams illustrating the steps of manufacturing the semiconductor device according to the ninth embodiment.
  • the semiconductor chip 70 is a conventional one having an electrode 72 on an active surface 70a.
  • the flexible substrate 74 has a base portion 76 on which a wiring pattern 78 is provided.
  • the base portion 76 has a through hole 80 formed therein.
  • the through holes 80 are for providing solder bumps as external electrodes. Since the solder bumps are the same as those shown in FIGS. 4 and 8, description and illustration are omitted.
  • the wiring pattern 78 has a projection 82 as a joint with the electrode 72.
  • the projections 82 are also formed by etching.
  • an intervening layer 84 is provided on the flexible substrate 74.
  • the intervening layer 84 is provided on the flexible substrate 74, but the intervening layer 84 may be provided in advance on the semiconductor chip side.
  • the intervening layer 84 is provided by applying a flexible adhesive to the wiring pattern 78 of the flexible substrate 74.
  • the intervening layer 84 is formed in a tape shape in advance. Therefore, it may be attached to the wiring pattern 78.
  • a tape having an adhesive property on only one surface may be used as an intervening layer, and a wiring pattern may be formed on the other surface of the tape by vapor deposition or the like.
  • the intervening layer 84 functions as a gap holding section and a stress absorbing layer.
  • the intervening layer 84 is a member that holds the gap and a member that absorbs thermal stress as it is.
  • the stress absorbing layer is preferably made of a composition having flexibility and thermoplasticity or thermosetting properties, such as polyimide.
  • the intervening layer 84 is provided so as to avoid the vicinity of the convex portion 82 of the wiring pattern 78. Therefore, it is possible to prevent the intervening layer 84 from covering the convex portion 82. In this way, bonding failure due to the intervening layer 84 interposed between the convex portion 82 and the electrode 72 can be prevented.
  • the flexible substrate 74 is arranged above the active surface 70 a of the semiconductor chip 70. Specifically, the flexible substrate 74 is arranged so that the projections 82 of the wiring pattern 78 are located on the electrodes 72.
  • a flexible substrate 74 is mounted on the semiconductor chip 70. Then, the jig 86 presses and heats the intervening layer 84 from above the flexible substrate 74. By being pressed, the intervening layer 84 comes into close contact with the active surface 70 a of the semiconductor chip 70. Further, when the intervening layer 84 is thermoplastic, the adhesiveness is improved by being heated.
  • the jig 86 may use a tool having a flat contact surface, as is well known, but on the other hand, as shown in FIG. 9B, the contact surface with the flexible substrate 74 has a curved surface. May be provided. Therefore, when the jig 86 is pressed so as to roll, the pressing position is gradually shifted, and partial pressing is continuously performed. As a result, a gap between the intervening layer 84 and the active surface 70a is extruded. Eliminating the voids eliminates air bubbles and prevents water from accumulating.
  • FIG. 9C the convex portion 82 and the electrode 72 are bonded using a bonding tool 88.
  • the cross-sectional shape of the tool 88 is concave, and the convex portion of the tool 88 is provided on two sides.
  • the convex portion of the tool may be provided in accordance with the bonding position.
  • the tool may be provided on all four sides, or is not limited to this.
  • the bonding operation is facilitated.
  • the intervening layer 84 may be bonded to the semiconductor chip 70 after the convex portion 82 and the electrode 72 are positioned and bonded.
  • the intervening layer 84 functions as a stress absorbing layer, there is no need to inject a molding material as a stress relaxing layer.
  • a molding material may be positively injected near the convex portion 82 of the wiring pattern 78. The cost can be reduced by omitting expensive mold materials.
  • no molding material is injected, the possibility of voids on the active surface 70a is reduced, and the yield is improved.
  • FIG. 10 is a diagram illustrating a semiconductor device according to the first embodiment.
  • the semiconductor device shown in the figure is a modification of the semiconductor device shown in FIG. 9C, and the same components are denoted by the same reference numerals and description thereof will be omitted.
  • the intervening layer 18 4 provided on the flexible substrate 74 is provided only directly below the external electrode 18 3.
  • the intervening layer 184 is made of an adhesive like the intervening layer 84 shown in FIG. 9C. Therefore, the intervening layer 18 4 forms a gap between the flexible substrate 74 and the active surface 70 a and bonds them together. However, since the intervening layer 184 is smaller than that shown in FIG. 9C, the adhesive strength is poor.
  • resin 185 is injected between the flexible substrate 74 and the active surface 70a.
  • the resin 185 bonds the flexible substrate 74 to the active surface 70a and protects the active surface 70a from moisture. Therefore, Resin 185 does not have the properties necessary for stress absorption.
  • the flexible substrate 74 and the active surface 70a are bonded, and the active surface 70a is protected from moisture. In this way, sufficient stress absorption can be achieved while reducing the area where the intervening layer 184 is provided.
  • FIG. 11 shows a circuit board 100 on which the semiconductor device 110 manufactured by applying the first to tenth embodiments is mounted.
  • the present invention is not limited to the above embodiment, and various modifications are possible.
  • the flexible substrate is configured using a film carrier tape.
  • the mounting and assembling process of the semiconductor device can be performed on a general-purpose ILB (Inner-Lead-Bonding) line corresponding to TAB (Tape-Automated-Bonding) technology.
  • the flexible substrate especially the base
  • the flexible substrate may have to be slightly larger than the active surface of the semiconductor chip due to the manufacturing process.
  • Each flexible substrate is integrated as a film-carrying tape, which is ultimately cut off, but requires a hanging portion before that. This hanging portion is usually cut off last, but because of the accuracy of the cutting device, cutting at the interface of the semiconductor device is generally very difficult.
  • the width is not increased in all the directions of the semiconductor chip, for example, of the four directions, the two opposing directions are formed wider than the semiconductor chip width, but the other two directions are wider than the semiconductor chip width. It is also possible to form a narrower portion and provide a hanging portion on the side having a larger width.
  • the above-described embodiment is a so-called fan-in type semiconductor device, but is not limited to this. Then, the present invention may be applied.
  • FIGS. 1 to 9C are cross-sectional views, a state is shown in which the leads are arranged in two directions, but wiring patterns are actually arranged from a plurality of directions. Note that it does not prevent the wiring patterns from being arranged from two directions.
  • the bumps are formed on the flexible substrate.
  • bumps may be provided on the semiconductor chip side by using various well-known bump forming techniques such as providing gold bumps on the chip side.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

明細書
半導体装置及びその製造方法、 回路基板並びにフレキシブル基板 技術分野
本発明は、 半導体装置及びその製造方法、 回路基板並びにフレキシブル基板に 関し、 特に、 半導体チップの能動面の上方にフレキシブル基板が配置される半導 体装置及びその製造方法、 回路基板並びにフレキシブル基板に関する。 背景技術
半導体装置の高密度実装を追求すると、 ベアチップ実装が理想的である。 しか しながら、 ベアチップの状態では、 品質の保証及び取り扱いが難しい。 そこで、 ベアチップをパッケージ化したものであって、 パッケージサイズがべァチップの サイズに近い半導体装置として、 例えば、 国際公開 W O 9 5 / 0 8 8 5 6号公報 に記載される半導体装置が提案されている。
この半導体装置は次のようにして製造される。 すなわち、 半導体チップの能動 面の上方にフレキシブル基板 （基板ともいう） を配置する。 このフレキシブル基 板には、 実装のための外部電極が設けられている。 次に、 フレキシブル基板に設 けられたリードを切断しながら半導体チップの電極に接合し、 半導体チップとフ レキシブル基板との間にゲル状の樹脂を注入して半導体装置を得る。
この半導体装置によれば、 パッケージ化したことで検査が確実に行えること、 また、 半導体チップとフレキシブル基板との間の樹脂が、 半導体チップの能動面 を覆うので品質の保証が可能であり、 かつ、 取り扱いも容易である。
ただし、 上記技術によれば、 リードを 1本づっ切断して 1本づっボンディング (いわゆる、 シングル，ポイント ，ボンディング） をしなければならない。 全て のリードを同時に切断して接続しょうとすると、 フレキシブル基板を支持するも のがなくなって、 リードと電極との接合位置がずれてしまう。 したがって、 上記 公報に記載の技術では全てのリードを一括接合する方式を採ることができない。 従って量産性の点では一括接合 （ギャング 'ボンディング） に比べ劣る。
また、 基板自体がフレキシブル性を有する故、 基板の橈みに起因する諸問題が 解決されない。 例えば、 半導体チップと該基板との間にゲル状の樹脂を注入する 際、 橈みに起因した注入ムラが発生する可能性が充分にある。 また、 外部電極は フレキシブル基板上に位置するので、 絶対的な位置固定がなされず、 特に外部基 板との接続時に支障をきたす可能性がある。
また、 フレキシブル基板は、 半導体チップを包囲するように配置される専用治 具によつて支持されるが、 この治具を新たに用意しなければならない。
本発明は、 上述したような課題を解決するものであり、 その目的は、 品質保証 が可能で取り扱いも容易であって、 更に製造時の信頼性に優れた半導体装置及び その製造方法、 回路基板並びにフレキシブル基板を提供することにある。
また、 更に、 量産性に優れ、 従前の製造装置をそのまま利用して製造可能な半 導体装置及びその製造方法、 回路基板並びにフレキシブル基板を提供することに ある。 発明の開示
本発明に係る半導体装置の製造方法は、 半導体チップに重なる領域を有すると ともに外部電極の形成される外部電極形成部が前記重なる領域内に形成されたフ レキシブル基板を用意する工程と、
前記半導体チップにおける電極を有する面及び前記フレキシブル基板における 前記半導体チップの電極を有する前記面に相対向して配置される面の少なくとも いずれか一方にギヤップ保持部を設ける工程と、
それそれの前記面を対向させて、 前記ギヤップ保持部を介在させた状態で前記 半導体チップと前記フレキシブル基板とを配置して、 前記フレキシブル基板に設 けられた接合部と、 前記半導体チップの前記電極とを接合する工程と、
を含む。
本発明によれば、 上記のようなフレキシブル基板を用意することで、 いわゆる チップサィズと同程度のパッケージが提供できる状態下にある。 その状態におい て、 半導体チップにおける電極を有する面と、 フレキシブル基板における半導体 チップの電極を有する面に相対向して配置される面、 言い換えるとフレキシブル 基板において電極との接合部が位置する側の面と、 が対向して配置される。 少な くともいずれかの面には、 ギャップ保持部が設けられる。 そして、 ギャップ保持 部が介在した状態で、 半導体チップとフレキシブル基板とが配置されるので、 両 者の間のギャップが確実に保たれる。 したがって、 ギャップを保持するための治 具を改めて用意する必要がない。 また、 半導体チップとフレキシブル基板との組 立工程以降、 常にその両者には一定のギャップが保たれていることで、 両者によ る不意な電気ショートは防止できる。 また、 ギャップ保持部を介在させた状態で、 フレキシブル基板の接合部と、 半導体チップの電極とが接合されるので、 ギヤッ プ保持部が接合時にはいわゆる支持軸となり、 確実な接合が行われる。
また、 前記ギヤップ保持部を設ける工程にて形成される前記ギヤップ保持部は、 前記外部電極形成部に対応する領域を除く領域に設けられることが好ましい。 言 い換えると、 外部電極の形成される外部電極形成部に対応する部位には、 ギヤッ プ保持部を設けないことである。 このようにすれば、 外部電極自体はギャップ保 持部にて固定されないため移動し易く、 熱応力を緩和し易くなる。
また、 前記接合する工程では、 前記接合部と前記電極とを一括にて接合するこ とが、 量産性の観点からは好ましい。 なお、 フレキシブル基板の撓みの問題は一 括接合の際に最も生じやすいが、 この点ギヤップ保持部にてフレキシブル基板を 保持した状態で接合されるので、 フレキシブル基板の橈みの問題も効果的に防ぐ ことができる。
更に、 前記半導体チップと前記フレキシブル基板との間に応力吸収層を形成す る工程を含むことができる。
この応力吸収層は、 半導体チップとフレキシブル基板との熱膨張係数の差によ る熱ス トレスや、 更には半導体チップと外部接続基板 （実装基板） との熱膨張係 数の差による熱ストレスを吸収する。 また、 ギャップ保持部を存在させた状態で 応力吸収層を形成すれば、 確実にギヤップが保たれた状態で応力吸収層を形成す ることができ、 容易にしかも確実に応力吸収層が形成できる。
また特に、 前記応力吸収層は、 少なくとも前記外部電極形成部に対応する領域 に設けると、 応力緩和が効果的になされることになる。 前記ギヤップ保持部は、 樹脂を印刷することによって設けることができる。 例 えば、 スクリーン印刷の方法によって、 ソルダレジストを印刷することで、 ギヤ ップ保持部を形成することができる。 印刷の方法を用いる場合、 既存の印刷装置 を転用することができ、 低コストにて製造することができるといった利点がある。 あるいは、 前記ギャップ保持部は、 インクジェッ ト方式により樹脂を吐出させ ることにより設けることができる。 ここで、 インクジェッ ト方式とは、 プリン夕 に広く用いられている手法であり、 例えば半導体チップの検査後に不良品に印を 付けるときにも用いられる。 ノズルを利用し、 そのノズルから射出した微粒な樹 脂を被対称物に吹き付ける方式である。 なお、 インクジェッ ト方式による場合に は、 ヘッ ドが目詰まりしない材質の樹脂が用いられる。 このインクジェッ ト方式 を用いれば、 印刷の前工程である準備工程 （例えば、 インク、 スキージゃ版のセ ッ ト等） の多くが不要となり、 印刷の方法よりも更に工程が簡略化できる。 また、 例えば半導体チップの能動面側に形成する場合であっても、 能動面に機械的接触 されることなく、 ギャップ保持部を設けることができるので、 半導体チップの能 動面の保障といつた観点からは好ましい。
特に、 インクジェッ ト方式を採用する場合に、 前記ギャップ保持部は前記半導 体チップにおける前記電極を有する面にのみ設けられることが好ましい。 通常、 インクジエツ ト方式の場合には、 へッ ドから被対象物までの位置精度が要求され る。 特に、 半導体チップはリジッ トな基板からなるため、 位置精度が出しやすい といった利点がある。 また、 インクジェッ ト方式を採用する場合には、 例えば不 良の半導体チップを示す意味でその表面につけられるバッ ドマークをマーキング する装置を利用することもでき、 既存の設備を転用することが可能となる。
また、 前記応力吸収層は、 モールド材の注入によって形成することができる。 モールド材を注入することによって、 半導体チップとフレキシブル基板とが重な り合って塞がれた領域を含めて応力吸収層を形成することができる。 また、 半導 体チップとフレキシブル基板との間に確実に樹脂が行き渡ることで、 半導体チッ プの表面とフレキシブル基板との隙間がなくなり、 水分が溜まることを防止し、 腐食を防止することができる。 前記樹脂として、 熱硬化性の樹脂を用いることができる。 あるいは、 前記樹脂 として、 紫外線硬化性の樹脂を用いてもよい。
前記ギャップ保持部には、 前記半導体チップと前記フレキシプル基板との間の 応力を吸収する性質を有する部材が用いられて、 且つ前記部材を前記半導体チッ プ及び前記フレキシブル基板の対向面に密着させることで応力吸収層が形成され る。
この場合、 前記ギヤップ保持部は、 前記半導体チップ及び前記フレキシブル基 板の対向面両面に確実に密着させることで前記応力吸収層として形成される。 これによれば、 ギャップ保持部が応力吸収層を兼ねることになるので、 工程を 簡略化することができる。
また、 モールド材自体が高価であったので、 これを不要にすることは低コスト 化にもつながる。
前記ギャップ保持部は、 熱可塑性であり、 前記応力吸収層の形成工程は、 前記 ギャップ保持部に熱及び圧力を加える工程を含んでもよい。 ギヤップ保持部は、 熱可塑性であることから、 熱を加えることにより応力吸収層が形成される。 また、 完成品としての半導体装置において、 ギャップ保持部は、 加熱されたときに応力 を吸収しやすくなる。
前記圧力を加える工程では、 前記ギヤップ保持部の加圧位置を徐々にずらして 部分的な加圧が連続的に行われることが好ましい。
前記ギヤップ保持部は、 前記フレキシブル基板における前記半導体チップの電 極を有する面に相対向して配置される面側にのみ設けられることが好ましい。 前記ギヤップ保持部を設ける工程は、 前記フレキシブル基板における前記半導 体チップ側の面に設けられる配線パターンを形成する工程に含まれ、
前記配線パターンを形成する工程にて、 所望の箇所をエッチングして 1つの前 記配線パターンに複数の凸部を形成してもよい。
これによれば、 配線パターンを形成する工程において、 ギャップ保持部を形成 することができるので、 工程を簡略化することができる。
前記フレキシブル基板における前記凸部に対応する位置に貫通孔が設けられ、 前記フレキシブル基板の前記配線パターンの設けられた面とは反対側の面に前記 貫通孔を介して前記外部電極が設けられてもよい。
前記ギヤップ保持部としての前記凸部の少なくとも前記半導体チップと対向す る位置に絶縁樹脂を塗布してもよい。
以上の方法によって製造された半導体装置は、
電極を有する半導体チップと、
前記半導体チップ上において、 前記半導体チップとは所定のギャップをあけて 且つ重なるように配置されるとともに、 前記重なつた領域内に外部電極形成部が 位置し、 前記外部電極形成部と電気的に接続されており前記半導体チップの電極 に接合される接合部を有するフレキシブル基板と、
前記外部端子形成部に対応する位置を除く位置に設けられるとともに前記ギヤ ップを保持するためのギヤップ保持部と、
を含む。
前記フレキシブル基板の前記重なった領域内には、 前記半導体チップの能動領 域が位置することが好ましい。 この構造をとることにより、 半導体チップの能動 領域はフレキシブル基板にて保護されることとなり、 部品点数を増やすことなく 半導体チップの能動面の保護機能を付加させることができる。
更に、 前記半導体チップと前記フレキシブル基板との間に位置する応力吸収層 と、 を含んでもよい。
更に、 前記応力吸収層は、 前記外部端子形成部に対応する位置に設けられても よい。
特に、 前記ギャップ保持部は、 前記フレキシブル基板の配線パターンの少なく とも一部を用いて形成されてもよい。
特に、 一つの前記配線パターンには複数の凸部が設けられ、 前記複数の凸部の うち少なくとも一つは前記ギャップ保持部となり、 他の凸部のうちの少なくとも 一つは前記半導体チップの電極との接合部となることが好ましい。
前記フレキシブル基板における前記配線パターンの設けられた側とは反対側の、 前記ギヤップ保持部となる凸部の設けられた位置に相対する位置に外部電極が形 成されてもよい。
前記ギャップ保持部は樹脂からなり、 前記応力吸収層を兼ねてもよい。 ここで、 前記樹脂は、 熱可塑性の樹脂であってもよい。
また、 回路基板には、 上記半導体装置を搭載することができる。 すなわち前記 半導体装置が搭載された回路基板としては、 上記のいずれかに記載の半導体装置 が、 前記半導体装置の外部電極形成部を介して電気的に接続されている。
また更に前記外部電極形成部上に形成された外部電極が直接基板の接続部に接 続されてもよい。
一方、 半導体装置に用いられるフレキシブル基板としては、
ベース部と、 前記べ一ス部の一方の面に設けられる配線パターンと、 を有する フレキシブル基板であって、
1つの前記配線パターンには複数の凸部がー体形成されるとともに、 前記べ一 ス部における前記複数の凸部の設けられた各々の位置に対応して、 貫通孔が形成 されてなる。
前記複数の凸部は、 半導体チップの電極との接続部と、 ギャップ保持部と、 か らなり、
前記ギヤップ保持部に相当する前記凸部の表面には、 絶縁層が設けられること が好ましい。
もしくは、 半導体チップの電極に接合される接合部を有するフレキシブル基板 であって、
前記接合部を有する側の前記接合部を除く位置に、 樹脂からなるギヤップ保持 部が設けられたものであってもよい。 前記ギャップ保持部は、 熱可塑性の樹脂で あってもよい。 図面の簡単な説明
図 1は、 第 1実施形態に係る半導体装置の断面図であり、 図 2は、 第 2実施形 態に係る半導体装置の断面図であり、 図 3は、 第 3実施形態に係る半導体装置の 断面図であり、 図 4は、 第 4実施形態に係る半導体装置の製造工程を示す断面図 であり、 図 5は、 第 5実施形態に係る半導体装置の断面図であり、 図 6 A及び図 6 Bは、 第 6実施形態に係る半導体装置の平面図及び断面図であり、 図 7は、 第 7実施形態に係る半導体装置の断面図であり、 図 8は、 第 8実施形態に係る半導 体装置の製造工程を示す断面図であり、 図 9 A〜図 9 Cは、 第 9実施形態に係る 半導体装置の製造工程を示す図であり、 図 1 0は、 第 1 0実施形態に係る半導体 装置の断面図であり、 図 1 1は、 第 1〜第 1 0実施形態を適用して製造された半 導体装置を実装した回路基板を示す図である。 発明を実施するための最良の形態
以下、 本発明の好適な実施形態について図面を参照して説明する。
(第 1実施形態）
図 1は、 第 1実施形態に係る半導体装置を説明する断面図である。 この半導体 装置は、 半導体チップ 1 0の表面側、 すなわち能動面側をフレキシブル基板 1 2 が覆うものである。 したがって、 パッケージの平面サイズはほぼチップサイズに 近くなつている。
半導体チップ 1 0は、 矩形の能動面 1 0 aの四辺の周辺部に複数の電極 1 4が 設けられるペリフエラル型のものである。 なお同図において、 電極 1 4の端部が 半導体チップ 1 0の端部と一致しているように書かれているが、 実際には電極 1 4の端部は半導体チップ 1 0の端部よりも若干引き込まれた位置に配置されてい る。 但し、 同図のように電極が配置されている半導体チップでもパッケージとす るときに問題はない。 なお、 本実施形態は、 電極が能動面の一辺、 二辺又は三辺 にのみ設けられた半導体チップにも応用することができる。
能動面 1 0 a上には、 ギャップ保持材 1 6が配置されている。 ギャップ保持材 1 6は、 例えばソルダレジストにて形成されるが、 熱硬化性又は紫外線硬化性の 樹脂にて形成されてもよい。 また、 ギャップ保持材 1 6は、 ボンディング時に外 的エネルギー （熱、 圧力等） が印加されても、 ボンディング後には一定の形状を 保持している性質があればこれ以外の材料で形成されてもよく、 接着性の有無に もかかわらない。 ギャップ保持材 1 6の高さは、 実装される基板と半導体チップ 1 0との応力を緩和させる構造の観点からいうと、 高ければ高いほど好ましい。 しかし、 高ければ高いほど半導体装置としてみたときの外形寸法は当然大きくな つてしまう。 また、 そのギャップ間に何らかの工夫が必要となる場合もある。 例 えば、 半導体チップ 1 0の表面保護のため又は応力緩和のために、 半導体チップ 1 0とフレキシブル基板 1 2 (詳細は後述） との間に例えば樹脂等を注入する必 要がある場合、 その注入を妨げない程度で、 且つ、 ある程度のギャップを得ると なると、 ギャップ保持材 1 6の高さは、 1 0〜3 0〃m程度、 特に 2 0 ~ 3 0〃 m程度の範囲にすることが好ましい。
ギヤップ保持材 1 6の上には、 フレキシブル基板 1 2が取り付けられている。 フレキシブル基板 1 2は、 薄いフィルム状のベ一ス部 （一般的には 2 5〜 1 2 5 〃m厚程度） に 5〜3 5〃m程度の配線パターンが形成されたものであるため、 たわみやすくて波状になったりカールしたりしゃすい。 本実施形態では、 ギヤッ プ保持材 1 6を半導体チップ 1 0とフレキシブル基板 1 2との間に介在させるこ とで、 たわみをなくしてフレキシブル基板 1 2を取り付ける.ことができる。 そし て、 フレキシブル基板 1 2のたわみをなくしつつ、 フレキシブル基板 1 2と半導 体チップ 1 0との間には均一なギヤップが形成される。 ギヤップ保持材 1 6は、 能動面 1 0 aとフレキシブル基板 1 2との間に所定の間隔をあけて、 フレキシブ ル基板 1 2を支持するものである。
この点、 国際公開 W 0 9 5 / 0 8 8 5 6号公報の技術では、 リードをボンディ ングしながらフレキシブル基板の取り付けが行われる。 この場合には、 ギャップ 保持材 1 6がないので、 均一なギャップの形成が難しく、 その結果、 たわみをな くしてフレキシブル基板 1 2を取り付けることができない。 従って、 フレキシブ ル基板と半導体チップとの間に樹脂の注入できない領域が生じ得る。 さらに、 フ レキシブル基板の位置がずれて、 外部端子の位置ズレが生じ得る。
本実施形態では、 ギャップ保持材 1 6が介在することで、 たわみをなく して適 正な位置にフレキシブル基板 1 2を取り付けることができる。 このことによって、 複数のリード 2 0の一括ボンディングが可能になる。 なお、 たわみをなくすとい う観点からは、 フレキシブル基板 1 2のたわみの生じる位置にのみギャップ保持 材 1 6が設けられれば足りる。
また、 ギャップ保持材 1 6は、 フレキシブル基板 1 2の中央に設けられている ので、 応力吸収層 2 6を形成するため、 および/または半導体チップの能動面保 護のためのモ一ルド材の注入を容易に行うことができる。 あるいは、 フレキシブ ル基板 1 2の端部にギヤップ保持材 1 6を設ければ、 フレキシブル基板 1 2のた わみをなくす効果が高められる。 このように、 フレキシブル基板 1 2と半導体チ ップの能動面 1 0 aとの間にギヤップが形成されれば、 ギヤップ保持材 1 6の位 置は限定されない。 ただし、 応力緩和を考慮するとなれば、 ギャップ保持材 1 6 は、 外部電極 2 2の直下を避けることが好ましい。 こうすることで、 応力吸収層 2 6を外部電極 2 2の直下に形成して、 熱ストレスの吸収を効果的に行うことが できる。 また、 応力吸収層 2 6を広く形成するために、 できるだけ少ない領域に ギャップ保持材 1 6を設けることが好ましい。 なお、 ギャップ保持材 1 6を設け る領域は、 フレキシブル基板 1 2のたわみやすさなどから決定される。 例えば、 フレキシブル基板 1 2が薄くてたわみやすいときには、 外部電極 2 2の直下のみ を避けて、 その他の半導体チップの能動面全領域にギャップ保持材 1 6を設ける 場合もあり得る。
フレキシブル基板 1 2は、 半導体チップ 1 0の実装時には能動面 1 0 aよりも やや小さいか、 あるいは同等の形状をなしている。 また、 フレキシブル基板 1 2 は、 ベース部 1 3上に配線パターン 1 8が形成されたものからなり、 ベース部 1 3の外周から配線パターンが突出している。 なお、 配線パターン 1 8においてべ —ス部外周から突出した部分をリード 2 0ということにする。 配線パターン 1 8 上には、 外部電極 2 2が設けられている。 なお、 配線パターン 1 8において、 外 部電極 2 2が設けられる場所は外部電極形成部という。 なお、 本形態では外部電 極形成部として配線パターン幅よりも若干広めの領域を確保した、 いわゆるラン ドを用いた。 ここで外部電極は半導体チップ 1 0を超えない範囲、 すなわち半導 体チップのェリァ内に設けられる。 エリァ内に設けられるこの外部電極は少なく とも 1つ以上で、 最も多い場合には全ての外部電極が同エリア内に設けられる。 本例では外部電極 2 2は、 ボール状やべ一ス ト状のハンダを用いる。 なお、 外部 電極はハンダのみで形成する場合に加えて、 その高さ精度を高めるための部材を 用いる場合もある。 例えば、 銅や銀や金等、 ハンダの溶融温度に対して現形状が 維持される導電性部材、 いい換えるとハンダの溶融温度を超える溶融温度を有す る部材を用いてもよい。 この場合外部基板との接合のためには、 部材をボール状 にしてその外周をハンダで覆ったり、 実装される側の外部基板上に予めハンダを 塗布したりすればよい。
リ一ド 2 0は屈曲しており、 そのリ一ドの先端側は半導体チップ 1 0の電極と 対向した状態の接合部 2 4として用いられる。 すなわち、 接合部 2 4は半導体チ ップ 1 0の電極 1 4に接合されている。
そして、 フレキシブル基板 1 2と半導体チップ 1 0との間に、 応力吸収層 2 6 が形成されている。 応力吸収層 2 6は、 モールド材の注入によって形成される。 したがって、 半導体チップ 1 0の能動面 1 0 aの表面を覆って応力吸収層 2 6が 形成されるので、 能動面 1 0 aを保護する。 そして、 腐食を防止できる。 また、 応力吸収層 2 6は、 電気的な絶縁性を有しており、 半導体チップ 1 0の能動面 1 0 aと外部との電気的導通を防止できる。 また、 応力吸収層 2 6は、 熱可塑性を 有する。 したがって、 応力吸収層 2 6は、 フレキシブル基板 1 2と半導体チップ 1 0との、 熱膨張係数の差による熱ストレスを吸収することができる。
本実施形態では、 ギャップ保持材 1 6と応力吸収層 2 6とが別個に形成されて いるので、 それそれに最適の材料を用いることができる。
ギヤップ内でギヤップ保持部材 1 6の専有面積が大きくなる場合には、 ギャ プ保持材 1 6に可撓性をもたせることで、 応力吸収層 2 6と相乗効果でより信頼 性が増す。
なお、 同図では半導体チップ 1 0とベース部 1 3とが対向するように、 半導体 チヅプ側からみて半導体チップ 1 0、 ベース部 1 3、 配線パターン 1 8の構造に なっているが、 本例のようにギヤップ保持部ゃ応力吸収層といった電気的な絶縁 特性を有する部材を設ければ、 ベース部と配線パターンとを逆配置、 すなわち半 導体チップ 1 0と配線パターンとが対向するように設けてもよい。 なおこの場合 にはベース部に貫通孔を設けて配線パターンと外部電極 2 2とが電気的導通を図 れるようにしなければならない。
次に、 上記半導体装置の製造方法を説明する。 まず、 配線パターン 1 8、 リー ド 2 0及び外部電極 2 2が設けられたフレキシブル基板 1 2を用意する。 なお、 配線パターン 1 8及びリード 2 0は、 この用意する段階で既に形成されてなけれ ばならないが、 外部電極 2 2は必ずしもこの段階で設けておかねばならないわけ ではない。 外部電極 2 2は、 更にその後の工程、 例えばフレキシブル基板と半導 体チップとが接合された後に設けても構わない。 ここで、 リード 2 0は、 図 1に 示すような屈曲した状態でなく、 配線パターン 1 8から真っ直ぐに延びた状態で よい。 また、 配線パターン 1 8上は、 外部電極 2 2が設けられる以外の領域にソ ルダレジストを塗っておき、 外部との電気的絶縁を図っておくことが好ましい。 また、 このフレキシブル基板 1 2は、 半導体装置として組み立てられた時に半導 体チップの能動面側上方において重なる領域を有するように形成されている。 特 に、 フレキシブル基板のベ一ス部が重なる領域に位置している。 更に、 重なる領 域のベース部上には、 外部電極の形成される外部電極形成部が形成されている。 この形態にすることで、 半導体チップのエリァ内に外部電極が形成できることに なり、 いわゆるチップ ·サイズ/スケール ·パッケージの基準に沿った形態とな る。
フレキシブル基板 1 2にはギヤップ保持材 （ギヤップ保持部） 1 6を設ける。 詳しくは、 フレキシブル基板における半導体チップの電極 1 4を有する面に対向 する面、 同図においてはフレキシブル基板 1 2における配線パターン 1 8が形成 される面とは反対側の面に、 ギャップ保持材 1 6を設ける。 言い換えると、 ギヤ ップ保持材 1 6は、 リード 2 0における電極 1 4との接合部 2 4の接合面が位置 される側の面に設けられる。 ギャップ保持材 1 6の形成は、 スクリーン印刷又は インクジェッ ト方式によって、 樹脂を塗布又は吐出して行われる。 もしくはギヤ ップ保持は貼り付けにて設けても良い。 樹脂は、 ソルダレジス トゃ熱硬化性又は 紫外線硬化性のものが用いられ、 必要に応じて加熱又は紫外線の照射が行われる ( ソルダレジス トにてギヤップ保持材 1 6を形成するときには、 フレキシブル基板 1 2にソルダレジストを塗る工程と連続して、 ギヤップ保持材 1 6の形成工程を 行うことができる。 このことで作業の円滑化を図ることができる。 ここで、 フレ キシブル基板 1 2に塗られるソルダレジストは、 リード 2 0の電気的並びに機械 的な保護として保護膜の役割を担うものとなる。
なお、 ギャップ保持材 1 6はフレキシブル基板 1 2側に設けなくとも、 半導体 チップ側に設けても良いし、 また両側にそれそれ設けても良い。 なお、 半導体チ ップ側にギヤップ保持材 1 6を設ける場合には、 インクジェッ ト方式を用いた方 が好ましい。 理由は、 インクジェッ ト方式であれば、 印刷方式のように半導体チ ップ表面に直接ふれるということなく、 ギヤップ保持材 1 6を設けることができ る。 また、 半導体チップは位置精度の要求に答えられ易い点から、 インクジエツ ト方式を用いることが好ましい。 つまり、 インクジェッ ト方式では、 ノズルと被 対象物 （ここでは半導体チップ） との距離を正確に設定する必要があり、 その意 味からするとリジッ 卜な基板からなる半導体チップには好的な手法である。 また、 インクジエツ ト方式の場合、 一般的に不良の半導体チップに対してマーキングを 行うマーキング装置を利用することもでき、 汎用の技術並びに装置を利用するこ とで設備投資を抑えることができ、 コスト削減において非常に利点がある。
また、 ギャップ保持材 1 6を形成する工程において、 ギャップ保持剤 1 6は外 部電極 2 2に対応する領域を除いた位置に形成している。
次に、 半導体チップ 1 0の上に、 ギャップ保持材 1 6を介してフレキシブル基 板 1 2を載置する。 そして、 リード 2 0を曲げながら、 その接合部 2 4を半導体 チップ 1 0の電極 1 4に接合する。 ここで、 フレキシブル基板 1 2には、 複数の リ一ド 2 0が設けられており、 全てのリード 2 0を一括して電極 1 4にボンディ ングする。 このボンディングには、 汎用の装置が用いられる。 なお、 複数のリー ドを一括してボンディングする方法は、 周知であるので詳しい説明を省略する。 なお、 量産性の観点からは一括してボンディング （いわゆる、 ギャング 'ボンデ イ ング） することが好ましいが、 必ずしも一括してボンディングしなければなら ないわけではなく、 シングル ·ボイント ·ボンディングを用いることでも良い。 そして、 半導体チップ 1 0とフレキシブル基板 1 2との間に、 モールド材を注 入する。 詳しくは、 フレキシブル基板 1 2に図示しない穴を形成しておくか、 あ るいは、 隣合うリード 2 0の間の隙間を利用して、 モールド材を注入する。 モ一 ルド材は、 ゲル状であってもよいが、 ある程度固化することが好ましい。 完成品 としての半導体装置において、 モールド材は、 応力吸収層 2 6となる。 また、 応 力吸収層 2 6を設ける場合には、 少なくとも外部電極 2 2の直下には位置させる ことが好ましい。
このように、 本実施形態によれば、 ギャップ保持材 1 6によって、 半導体チッ プ 1 0とフレキシブル基板 1 2との間にギヤップを設けることができる。 このギ ヤップは、 応力吸収層 2 6を形成するためのものである。 そして、 ギャップを設 けるために、 専用の設備を準備する必要がない。 また、 汎用の装置を用いて複数 のリード 2 0を一括してボンディングすることができる。
なお、 本例のように半導体チップ側に予めギヤップ保持材を設けておく場合に、 図 1に示す第 1実施形態にて用いたフレキシブル基板 1 2をそのまま用いても良 い。
(第 2実施形態）
図 2は、 第 2実施形態に係る半導体装置を示す図である。 同図に示す半導体装 置は、 ギャップ保持材 1 1 6、 1 1 7及び応力吸収層 1 2 6に特徴を有する。 こ れ以外の構成は、 図 1に示す半導体装置と同様であるので同一符号を付して説明 を省略する。
つまり、 図 2において、 フレキシブル基板 1 2の端部にはギャップ保持材 1 1 7が設けられている。 これによつて、 フレキシブル基板 1 2の端部が支持される ので、 フレキシブル基板 1 2の中央に設けられるギャップ保持材 1 1 6を小さく することもできる。 なお、 ギャップ保持材 1 1 6を最大限用いるとすると、 配置 可能な最大領域は外部電極直下の領域を除く全ての領域となる。 従って、 ギヤッ プ保持材 1 1 6と 1 1 7とは各々各部位毎に別体となるように用いても良いが、 例えば最大領域に配置するような場合には、 むしろその各部位が一体になる （図 示しないが、 一部を除いてつながっている） ようにしてもよい。 すなわち該当個 所、 つまり外部電極直下に相当する位置のみに穴が配置されるように形成してあ つてもよい。 こうして、 外部電極 2 2の真下の領域に、 応力吸収層 1 2 6を形成することが でき、 熱ス トレスの吸収を効果的に行うことができる。 また、 本実施形態では、 フレキシブル基板 1 2の端部から突出するリード 2 0が屈曲しており、 フレキシ ブル基板 1 2の端部にはギャップ保持材 1 1 7が設けられている。 したがって、 リード 2 0を屈曲させるときに、 その応力をギヤップ保持材 1 1 7によって支持 させることができ、 リード 2 0のボンディング工程を良好に行うことができる。 なお、 リード 2 0に対して屈曲させるような外圧力がかかる場合には、 特にべ一 ス部の端部にはギヤップ保持材 1 1 7を設けた方がよい。 但し、 リード 2 0を屈 曲させるものでなくとも、 フレキシブル基板に対して例えばボンディング時に外 圧力がかかる場合にはギャップ保持材 1 1 7を設けておいた方が、 より信頼性は えられる。
図 2は、 第 2実施形態に係る半導体装置を示す図であるが、 その製造方法につ いては、 そのほとんどが第 1実施形態にて説明した方法と何らかわらない。 すな わち、 ギヤップ保持材を設ける領域が増えたことによるギヤップ保持材の形成方 法のみ若干変更があるだけである。 ギャップ保持材 1 1 6及び 1 1 7は一括形成 しても、 分割形成しても問題はない。 また連続的 （つながった状態） に形成され ても、 断続的にその部位毎に存在するように形成してもよい。
(第 3実施形態）
図 3は、 第 3実施形態に係る半導体装置を示す図である。 同図に示す半導体装 置は、 図 1に示す半導体装置の変形例であり、 同一の構成には同一符号を付して 説明を省略する。
図 3において、 フレキシブル基板 2 1 2における能動面 1 0 a側の面には、 配 線パターン 2 1 8が形成されている。 フレキシブル基板 2 1 2には、 貫通孔 2 1 2 aが形成されており、 この貫通孔 2 1 2 aを介して配線パターン 2 1 8から反 対側に外部電極 2 2 2が突出するように形成されている。 フレキシブル基板 2 1 2の端部からは、 リード 2 2 0が突出している。 リ一ド 2 2 0は、 図 1に示すリ —ド 2 0よりも緩やかな角度で屈曲して電極 1 4に接続されている。
本実施形態においても、 フレキシブル基板 2 1 2と能動面 1 0 aとの間に応力 吸収層 2 2 6が設けられて、 熱ス ト レスを吸収するようになっている。 また、 本 実施形態によれば、 応力吸収層 2 2 6が設けられる側に配線パターン 2 1 8が形 成されているので、 応力吸収層 2 2 6によって配線パターン 2 1 8が保護される。 これによつて、 配線パターン 2 1 8の保護膜の形成を省略することができる。 な お、 ギャップ保持材の設けられる位置は、 他の形態にて説明する何れのものに対 応させてもよい。
この製造方法については、 そのほとんどが第 1実施形態にて説明した方法と何 らかわらない。 この製法における第 1の実施形態との相違点は、 フレキシブル基 板が若干形状の異なるものを用意する点、 並びにフレキシブル基板の半導体チッ プに相対向させる面を図 1に図示した方向とは反対に配置した点である。
(第 4実施形態）
図 4は、 第 4実施形態に係る半導体装置の製造工程を示す断面図である。 本実 施形態で用いられる半導体チップ 3 0は、 図 1の半導体チップ 1 0と同様のもの で電極 3 2を有する。 本実施形態では、 半導体チップ 3 0の能動面 3 0 aに、 ギ ヤップ保持材 3 4が予め設けられている。 すなわち、 スクリーン印刷又はインク ジェッ ト方式によって、 樹脂を塗布又は吐出して、 フレキシブル基板のリード 2
2 0との接続前までに、 半導体チップ 3 0にギヤップ保持材 3 4を設けておく。 そして、 フレキシブル基板 3 6を、 ギャップ保持材 3 4を介して半導体チップ
3 0上に載置し、 モールド材の注入によって応力吸収層 （図示せず） を形成して、 半導体装置を製造する。
ここで、 フレキシブル基板 3 6は、 ベース部 3 7における半導体チップ 3 0側 の面に配線パターン 3 8が設けられてなる。 そして、 配線パターン 3 8には、 外 部電極としてのハンダバンプ 4 0が設けられている。 ハンダバンプ 4 0は、 ベ一 ス部 3 7に形成された貫通孔 3 6 aから、 ベース部 3 7における半導体チップ 3 0側の面の反対面に突出する。 なおハンダバンプ 4 0は、 必ずしもこの段階で設 けなければならないというわけではなく、 これ以降の工程、 例えば凸部 4 2と電 極 3 2との接合が終わった後に行っても良い。 配線パターン 3 8は、 半導体チッ プ 3 0の電極 3 2に対応する位置に、 凸部 4 2が形成されている。 この凸部 4 2 は、 配線パターン 3 8をエッチングして形成される。 但し、 凸部形成法はエッチ ングにこだわる必要はなく、 エツチング以外にも例えば転写バンプ法でバンプを 形成したり、 各種周知の方法を用いて形成すればよい。 この凸部 4 2は、 接合部 として、 半導体チップ 3 0の電極 3 2にボンディングされる。 このとき同図に示 すようにフレキシブル基板、 特に配線パターンは曲がることなくほぼ一直線上に 配置される。 従って、 配線パターン 3 8に外的ス トレス （外的応力） がかからず、 クラック等入りにく くなることで信頼性の向上を図ることができる。
そして、 凸部 4 2と電極 3 2との接合を妨げないように、 ギャップ保持材 3 4 の高さは、 凸部 4 2及び電極 3 2の高さの合計とほぼ同じか、 それ以下になって いる。 また、 凸部は配線パターン 3 8側に設けなくとも良く、 その場合には半導 体チップ 3 0の電極 3 2上にバンプを形成することで対応しても良い。
本実施形態によれば、 配線パターン 3 8が、 ベース部 3 7における半導体チッ プ 3 0側の面に設けられている。 言い換えると、 ベ一ス部 3 7と半導体チップ 3 0との間に、 配線パターン 3 8が設けられている。 したがって、 配線パターン 3 8をソルダレジストなどで覆わなくても、 ギャップ保持材 3 4並びにモールド材 (樹脂） からなる応力吸収層 （図示せず） によって、 電気的絶縁が図られる。 また、 本実施形態では、 半導体チップ 3 0に直接ギャップ保持材 3 4が設けら れる。 上述したように、 ギャップ保持材 3 4は、 印刷等により設けられるので、 能動面 3 0 aに密着する。 したがって、 能動面 3 0 aとギャップ保持材 3 4との 間に隙間が形成されない。 そして、 能動面 3 0 aが応力吸収層で覆われると、 能 動面 3 0 aの電極 3 2以外の領域が全て樹脂で覆われ、 水が溜まる領域がなくな り、 湿度系の信頼性が向上する。
本実施形態の変形例として、 フレキシブル基板 3 6にギャップ保持材 3 4を予 め設けておいてもよい。 この場合には、 フレキシブル基板 3 6に形成される配線 パターン 3 8に保護膜を形成する工程、 例えばソルダレジストを印刷する工程で、 ソルダレジストを用いてギャップ保持材 3 4を形成することができる。 特に、 本 実施形態のフレキシブル基板 3 6は、 半導体チップ 3 0の能動面 3 0 a側に配線 パターン 3 8が形成されるので、 配線パターン 3 8の保護膜に凸部を形成するだ けで、 ギャップ保持材 3 4を形成することができる。
なお、 本例のように半導体チップ側に予めギヤップ保持材を設けておく場合に、 図 1に示す第 1実施形態にて用いたフレキシブル基板 1 2、 すなわち配線パ夕一 ンが外側に位置する基板をそのまま用いてもよい。
(第 5実施形態）
図 5は、 第 5実施形態に係る半導体装置を示す図である。 同図に示す半導体装 置は、 図 4に示す工程により製造された半導体装置とは、 ギャップ保持材の位置 が異なり、 それ以外では同一の構成であるので同一符号を付して説明を省略する。 すなわち、 図 5において、 ギャップ保持材 1 3 4は、 ハンダバンプ 4 0の真下 を避けた位置に設けられている。 具体的には、 フレキシブル基板 3 6の端部より に設けられている。 こうすることで、 応力吸収層 1 3 5をハンダバンプ 4 0の真 下に設けることができる。 そして、 ハンダバンプ 4 0に加えられた熱ストレスを、 ハンダバンプ 4 0の真下において吸収することができる。
(第 6実施形態）
図 6 Aは、 第 6実施形態に係る半導体装置を示す平面図であり、 図 6 Bは、 図 6 Aの B _ B線断面図である。
この半導体装置において、 半導体チップ 3 0 0の中央には、 千鳥状に複数の電 極 3 0 2が設けられている。 また、 フレキシブル基板 3 1 0には、 半導体チップ 3 0 0の能動面 3 0 0 a側に配線パターン 3 1 2が形成されている。 配線パ夕一 ン 3 1 2には、 電極 3 0 2に接合される凸部 3 1 4が形成されるとともに、 フレ キシブル基板 3 1 0に形成された貫通孔 3 1 0 aを介して外部電極 3 2 0が形成 されている。
本実施形態においても、 フレキシブル基板 3 1 0と能動面 3 0 0 aとの間に、 ギャップ保持材 3 3 0を介して、 応力吸収層 3 4 0が設けられている。 詳しくは、 ギヤップ保持材 3 3 0は、 外部電極 3 2 0の真下を避けて設けられているので、 外部電極 3 2 0の真下には応力吸収層 3 4 0が形成される。 こうして、 熱ストレ スを効果的に吸収することができる。
なお、 複数行かつ複数列で電極が配列された、 いわゆるアレイ型の半導体チッ プにも、 本実施形態と同様に本発明を適用することができる。
(第 7実施形態）
図 7は、 第 7実施形態に係る半導体装置を示す図である。 同図に示す半導体チ ップ 3 0 0には、 図 6 A及び図 6 Bに示すものと同様に、 能動面 3 0 0 aに千鳥 状に複数の電極 3 0 2が設けられている。 また、 図 7に示すフレキシブル基板 3 5 0には、 能動面 3 0 0 aとは反対側に配線パターン 3 5 2が形成されており、 配線パターン 3 5 2上に外部電極 3 5 4が形成されている。 また、 フレキシブル 基板 3 5 0には、 電極 3 0 2の付近において、 穴 3 5 0 aが形成されており、 こ の穴 3 5 0 aの内側にリード 3 5 6が突出するようになっている。 このリード 3
5 6は、 屈曲形成されて電極 3 0 2にボンディングされる。
本実施形態においても、 フレキシブル基板 3 5 0と能動面 3 0 0 aとの間に、 ギャップ保持材 3 6 0を介して、 応力吸収層 3 7 0が設けられている。 詳しくは、 ギヤヅプ保持材 3 6 0は、 外部電極 3 5 4の真下を避けて設けられているので、 外部電極 3 5 4の真下には応力吸収層 3 7 0が形成される。 こうして、 熱ストレ スを効果的に吸収することができる。 また、 ボンディング性を向上させるベく、 図 2に示すようにギャップ保持材 3 6 0を穴 3 5 0 a側においてその端部にまで 配置することが好ましい。
(第 8実施形態）
図 8は、 第 8実施形態に係る半導体装置の製造工程を示す断面図である。 同図 において、 完成品としての半導体装置は、 半導体チップ 5 0、 フレキシブル基板 5 4及び応力吸収層 6 9を有する。 半導体チップ 5 0は、 図 1の半導体チップ 1 0と同様であり、 電極 5 2を有する。
フレキシブル基板 5 4は、 ベース部 5 6と、 これに設けられる配線パターン 5 8とを有する。 配線パターン 5 8には、 図 4の実施形態と同様に、 ハンダバンプ
6 4が設けられている。 なお、 このハンダバンプ 6 4を設けるために、 ベ一ス部 には開口部が設けられ、 配線をそのまま利用してのパッ ド領域 5 8 aが形成され ている。 このパッ ド領域 5 8 aは外部電極を設けるため一般的にはパターン幅よ りも大きくなるように形成されている。 配線パターン 5 8は、 図 4の実施例と同 様に、 フレキシブル基板 5 4の裏面側に設けられているので、 外部に露出せず保 護されるようになっている。
配線パターン 5 8には、 複数の凸部 6 0、 6 2が形成されている。 凸部 6 0は、 半導体チップ 5 0の電極 5 2との接合部として用いられる。 具体的には、 ベース 部 5 6に形成されたツール穴 5 6 aに、 ボンディングツール 6 8を挿入して、 全 ての凸部 6 0と電極 5 2とのボンディングがー括して行われる。 このボンディン グツール 6 8として、 汎用の装置を用いることができる。 このとき同図に示すよ うにフレキシブル基板 5 4、 特に配線パターン 5 8は曲がることなくほぼ一直線 上に配置される。 従って、 配線パターン 5 8に外的ス トレス （外的応力） がかか らず、 クラック等入りにく くなることで信頼性の向上が図れる。
凸部 6 2は、 配線パターン 5 8のパッ ド領域 5 8 aにおいて、 ハンダバンプ 6 4とは反対側の面に設けられている。 パッ ド領域 5 8 aが比較的広いので、 凸部 6 2も大きく形成することができる。 もっとも、 大きさを考慮しなければ、 パッ ド領域 5 8 a以外の位置に凸部 6 2を形成してもよい。 この場合には、 ハンダバ ンプ 6 4の直下に応力吸収層 6 9を設けることができるので、 熱ストレスの吸収 を効果的に行うことができる。 なお、 凸部 6 2は配線パターン 5 8に一体形成で も、 別体形成でもよいことは既に示した前実施形態と同様である。
そして、 凸部 6 2の表面に、 能動面 5 0 aとの電気的絶縁を図るためにソルダ レジスト 6 6が塗布されている。 ソルダレジスト 6 6は、 凸部 6 2の表面から多 少はみだしてもよい。 なお、 凸部 6 0、 6 2は、 配線パターン 5 8の表面をエツ チングして形成される。 したがって、 接合部としての凸部 6 0を形成するときに、 エッチング工程を増やさずに、 凸部 6 2を同時に形成することができる。
凸部 6 2及びソルダレジスト 6 6を設けたことで、 半導体チップ 5 0の能動面 5 0 aと、 フレキシブル基板 5 4との間にギャップを形成することができる。 言 い換えると、 凸部 6 2とソルダレジスト 6 6とにギヤップ保持材としての機能を 持たせている。 そして、 このギャップにモールド材を注入して、 応力吸収層 6 9 を設けることができる。 また、 凸部 6 0と電極 5 2との接合を妨げないように、 凸部 6 2及びソルダレジスト 6 6の合計の高さは、 凸部 6 0及び電極 5 2の合計 の高さとほぼ等しいか、 それ以下となっている。
上記半導体装置の製造方法を説明すると、 まず、 凸部 6 0、 6 2を有する配線 パターン 5 8を有するフレキシブル基板 5 4を用意する。 凸部 6 0及び 6 2は既 に述べたように一体か別体かは問わない。 但し、 凸部 6 2の方の表面には絶縁処 理がなされなければならない。 次に、 半導体チップ 5 0上にフレキシブル基板 5 4を載置して、 凸部 6 0と電極 5 2とをボンディングする。 そして、 フレキシブ ル基板 5 4と半導体チップ 5 0との間に、 モールド材を注入して応力吸収層 6 9 を形成して、 半導体装置を得ることができる。 なお、 ハンダバンプ 6 4の形成時 は、 電極 5 2と凸部 6 0との接合 （ボンディング） 時よりも前か、 それとも後か は問わない。 但し、 ボンディング時よりも前にハンダバンプを形成した場合には、 同図に示す如く、 ボンディングツールはハンダバンプを避けた形状にしなければ ならない。
本実施形態によれば、 専用の治具が不要となり、 汎用の組立装置にて実装組立 工程を行うことができ、 製造コストの上昇を抑えることができる。
(第 9実施形態）
図 9 A〜図 9 Cは、 第 9実施形態に係る半導体装置の製造工程を示す図である。 半導体チップ 7 0は、 能動面 7 0 aに電極 7 2を有する従来通りのものである。 フレキシブル基板 7 4は、 ベース部 7 6に配線パターン 7 8が設けられてなる。 ベース部 7 6には貫通孔 8 0が形成されている。 貫通孔 8 0は、 外部電極として のハンダバンプを設けるためのものである。 ハンダバンプは、 図 4及び図 8に示 すものと同様であるため説明及び図示を省略する。
配線パターン 7 8には、 電極 7 2との接合部としての凸部 8 2が形成されてい る。 この凸部 8 2も、 エッチングにより形成される。
本実施形態において特徴的なことは、 フレキシブル基板 7 4に介在層 8 4が設 けられていることである。 なお、 本例ではフレキシブル基板 7 4に介在層 8 4が 設けられているが、 半導体チップ側に予め介在層 8 4を設けても良い。
この介在層 8 4は、 可とう性の接着剤を、 フレキシブル基板 7 4の配線パター ン 7 8に塗布して設けられる。 あるいは、 予め介在層 8 4をテープ状に形成して から、 配線パターン 7 8に貼り付けてもよい。 または、 一方の面のみに接着性を 有するテープを介在層として用い、 このテープの他方の面に蒸着などによって配 線パターンを形成してもよい。
介在層 8 4は、 ギャップ保持部及び応力吸収層としての機能を果たす。 つまり、 介在層 8 4がギヤップを保持する部材であるとともに、 そのまま熱ストレスを吸 収する部材となる。 応力吸収層としては、 可とう性 ¾有する組成でしかも熱可塑 性や熱硬化性を有する、 例えばポリイミ ド等であることが好ましい。
また、 介在層 8 4は、 配線パターン 7 8の凸部 8 2の付近を避けて設けられて いる。 したがって、 介在層 8 4が凸部 8 2を覆ってしまうことを避けられる。 こ うして、 凸部 8 2と電極 7 2との間に介在層 8 4が介在することによるボンディ ング不良を防ぐことができる。
そして、 図 9 Aに示すように、 半導体チップ 7 0の能動面 7 0 aの上方に、 フ レキシブル基板 7 4を配置する。 詳しくは、 電極 7 2の上に、 配線パターン 7 8 の凸部 8 2が位置するように、 フレキシブル基板 7 4を配置する。 次に、 図 9 B に示すように、 半導体チップ 7 0上にフレキシブル基板 7 4を載置する。 そして、 治具 8 6によって、 フレキシブル基板 7 4の上から、 介在層 8 4を加圧及び加熱 する。 加圧されることで、 介在層 8 4は半導体チップ 7 0の能動面 7 0 aに密着 する。 さらに、 介在層 8 4は、 熱可塑性であるときには、 加熱されることで密着 性が向上する。
ここで、 治具 8 6は既に周知のように接触面が平坦に形成されたツールを用い ても良いが、 一方、 図 9 Bに示すように、 フレキシブル基板 7 4との接触面が曲 面となるように設けても良い。 したがって、 転がすように治具 8 6を押しつける と、 加圧位置が徐々にずれて部分的な加圧が連続的に行われる。 これによつて、 介在層 8 4と能動面 7 0 aとの間の空隙が押し出される。 そして、 空隙がなくな ることで、 気泡を取り除くことができるとともに、 水分が溜まらないようになる。 次に、 図 9 Cに示すように、 ボンディングツール 8 8を用いて、 凸部 8 2と電 極 7 2とをボンディングする。 このボンディングツール 8 8としては接合部のみ を一括圧着でき、 その他の部分は非接触の構造となっている。 本例でのボンディ ングツール 8 8は断面形状が凹形状となっており、 同ツール 8 8の凸部分は 2辺 に設けられている例である。 なお、 ツールの凸部分はボンディング位置にあわせ て設ければ良く、 例えば 4辺全体に設けられたり、 この限りではない。
また、 本実施形態では、 先に、 凸部 8 2と電極 7 2とを位置決めして、 介在層 8 4が半導体チップ 7 0に接着されているので、 ボンディング作業が容易になる。 もっとも、 ボンディング作業の難易を考慮しなければ、 凸部 8 2と電極 7 2とを 位置決めして、 ボンディングを行ってから、 介在層 8 4を半導体チップ 7 0に接 着してもよい。
こうして製造された半導体装置によれば、 介在層 8 4が応力吸収層としての機 能を果たすので、 あえて応力緩和層としてのモールド材を注入する必要はない。 ただし、 接合部の保護を目的として例えば配線パターン 7 8の凸部 8 2付近に積 極的にモールド材を注入しても構わない。 高価なモールド材の省略により低コス ト化を図ることができる。 しかも、 モールド材を注入しないので、 能動面 7 0 a 上に空隙が生じる可能性が低くなり歩留まりが向上する。
(第 1 0実施形態）
図 1 0は、 第 1 ◦実施形態に係る半導体装置を説明する図である。 同図に示す 半導体装置は、 図 9 Cに示す半導体装置の変形例であり、 同一の構成には同一符 号を付して説明を省略する。
すなわち、 図 1 0に示すように、 フレキシブル基板 7 4に設けられる介在層 1 8 4は、 外部電極 1 8 3の真下にのみ設けられている。 介在層 1 8 4は、 図 9 C に示す介在層 8 4と同様に、 接着剤にて構成される。 したがって、 介在層 1 8 4 は、 フレキシブル基板 7 4と能動面 7 0 aとの間にギヤップを形成して両者を接 着する。 ただし、 介在層 1 8 4は、 図 9 Cに示すものよりも小さいため、 接着力 に劣る。
そこで、 フレキシブル基板 7 4と能動面 7 0 aとの間には、 樹脂 1 8 5が注入 されている。 樹脂 1 8 5は、 フレキシブル基板 7 4と能動面 7 0 aとを接着し、 能動面 7 0 aを水分から保護するものである。 したがって、 樹脂 1 8 5は、 応力 吸収に必要な性質を備えていな 本実施形態によれば、 介在層 1 8 4によって、 フレキシブル基板 7 4と能動面
7 0 aとが多少なりとも接着されるので、 両者の間にギャップを形成して、 フレ キシブル基板 7 4を半導体チップ 7 0に取り付けることができる。 また、 樹脂 1
8 5によって、 フレキシブル基板 7 4と能動面 7 0 aとが接着されるとともに、 能動面 7 0 aが水分から保護される。 こうして、 介在層 1 8 4を設ける領域を小 さく しながらも、 十分な応力吸収が可能になる。
そして、 図 1 1は、 上記第 1〜第 1 0実施形態を適用して製造された半導体装 置 1 1 0を実装した回路基板 1 0 0を示す。
本発明は、 上記実施形態に限定されるものではなく、 種々の変形が可能である。 特に、 フレキシブル基板は、 フィルムキャリアテープを用いて構成することが好 ましい。 そして、 フィルムキャリアテープに一体的に複数の半導体装置を製造し て、 取り扱い性を向上させることが好ましい。 この場合、 T A B (Tape -Automat ed- Bonding) 技術に対応する汎用の I L B ( Inner-Lead-Bonding) ラインにて、 半導体装置の実装組立工程を行うことができる。
なおフィルムキャリアテープを用いる場合には、 その製造工程上、 フレキシブ ル基板、 特にベース部は半導体チップの能動面よりもやや大きくせざるを得ない 場合もある。 各フレキシブル基板はフィルムキヤリァテープとして一体となって おり、 最終的には切り離されるが、 それまでの間の吊り部が必要となる。 この吊 り部は通常最後に切り離されるが、 切断装置の精度上、 一般的に半導体装置の界 面にての切断はかなり困難が伴うためである。 なお、 この場合、 半導体チップの 全ての方向について大きく しなくても、 例えば、 4方向のうち、 対向する二方向 については半導体チップ幅よりも広く形成するが、 他の二方向は半導体チップ幅 よりも狭く形成し、 幅の広く形成した側に吊り部を設けるといったことでもよい。 また、 上記実施形態は、 いわゆるファン · イン型の半導体装置であるが、 これ に限定されるものではなく、 外部電極を半導体チップの外周側にも設けたファン - ィン /ァゥト型の半導体装置に、 本発明を適用してもよい。
さらに、 図 1〜図 9 Cは断面図であるため、 リードが 2方向に配設されている 状態が示されているが、 実際には複数方向から配線パ夕ーンが配置されている。 なお、 2方向から配線パターンを配置することを妨げない。
また、 上記の各種実施形態では、 バンプをフレキシブル基板に形成したが、 金 バンプをチップ側に設ける等、 既に周知の各種バンプ形成技術を用いて半導体チ ップ側にバンプを設けても良い。

Claims

請求の範囲
1 . 半導体チップに重なる領域を有するとともに外部電極の形成される外部電 極形成部が前記重なる領域内に形成されたフレキシブル基板を用意する工程と、 前記半導体チップにおける電極を有する面及び前記フレキシブル基板における 前記半導体チップの電極を有する前記面に相対向して配置される面の少なくとも いずれか一方にギヤップ保持部を設ける工程と、
それそれの前記面を対向させて、 前記ギヤップ保持部を介在させた状態で前記 半導体チップと前記フレキシブル基板とを配置して、 前記フレキシブル基板に設 けられた接合部と、 前記半導体チップの前記電極とを接合する工程と、
を含む半導体装置の製造方法。
2 . 請求項 1記載の半導体装置の製造方法において、
前記ギヤップ保持部を設ける工程にて形成される前記ギヤップ保持部は、 前記 外部電極形成部に対応する領域を除く領域に設けられる半導体装置の製造方法。
3 . 請求項 1又は請求項 2記載の半導体装置の製造方法において、
更に前記半導体チップと前記フレキシブル基板との間に応力吸収層を形成する 工程を含む半導体装置の製造方法。
4 . 請求項 3記載の半導体装置の製造方法において、
前記応力吸収層は、 少なくとも前記外部電極形成部に対応する領域に設けられ る半導体装置の製造方法。
5 . 請求項 1記載の半導体装置の製造方法において、 '
前記ギャップ保持部は、 樹脂を印刷することによって設けられる半導体装置の 製造方法。
6 . 請求項 1記載の半導体装置の製造方法において、
前記ギャップ保持部は、 インクジエツ ト方式により樹脂を吐出させることによ り設けられる半導体装置の製造方法。
7 . 請求項 6記載の半導体装置の製造方法において、
前記ギヤップ保持部は、 前記半導体チップにおける前記電極を有する面にのみ 設けられる半導体装置の製造方法。
8 . 請求項 3記載の半導体装置の製造方法において、
前記応力吸収層は、 モールド材の注入によって形成される半導体装置の製造方 法。
9 . 請求項 5から請求項 7のいずれかに記載の半導体装置の製造方法において、 前記樹脂には、 熱硬化性又は紫外線硬化性を有する樹脂を用いる半導体装置の製 造方法。
1 0 . 請求項 1記載の半導体装置の製造方法において、
前記ギャップ保持部には、 前記半導体チップと前記フレキシブル基板との間の 応力を吸収する性質を有する部材が用いられて、 且つ前記部材を前記半導体チッ プ及び前記フレキシブル基板の対向面に密着させることで応力吸収層が形成され る半導体装置の製造方法。
1 1 . 請求項 1 0記載の半導体装置の製造方法において、
前記ギャップ保持部は、 熱可塑性であり、
前記応力吸収層の形成工程は、 前記ギヤップ保持部に熱及び圧力を加える工程 を含む半導体装置の製造方法。
1 2 . 請求項 1 1記載の半導体装置の製造方法において、
前記圧力を加える工程では、 前記ギヤップ保持部の加圧位置を徐々にずらして 部分的な加圧が連続的に行われる半導体装置の製造方法。
1 3 . 請求項 1記載の半導体装置の製造方法において、
前記ギャップ保持部は、 前記フレキシブル基板における前記半導体チップの電 極を有する面に相対向して配置される面側にのみ設けられる半導体装置の製造方 法。
1 4 . 請求項 1 3記載の半導体装置の製造方法において、
前記ギヤップ保持部を設ける工程は、 前記フレキシブル基板における前記半導 体チップ側の面に設けられる配線パターンを形成する工程に含まれ、
前記配線パターンを形成する工程にて、 所望の箇所をエッチングして 1つの前 記配線パターンに複数の凸部を形成する半導体装置の製造方法。
1 5 . 請求項 1 4記載の半導体装置の製造方法において、
前記フレキシブル基板における前記凸部に対応する位置に貫通孔が設けられ、 前記フレキシブル基板の前記配線パターンの設けられた面とは反対側の面に前記 貫通孔を介して前記外部電極が設けられる半導体装置の製造方法。
1 6 . 請求項 1 5記載の半導体装置の製造方法において、
前記ギャップ保持部としての前記凸部の少なくとも前記半導体チップと対向す る位置に絶縁樹脂を塗布する工程を含む半導体装置の製造方法。
1 7 . 電極を有する半導体チップと、
前記半導体チップ上において、 前記半導体チップとは所定のギャップをあけて 且つ重なるように配置されるとともに、 前記重なつた領域内に外部電極形成部が 位置し、 前記外部電極形成部と電気的に接続されており前記半導体チップの電極 に接合される接合部を有するフレキシブル基板と、
前記外部端子形成部に対応する位置を除く位置に設けられるとともに前記ギヤ ップを保持するためのギヤップ保持部と、
を含む半導体装置。
1 8 . 請求項 1 7記載の半導体装置において、
前記フレキシブル基板の前記重なった領域内には、 前記半導体チップの能動領 域が位置してなる半導体装置。
1 9 . 請求項 1 7記載の半導体装置において、
更に、 前記半導体チップと前記フレキシブル基板との間に位置する応力吸収層 を含む半導体装置。
2 0 . 請求項 1 9記載の半導体装置において、
前記応力吸収層は、 前記外部端子形成部に対応する位置に設けられてなる半導
2 1 . 請求項 1 7記載の半導体装置において、
前記ギャップ保持部は、 前記フレキシブル基板の配線パターンの少なくとも 部を用いてなる半導体装置。
2 2 . 請求項 2 1記載の半導体装置において、 1つの前記配線パターンには複数の凸部が設けられ、 前記複数の凸部のうち少 なくとも一つは前記ギャップ保持部となり、 他の凸部のうちの少なくとも一つは 前記半導体チップの電極との接合部となる半導体装置。
2 3 . 請求項 2 2記載の半導体装置において、
前記フレキシブル基板における前記配線パ夕ーンの設けられた側とは反対側の、 前記ギヤップ保持部となる凸部の設けられた位置に相対する位置に外部電極が形 成されてなる半導体装置。
2 4 . 請求項 1 7記載の半導体装置において、
前記ギャップ保持部は樹脂からなり、 応力吸収層を兼ねる半導体装置。
2 5 . 請求項 2 4記載の半導体装置において、
前記樹脂は、 熱可塑性の樹脂からなる半導体装置。
2 6 . 請求項 1 7乃至請求項 2 5のいずれかに記載の半導体装置と、 前記半導 体装置の外部電極形成部を介して電気的に接続されることにより前記半導体装置 が搭載された回路基板。
2 7 . 請求項 2 6記載の回路基板において、
前記半導体装置との接続部を有し、
前記半導体装置の前記外部電極形成部上に形成された外部電極が直接前記接続 部に接続されることにより、 前記半導体装置が搭載された回路基板。
2 8 . ベース部と、 前記ベース部の一方の面に設けられる配線パターンと、 を 有するフレキシブル基板であって、
1つの前記配線パターンには複数の凸部がー体形成されるとともに、 前記べ一 ス部における前記複数の凸部の設けられた各々の位置に対応して、 貫通孔が形成 されてなるフレキシブル基板。
2 9 . 請求項 2 8項記載のフレキシブル基板において、
前記複数の凸部は、 半導体チップの電極との接続部と、 ギャップ保持部と、 か らなり、
前記ギヤップ保持部に相当する前記凸部の表面には、 絶縁層が設けられてなる フレキシブル基板。
3 0 . 半導体チップの電極に接合される接合部を有するフレキシブル基板であ つて、
前記接合部を有する側の前記接合部を除く位置に、 樹脂からなるギヤップ保持 部が設けられてなるフレキシブル基板。
3 1 . 請求項 3 0記載のフレキシブル基板であって、
前記ギャップ保持部は、 熱可塑性の樹脂からなるフレキシブル基板。
PCT/JP1997/003459 1996-10-17 1997-09-29 Dispositif a semi-conducteur, procede de fabrication, plaquette de circuit et substrat souple WO1998018164A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
AU43220/97A AU4322097A (en) 1996-10-17 1997-09-29 Semiconductor device, method for manufacturing the same, circuit board, and flexible substrate
JP51551398A JP3944915B2 (ja) 1996-10-17 1997-09-29 半導体装置の製造方法
US09/091,291 US6482673B2 (en) 1996-10-17 1997-09-29 Semiconductor device, method of making the same, circuit board, flexible substrate, and method of making substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8/297530 1996-10-17
JP29753096 1996-10-17

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US09/091,291 A-371-Of-International US6482673B2 (en) 1996-10-17 1997-09-29 Semiconductor device, method of making the same, circuit board, flexible substrate, and method of making substrate
US10/261,630 Continuation US6727595B2 (en) 1996-10-17 2002-10-02 Semiconductor device, method of making the same, circuit board, and flexible substrate

Publications (1)

Publication Number Publication Date
WO1998018164A1 true WO1998018164A1 (fr) 1998-04-30

Family

ID=17847732

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1997/003459 WO1998018164A1 (fr) 1996-10-17 1997-09-29 Dispositif a semi-conducteur, procede de fabrication, plaquette de circuit et substrat souple

Country Status (7)

Country Link
US (2) US6482673B2 (ja)
JP (1) JP3944915B2 (ja)
KR (2) KR100616479B1 (ja)
CN (1) CN1168137C (ja)
AU (1) AU4322097A (ja)
TW (1) TW367570B (ja)
WO (1) WO1998018164A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168130A (ja) * 1999-12-14 2001-06-22 Dainippon Printing Co Ltd 転写用配線部材とその製造方法、および配線基板
US10790328B2 (en) 2017-11-28 2020-09-29 Asahi Kasei Microdevices Corporation Semiconductor package and camera module

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3944915B2 (ja) * 1996-10-17 2007-07-18 セイコーエプソン株式会社 半導体装置の製造方法
JPH11345905A (ja) 1998-06-02 1999-12-14 Mitsubishi Electric Corp 半導体装置
JP3661444B2 (ja) * 1998-10-28 2005-06-15 株式会社ルネサステクノロジ 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
JP3645511B2 (ja) * 2001-10-09 2005-05-11 株式会社ルネサステクノロジ 半導体装置の製造方法
US7704684B2 (en) 2003-12-01 2010-04-27 The Board Of Trustees Of The University Of Illinois Methods and devices for fabricating three-dimensional nanoscale structures
JP2005311118A (ja) * 2004-04-22 2005-11-04 Seiko Epson Corp 半導体装置及びその製造方法、電気光学装置、並びに電子機器
EP2650906A3 (en) 2004-06-04 2015-02-18 The Board of Trustees of the University of Illinois Methods and devices for fabricating and assembling printable semiconductor elements
US7799699B2 (en) 2004-06-04 2010-09-21 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
US7943491B2 (en) 2004-06-04 2011-05-17 The Board Of Trustees Of The University Of Illinois Pattern transfer printing by kinetic control of adhesion to an elastomeric stamp
US8217381B2 (en) 2004-06-04 2012-07-10 The Board Of Trustees Of The University Of Illinois Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
US7105918B2 (en) * 2004-07-29 2006-09-12 Micron Technology, Inc. Interposer with flexible solder pad elements and methods of manufacturing the same
DE102004037610B3 (de) * 2004-08-03 2006-03-16 Infineon Technologies Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
MY151572A (en) * 2005-06-02 2014-06-13 Univ Illinois Printable semiconductor structures and related methods of making and assembling
JP4659634B2 (ja) * 2006-02-08 2011-03-30 富士通株式会社 フリップチップ実装方法
JP2009528254A (ja) 2006-03-03 2009-08-06 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ 空間的に配列したナノチューブ及びナノチューブアレイの作製方法
US7759782B2 (en) * 2006-04-07 2010-07-20 Tessera, Inc. Substrate for a microelectronic package and method of fabricating thereof
KR101519038B1 (ko) 2007-01-17 2015-05-11 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 프린팅­기반 어셈블리에 의해 제조되는 광학 시스템
US7767497B2 (en) * 2007-07-12 2010-08-03 Tessera, Inc. Microelectronic package element and method of fabricating thereof
CN102113089B (zh) 2008-03-05 2014-04-23 伊利诺伊大学评议会 可拉伸和可折叠的电子器件
US8470701B2 (en) 2008-04-03 2013-06-25 Advanced Diamond Technologies, Inc. Printable, flexible and stretchable diamond for thermal management
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
US8886334B2 (en) 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
US8372726B2 (en) 2008-10-07 2013-02-12 Mc10, Inc. Methods and applications of non-planar imaging arrays
US7952176B2 (en) * 2008-12-09 2011-05-31 Stats Chippac Ltd. Integrated circuit packaging system and method of manufacture thereof
US8406004B2 (en) * 2008-12-09 2013-03-26 Stats Chippac Ltd. Integrated circuit packaging system and method of manufacture thereof
TWI671811B (zh) 2009-05-12 2019-09-11 美國伊利諾大學理事會 用於可變形及半透明顯示器之超薄微刻度無機發光二極體之印刷總成
US10441185B2 (en) 2009-12-16 2019-10-15 The Board Of Trustees Of The University Of Illinois Flexible and stretchable electronic systems for epidermal electronics
WO2011084450A1 (en) 2009-12-16 2011-07-14 The Board Of Trustees Of The University Of Illinois Electrophysiology in-vivo using conformal electronics
US9936574B2 (en) 2009-12-16 2018-04-03 The Board Of Trustees Of The University Of Illinois Waterproof stretchable optoelectronics
CN102892356B (zh) 2010-03-17 2016-01-13 伊利诺伊大学评议会 基于生物可吸收基质的可植入生物医学装置
WO2012097163A1 (en) * 2011-01-14 2012-07-19 The Board Of Trustees Of The University Of Illinois Optical component array having adjustable curvature
US9765934B2 (en) 2011-05-16 2017-09-19 The Board Of Trustees Of The University Of Illinois Thermally managed LED arrays assembled by printing
US8934965B2 (en) 2011-06-03 2015-01-13 The Board Of Trustees Of The University Of Illinois Conformable actively multiplexed high-density surface electrode array for brain interfacing
EP2786644B1 (en) 2011-12-01 2019-04-10 The Board of Trustees of the University of Illionis Transient devices designed to undergo programmable transformations
US9554484B2 (en) 2012-03-30 2017-01-24 The Board Of Trustees Of The University Of Illinois Appendage mountable electronic devices conformable to surfaces
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US10925543B2 (en) 2015-11-11 2021-02-23 The Board Of Trustees Of The University Of Illinois Bioresorbable silicon electronics for transient implants
JP7282710B2 (ja) * 2020-03-19 2023-05-29 株式会社東芝 半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59219942A (ja) * 1983-05-30 1984-12-11 Nec Corp チツプキヤリア
JPS644038A (en) * 1987-06-26 1989-01-09 Nec Corp Mounting structure of integrated circuit

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61100940A (ja) 1984-10-22 1986-05-19 Mitsubishi Electric Corp 半導体装置
US5489804A (en) * 1989-08-28 1996-02-06 Lsi Logic Corporation Flexible preformed planar structures for interposing between a chip and a substrate
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5477611A (en) 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier
JP2674536B2 (ja) 1993-12-16 1997-11-12 日本電気株式会社 チップキャリア半導体装置及びその製造方法
US5834339A (en) * 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
US5663106A (en) * 1994-05-19 1997-09-02 Tessera, Inc. Method of encapsulating die and chip carrier
US5776796A (en) 1994-05-19 1998-07-07 Tessera, Inc. Method of encapsulating a semiconductor package
KR0181615B1 (ko) 1995-01-30 1999-04-15 모리시다 요이치 반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재
JP3484554B2 (ja) 1995-02-28 2004-01-06 日本テキサス・インスツルメンツ株式会社 半導体装置
US5777379A (en) * 1995-08-18 1998-07-07 Tessera, Inc. Semiconductor assemblies with reinforced peripheral regions
JP3944915B2 (ja) * 1996-10-17 2007-07-18 セイコーエプソン株式会社 半導体装置の製造方法
US5909633A (en) * 1996-11-29 1999-06-01 Matsushita Electric Industrial Co., Ltd. Method of manufacturing an electronic component
US6054337A (en) * 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
US6043109A (en) * 1999-02-09 2000-03-28 United Microelectronics Corp. Method of fabricating wafer-level package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59219942A (ja) * 1983-05-30 1984-12-11 Nec Corp チツプキヤリア
JPS644038A (en) * 1987-06-26 1989-01-09 Nec Corp Mounting structure of integrated circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168130A (ja) * 1999-12-14 2001-06-22 Dainippon Printing Co Ltd 転写用配線部材とその製造方法、および配線基板
JP4489221B2 (ja) * 1999-12-14 2010-06-23 大日本印刷株式会社 転写用配線部材およびその製造方法
US10790328B2 (en) 2017-11-28 2020-09-29 Asahi Kasei Microdevices Corporation Semiconductor package and camera module
US11411038B2 (en) 2017-11-28 2022-08-09 Asahi Kasei Microdevices Corporation Semiconductor package and camera module
US11862657B2 (en) 2017-11-28 2024-01-02 Asahi Kasei Microdevices Corporation Semiconductor package and camera module

Also Published As

Publication number Publication date
KR20050093865A (ko) 2005-09-23
CN1206498A (zh) 1999-01-27
TW367570B (en) 1999-08-21
KR100616479B1 (ko) 2006-08-28
US20030027375A1 (en) 2003-02-06
KR19990072171A (ko) 1999-09-27
CN1168137C (zh) 2004-09-22
US6482673B2 (en) 2002-11-19
KR100555341B1 (ko) 2006-06-21
US6727595B2 (en) 2004-04-27
AU4322097A (en) 1998-05-15
US20010019852A1 (en) 2001-09-06
JP3944915B2 (ja) 2007-07-18

Similar Documents

Publication Publication Date Title
JP3944915B2 (ja) 半導体装置の製造方法
US6858919B2 (en) Semiconductor package
KR101730916B1 (ko) 반도체 패키지 및 그 제조 방법
KR20060101385A (ko) 반도체 장치 및 그 제조 방법
US8664775B2 (en) Semiconductor device
US6501170B1 (en) Substrates and assemblies including pre-applied adhesion promoter
KR100462604B1 (ko) 잉크젯 프린트헤드 및 잉크젯 프린트헤드의ｆｐｃ케이블의 본딩 방법 및 이를 적용한 장치
JPH0638436B2 (ja) 半導体ペレツトと基板の接合方法
JP4572375B2 (ja) 半導体装置の製造方法
JP3065010B2 (ja) 半導体装置
JP4085572B2 (ja) 半導体装置及びその製造方法
KR100574810B1 (ko) 열 헤드, 열 헤드 장치 및 그 제조 방법
JP4484072B2 (ja) 半導体装置、回路基板及び半導体装置の製造方法
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JP3947502B2 (ja) 異方導電性フィルムからなる封止部材の製造方法
JP4288026B2 (ja) 装着ツール及びｉｃチップの装着方法
JP7309518B2 (ja) インクジェット記録ヘッド
JP4006900B2 (ja) 基板及びその接続構造並びに基板の製造方法
JP3707639B2 (ja) エリアアレイパッケージ型半導体装置の構造
JP3997685B2 (ja) 半導体装置およびその製造方法ならびに半導体装置の実装方法
JP4540216B2 (ja) 半導体モジュールの製造方法
JP2021054066A (ja) 液体吐出ヘッドとその製造方法
JPH06103706B2 (ja) 半導体装置と基板の接合方法
JP2003197814A (ja) 半導体チップ、半導体装置及びそれらの製造方法
JPH0845976A (ja) 電子素子パッケージおよびその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 97191454.0

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AL AM AT AU AZ BA BB BG BR BY CA CH CN CU CZ DE DK EE ES FI GB GE GH HU ID IL IS JP KE KG KR KZ LC LK LR LS LT LU LV MD MG MK MN MW MX NO NZ PL PT RO RU SD SE SG SI SK SL TJ TM TR TT UA UG US UZ VN YU ZW AM AZ BY KG KZ MD RU TJ TM

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH KE LS MW SD SZ UG ZW AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL

WWE Wipo information: entry into national phase

Ref document number: 1019980704525

Country of ref document: KR

Ref document number: 09091291

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase
REG Reference to national code

Ref country code: DE

Ref legal event code: 8642

WWP Wipo information: published in national office

Ref document number: 1019980704525

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1019980704525

Country of ref document: KR