JP4484072B2 - 半導体装置、回路基板及び半導体装置の製造方法 - Google Patents
半導体装置、回路基板及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4484072B2 JP4484072B2 JP2005226563A JP2005226563A JP4484072B2 JP 4484072 B2 JP4484072 B2 JP 4484072B2 JP 2005226563 A JP2005226563 A JP 2005226563A JP 2005226563 A JP2005226563 A JP 2005226563A JP 4484072 B2 JP4484072 B2 JP 4484072B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- flexible substrate
- semiconductor chip
- manufacturing
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Description
前記半導体チップにおける電極を有する面及び前記フレキシブル基板における前記半導体チップの電極を有する前記面に相対向して配置される面の少なくともいずれか一方にギャップ保持部を設ける工程と、
それぞれの前記面を対向させて、前記ギャップ保持部を介在させた状態で前記半導体チップと前記フレキシブル基板とを配置して、前記フレキシブル基板に設けられた接合部と、前記半導体チップの前記電極とを接合する工程と、
を含む。本発明によれば、上記のようなフレキシブル基板を用意することで、いわゆるチップサイズと同程度のパッケージが提供できる状態下にある。その状態において、半導体チップにおける電極を有する面と、フレキシブル基板における半導体チップの電極を有する面に相対向して配置される面、言い換えるとフレキシブル基板において電極との接合部が位置する側の面と、が対向して配置される。少なくともいずれかの面には、ギャップ保持部が設けられる。そして、ギャップ保持部が介在した状態で、半導体チップとフレキシブル基板とが配置されるので、両者の間のギャップが確実に保たれる。したがって、ギャップを保持するための治具を改めて用意する必要がない。また、半導体チップとフレキシブル基板との組立工程以降、常にその両者には一定のギャップが保たれていることで、両者による不意な電気ショートは防止できる。また、ギャップ保持部を介在させた状態で、フレキシブル基板の接合部と、半導体チップの電極とが接合されるので、ギャップ保持部が接合時にはいわゆる支持軸となり、確実な接合が行われる。
前記配線パターンを形成する工程にて、所望の箇所をエッチングして1つの前記配線パターンに複数の凸部を形成してもよい。
電極を有する半導体チップと、
前記半導体チップ上において、前記半導体チップとは所定のギャップをあけて且つ重なるように配置されるとともに、前記重なった領域内に外部電極形成部が位置し、前記外部電極形成部と電気的に接続されており前記半導体チップの電極に接合される接合部を有するフレキシブル基板と、
前記外部端子形成部に対応する位置を除く位置に設けられるとともに前記ギャップを保持するためのギャップ保持部と、
を含む。
ベース部と、前記ベース部の一方の面に設けられる配線パターンと、を有するフレキシブル基板であって、
1つの前記配線パターンには複数の凸部が一体形成されるとともに、前記ベース部における前記複数の凸部の設けられた各々の位置に対応して、貫通孔が形成されてなる。
前記ギャップ保持部に相当する前記凸部の表面には、絶縁層が設けられることが好ましい。
前記接合部を有する側の前記接合部を除く位置に、樹脂からなるギャップ保持部が設けられたものであってもよい。前記ギャップ保持部は、熱可塑性の樹脂であってもよい。
(第1実施形態)
図1は、第1実施形態に係る半導体装置を説明する断面図である。この半導体装置は、半導体チップ10の表面側、すなわち能動面側をフレキシブル基板12が覆うものである。したがって、パッケージの平面サイズはほぼチップサイズに近くなっている。
(第2実施形態)
図2は、第2実施形態に係る半導体装置を示す図である。同図に示す半導体装置は、ギャップ保持材116、117及び応力吸収層126に特徴を有する。これ以外の構成は、図1に示す半導体装置と同様であるので同一符号を付して説明を省略する。
(第3実施形態)
図3は、第3実施形態に係る半導体装置を示す図である。同図に示す半導体装置は、図1に示す半導体装置の変形例であり、同一の構成には同一符号を付して説明を省略する。
(第4実施形態)
図4は、第4実施形態に係る半導体装置の製造工程を示す断面図である。本実施形態で用いられる半導体チップ30は、図1の半導体チップ10と同様のもので電極32を有する。本実施形態では、半導体チップ30の能動面30aに、ギャップ保持材34が予め設けられている。すなわち、スクリーン印刷又はインクジェット方式によって、樹脂を塗布又は吐出して、フレキシブル基板のリード220との接続前までに、半導体チップ30にギャップ保持材34を設けておく。
(第5実施形態)
図5は、第5実施形態に係る半導体装置を示す図である。同図に示す半導体装置は、図4に示す工程により製造された半導体装置とは、ギャップ保持材の位置が異なり、それ以外では同一の構成であるので同一符号を付して説明を省略する。
(第6実施形態)
図6Aは、第6実施形態に係る半導体装置を示す平面図であり、図6Bは、図6AのB−B線断面図である。
(第7実施形態)
図7は、第7実施形態に係る半導体装置を示す図である。同図に示す半導体チップ300には、図6A及び図6Bに示すものと同様に、能動面300aに千鳥状に複数の電極302が設けられている。また、図7に示すフレキシブル基板350には、能動面300aとは反対側に配線パターン352が形成されており、配線パターン352上に外部電極354が形成されている。また、フレキシブル基板350には、電極302の付近において、穴350aが形成されており、この穴350aの内側にリード356が突出するようになっている。このリード356は、屈曲形成されて電極302にボンディングされる。
(第8実施形態)
図8は、第8実施形態に係る半導体装置の製造工程を示す断面図である。同図において、完成品としての半導体装置は、半導体チップ50、フレキシブル基板54及び応力吸収層69を有する。半導体チップ50は、図1の半導体チップ10と同様であり、電極52を有する。
(第9実施形態)
図9A〜図9Cは、第9実施形態に係る半導体装置の製造工程を示す図である。
(第10実施形態)
図10は、第10実施形態に係る半導体装置を説明する図である。同図に示す半導体装置は、図9Cに示す半導体装置の変形例であり、同一の構成には同一符号を付して説明を省略する。
Claims (22)
- 外部電極の形成される外部電極形成部及び接合部を有するフレキシブル基板と、電極を有する半導体チップと、を用意する工程と、
前記フレキシブル基板と前記半導体チップの前記電極を有する面との間であって、前記外部電極形成部の真下にギャップ保持部を介在させた状態で、前記半導体チップの前記電極を有する面側に前記フレキシブル基板を配置する工程と、
前記フレキシブル基板を配置する工程後、前記接合部と、前記電極とを接合する工程と、
前記フレキシブル基板を配置する工程後、前記半導体チップと前記フレキシブル基板との間に応力吸収層を形成する工程と、
前記外部電極形成部に前記外部電極を設ける工程と、
を含む半導体装置の製造方法。 - 外部電極及び接合部を有するフレキシブル基板と、電極を有する半導体チップと、を用意する工程と、
前記フレキシブル基板と前記半導体チップの前記電極を有する面との間であって、前記外部電極の真下にギャップ保持部を介在させた状態で、前記半導体チップの前記電極を有する面側に前記フレキシブル基板を配置する工程と、
前記フレキシブル基板を配置する工程後、前記接合部と、前記電極とを接合する工程と、
前記フレキシブル基板を配置する工程後、前記半導体チップと前記フレキシブル基板との間に応力吸収層を形成する工程と、
を含む半導体装置の製造方法。 - 請求項1または請求項2のいずれかに一項に記載の半導体装置の製造方法において、
前記ギャップ保持部は、樹脂を印刷することによって設けられる半導体装置の製造方法。 - 請求項1または請求項2のいずれか一項に記載の半導体装置の製造方法において、
前記ギャップ保持部は、インクジェット方式により樹脂を吐出させることにより設けられる半導体装置の製造方法。 - 請求項4記載の半導体装置の製造方法において、
前記ギャップ保持部は、前記接合部と前記電極とを接合する工程の前に、前記半導体チップにおける前記電極を有する面にのみ設けられる半導体装置の製造方法。 - 請求項1または請求項2のいずれか一項に記載の半導体装置の製造方法において、
前記応力吸収層は、モールド材の注入によって形成される半導体装置の製造方法。 - 請求項3から請求項5のいずれか一項に記載の半導体装置の製造方法において、
前記樹脂には、熱硬化性又は紫外線硬化性を有する樹脂を用いる半導体装置の製造方法。 - 請求項1または請求項2のいずれか一項に記載の半導体装置の製造方法において、
前記ギャップ保持部は、前記接合部と前記電極とを接合する工程の前に、前記フレキシブル基板における前記半導体チップの電極を有する面に相対向して配置される面側にのみ設けられる半導体装置の製造方法。 - 請求項8記載の半導体装置の製造方法において、
前記フレキシブル基板における前記半導体チップ側の面に配線パターンを形成する工程を更に含み、
前記配線パターンを形成する工程にて、少なくとも1つの前記配線パターンに前記ギャップ保持部となる凸部を形成する半導体装置の製造方法。 - 請求項9記載の半導体装置の製造方法において、
前記フレキシブル基板における前記凸部に対応する位置に貫通孔が設けられ、前記フレキシブル基板の前記配線パターンの設けられた面とは反対側の面に前記貫通孔を介して前記外部電極が設けられる半導体装置の製造方法。 - 請求項10記載の半導体装置の製造方法において、
前記ギャップ保持部としての前記凸部の少なくとも前記半導体チップと対向する位置に絶縁樹脂を塗布する工程を含む半導体装置の製造方法。 - 電極を有する半導体チップと、
前記半導体チップ上において、前記半導体チップとは所定のギャップをあけて且つ前記半導体チップと重なった領域を有するように配置されるとともに、前記重なった領域内に外部電極が位置し、前記外部電極と電気的に接続されており前記半導体チップの電極に接合される接合部を有するフレキシブル基板と、
前記フレキシブル基板と前記半導体チップの前記電極を有する面との間であって、前記外部電極の真下に設けられたギャップ保持部と、
前記フレキシブル基板と前記半導体チップとの間であって、前記重なった領域内に設けられた応力吸収層と、
を含む半導体装置。 - 請求項12記載の半導体装置において、
前記フレキシブル基板の前記重なった領域内には、前記半導体チップの能動領域が位置してなる半導体装置。 - 請求項12又は請求項13のいずれか一項に記載の半導体装置において、
前記ギャップ保持部は、前記フレキシブル基板の配線パターンの少なくとも一部を用いてなる半導体装置。 - 請求項14記載の半導体装置において、
1つの前記配線パターンには複数の凸部が設けられ、前記複数の凸部のうち少なくとも一つは前記ギャップ保持部となり、他の凸部のうちの少なくとも一つは前記半導体チップの電極との接合部となる半導体装置。 - 請求項15記載の半導体装置において、
前記フレキシブル基板における前記配線パターンの設けられた側とは反対側の、前記ギャップ保持部となる凸部の設けられた位置に相対する位置に外部電極が形成されてなる半導体装置。 - 請求項12又は請求項13のいずれか一項に記載の半導体装置において、
前記ギャップ保持部は第1の樹脂からなる半導体装置。 - 請求項17記載の半導体装置において、
前記第1の樹脂は、熱硬化性又は紫外線硬化性の樹脂からなる半導体装置。 - 請求項12から請求項18のいずれか一項に記載の半導体装置において、
前記応力吸収層は第2の樹脂からなる半導体装置。 - 請求項19記載の半導体装置において、
前記第2の樹脂は、熱可塑性の樹脂からなる半導体装置。 - 請求項12から請求項20のいずれか一項に記載の半導体装置と、前記半導体装置の外部電極形成部を介して電気的に接続されることにより前記半導体装置が搭載された回路基板。
- 請求項21記載の回路基板において、
前記半導体装置との接続部を有し、
前記半導体装置の前記外部電極形成部上に形成された外部電極が直接前記接続部に接続されることにより、前記半導体装置が搭載された回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005226563A JP4484072B2 (ja) | 1996-10-17 | 2005-08-04 | 半導体装置、回路基板及び半導体装置の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29753096 | 1996-10-17 | ||
JP2005226563A JP4484072B2 (ja) | 1996-10-17 | 2005-08-04 | 半導体装置、回路基板及び半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51551398A Division JP3944915B2 (ja) | 1996-10-17 | 1997-09-29 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007184793A Division JP4572375B2 (ja) | 1996-10-17 | 2007-07-13 | 半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005354104A JP2005354104A (ja) | 2005-12-22 |
JP2005354104A5 JP2005354104A5 (ja) | 2006-08-24 |
JP4484072B2 true JP4484072B2 (ja) | 2010-06-16 |
Family
ID=35588229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005226563A Expired - Fee Related JP4484072B2 (ja) | 1996-10-17 | 2005-08-04 | 半導体装置、回路基板及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4484072B2 (ja) |
-
2005
- 2005-08-04 JP JP2005226563A patent/JP4484072B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005354104A (ja) | 2005-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3944915B2 (ja) | 半導体装置の製造方法 | |
US20120086111A1 (en) | Semiconductor device | |
KR20020027233A (ko) | 반도체 장치 및 그의 제조 방법 | |
TW200414471A (en) | Semiconductor device and manufacturing method for the same | |
WO1998018162A1 (en) | Film carrier tape and semiconductor device, method for manufacturing them, and circuit board | |
KR100367955B1 (ko) | 솔더볼과 기판 사이의 결합이 강화된 반도체 장치 | |
KR20060101385A (ko) | 반도체 장치 및 그 제조 방법 | |
JPS61194732A (ja) | 半導体ペレツトと基板の接合方法 | |
JP4572375B2 (ja) | 半導体装置の製造方法 | |
JP3497847B2 (ja) | 半導体装置およびその製造方法 | |
US20030020145A1 (en) | Semiconductor device having reinforced coupling between solder balls and substrate | |
JP4484072B2 (ja) | 半導体装置、回路基板及び半導体装置の製造方法 | |
JP4590689B2 (ja) | プリント配線基板の接続方法及び接続構造 | |
KR100574810B1 (ko) | 열 헤드, 열 헤드 장치 및 그 제조 방법 | |
JP4085572B2 (ja) | 半導体装置及びその製造方法 | |
JP3611463B2 (ja) | 電子部品の製造方法 | |
JP3947502B2 (ja) | 異方導電性フィルムからなる封止部材の製造方法 | |
JP4288026B2 (ja) | 装着ツール及びicチップの装着方法 | |
JP7346150B2 (ja) | インクジェット記録ヘッドおよびインクジェット記録装置 | |
JP4006900B2 (ja) | 基板及びその接続構造並びに基板の製造方法 | |
JP7309518B2 (ja) | インクジェット記録ヘッド | |
JP3707639B2 (ja) | エリアアレイパッケージ型半導体装置の構造 | |
JP7277192B2 (ja) | 液体吐出ヘッド及びその製造方法 | |
JP2021054066A (ja) | 液体吐出ヘッドとその製造方法 | |
JPH0845976A (ja) | 電子素子パッケージおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060707 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070501 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070516 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080625 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080626 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090623 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100303 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100316 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |