JP2011108849A - 電子部品および表示モジュール - Google Patents

電子部品および表示モジュール Download PDF

Info

Publication number
JP2011108849A
JP2011108849A JP2009262337A JP2009262337A JP2011108849A JP 2011108849 A JP2011108849 A JP 2011108849A JP 2009262337 A JP2009262337 A JP 2009262337A JP 2009262337 A JP2009262337 A JP 2009262337A JP 2011108849 A JP2011108849 A JP 2011108849A
Authority
JP
Japan
Prior art keywords
ppm
electronic component
film
external output
polyimide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009262337A
Other languages
English (en)
Other versions
JP5249178B2 (ja
Inventor
Kenji Toyosawa
健司 豊沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2009262337A priority Critical patent/JP5249178B2/ja
Publication of JP2011108849A publication Critical patent/JP2011108849A/ja
Application granted granted Critical
Publication of JP5249178B2 publication Critical patent/JP5249178B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】外部出力端子と他装置の接続端子との接合時に発生する、外部出力端子の接続端子に対する位置ズレを抑制することができる、電子部品等を提供する。
【解決手段】出力側のアウターリード4aが設けられているポリイミドフィルム3を備えたCOF1は、ポリイミドフィルム3が幅方向TDに膨張する度合を示す熱膨張係数CTE(TD)、および、ポリイミドフィルム3が機械搬送方向MDに膨張する度合を示す熱膨張係数CTE(MD)のうち、少なくとも一方のCTEが、−10ppm/℃以上、かつ、3ppm/℃未満となっている。
【選択図】図1

Description

本発明は、外部出力端子が設けられているフィルム基材を備えた電子部品および表示モジュールに関する発明である。特に、本発明は、ポリイミドを含む素材からなるフィルム基材(以下、「ポリイミドフィルム」と称する)に半導体チップが実装された半導体装置、いわゆるCOF(Chip On Film)に関する発明である。
従来、表示モジュールの駆動装置等に使用されているCOFは、半導体チップが実装されるフィルム基材として、ポリイミドフィルムが好適に使用されている。この理由は、以下のとおりである。
すなわち、半導体チップは、例えば400〜440℃にまで加熱されて、フィルム基材に、0.3〜1.0sの時間をかけてボンディングされる。また、COFの外部出力端子として設けられるアウターリードのボンディング時には、例えばボンディングツールを約400℃にまで加熱する。一方、緩衝材としてボンディングツールとCOFとの間に挿入するために、また、COFを熱容量の大きなガラスパネル(液晶表示パネル、ガラス基板)に実装するために、COFのフィルム部(アウターリードの実装部)は、160〜200℃にまで加熱されて、フィルム基材にボンディングされる。緩衝材としては、厚さ350μmのシリコーンゴムと、厚さ45〜75μmのテフロン(登録商標)と、によりコーティングされたガラスクロスシート等の、比較的熱膨張係数の大きな材料を用いる。シリコーンゴムシートの熱膨張係数は、200〜500ppm/℃、テフロンガラスシートの熱膨張係数は、15〜40ppm/℃であり、COFフィルムより大きい。ここで、ポリイミドフィルムは、非常に優れた耐熱性を有している。このため、ポリイミドフィルムで構成されたフィルム基材は、ボンディング時に発生する熱に起因して、変形したり溶融したりする虞が低い。
以上の背景より、ポリイミドフィルムは、COFのフィルム基材として好適に使用されている。さらに、ポリイミドフィルムは、COFのみならず、TCP(Tape Carrier Package)のフィルム基材としても好適に使用されている。
代表的なポリイミドフィルム製品としては、東レ・デュポン株式会社製のカプトン(登録商標)、および、宇部興産株式会社製のユーピレックス(登録商標)が挙げられる。
カプトンは、弾性率が約6〜8Gpaと低いのが特徴的である。COFのフィルム基材としての、カプトンの厚みは、38μmである。
一方、ユーピレックスは、以下の物性を有している。
ユーピレックスは、幅方向の弾性率が約9〜10Gpaであり、機械搬送方向の弾性率が約9〜10Gpaである。本明細書において、「機械搬送方向」とは、ポリイミドフィルム(フィルム基材)のテープが巻き取られたり、該ポリイミドフィルム(フィルム基材)または電子部品(COF)の搬送が行われたりする方向を意味しており、該テープの長手方向であるのが一般的である。また、本明細書において、「幅方向」とは、上記「機械搬送方向」と直交する方向を意味しており、該テープの短手方向であるのが一般的である。以下では、幅方向を「TD」と称し、機械搬送方向を「MD」と称する。
ユーピレックスは、TDに膨張する度合を示す熱膨張係数が約14〜16ppm/℃であり、MDに膨張する度合を示す熱膨張係数が約14〜16ppm/℃である。以下では、熱膨張係数を「CTE(Coefficient of Thermal Expansion)」と称する。また、以下では、TDに膨張する度合を示すCTEを「CTE(TD)」と称し、MDに膨張する度合を示すCTEを「CTE(MD)」と称する。
ユーピレックスは、TDに膨張する度合を示す湿度膨張係数が約9〜11ppm/%RHであり、MDに膨張する度合を示す湿度膨張係数が約9〜11ppm/%RHである。以下では、湿度膨張係数を「CHE(Coefficient of Humidity Expansion)」と称する。また、以下では、TDに膨張する度合を示すCHEを「CHE(TD)」と称し、MDに膨張する度合を示すCHEを「CHE(MD)」と称する。
ユーピレックスは、吸水率が1.4%である。
ユーピレックスは、水蒸気透過率が0.07g・mm/m・dayである。
以下では、COFの一般的な製造工程について簡単に説明する(非特許文献1参照)。
ポリイミドフィルムのテープには、概ねクロムおよびニッケルからなり、かつ、クロムを5〜7%もしくは20%程度含有するシード層を、スパッタリング法により形成する。
シード層を形成したテープの上面には、必要に応じて銅をスパッタリング法により形成し、さらに、厚さ約8.5μmの銅をメッキ法により形成することで、CCLを作製する。
CCLは、フォトリソグラフィ工程にて、メッキ法により形成された銅部分がウェットエッチングされることにより、インナーリードが形成される。
インナーリードには、半導体チップの金バンプが、インナーリードボンダーを用いたボンディングにより接合される。具体的に、該金バンプは、予めインナーリードに施した錫メッキに接合されるが、金と錫とは金属接合により接合される。これにより、半導体チップはCOFにおいて実装される。
半導体チップの実装後には、アンダーフィル樹脂を注入して、キュア工程を行って、樹脂封止を行う。
インナーリードは、インナーリードボンダーの加熱ステージにより、ポリイミドフィルムの温度を、120±α℃の範囲内で適宜調整しつつ、金バンプの中央にボンディングされる。
ポリイミドフィルムの温度を、120℃を中心として調整する理由は、100℃を中心として調整した場合、ポリイミドフィルムに含まれている水分が蒸発することで、該ポリイミドフィルムの寸法が変動するためである。すなわち、ポリイミドフィルムの温度を、100℃を中心として調整した場合、該ポリイミドフィルムの寸法は、湿度膨張係数を厳密に考慮して、調整する必要がある。
一方、ポリイミドフィルムの温度を、120℃を中心として調整することにより、ポリイミドフィルムの寸法が変動する虞は、低減することができる。具体的には、予めポリイミドフィルムを乾燥させてから、該ポリイミドフィルムの温度を120℃付近で適宜調整することにより、湿度膨張係数にあまり影響されることなく、主に熱膨張係数のみに応じて、該ポリイミドフィルムの寸法を調整することができる。この場合、ポリイミドフィルムの寸法は、主に該ポリイミドフィルムを加熱するための加熱ステージの温度に応じて、適宜調整することができる。
加熱ステージの温度は、100〜160℃の間で適宜変化させて、ポリイミドフィルムを加熱し、該ポリイミドフィルムの寸法を変化させる。
特許文献1には、CTE(MD)が10〜20ppm/℃、CTE(TD)が3〜10ppm/℃の範囲にあるポリイミドフィルムが開示されている。
特許文献1に開示されているポリイミドフィルムは、CTE(TD)が低く抑えられると共に、CTE(MD)が金属に近似した値を持つので、フィルムのTDへの寸法変化のみを低減させることができる。従って、このポリイミドフィルムは、フィルムのTDへの寸法変化、およびそれに伴うフィルム基材の寸法のバラつきを低減することができるため、寸法安定性に優れ、かつ、ファインピッチ用のCOF等に好適であると言える。
特開2005−314669号公報(2005年11月10日公開) 特開昭61−264028号公報(1986年11月21日公開)
豊沢健司、千川保憲 著「液晶ドライバ対応35μmファインピッチSOF(System on Film)技術の開発」 シャープ技報第85号 38頁〜41頁 2003年4月 MATERIALSTAGEVol2, No8, 27〜31頁 2002年 エレクトロ実装技術Vol9, No2, 58〜61頁 2003年 豊沢健司、中村仲栄、福田和彦、千川保憲 著「リールtoリール方式による液晶ドライバのCOF(Chip On Film)技術」 シャープ技報第80号 56〜59頁 2001年8月
近年、表示モジュールの分野では、主にガラス基板により構成される表示パネルに搭載される駆動装置の数を減少させる一方、個々の駆動装置の多出力化を行う技術の開発が進められている。
そして、駆動装置の多出力化に伴い、COFは近年、TDに48mm程度の寸法を有している装置に、720個の外部出力端子が設けられているものが、広く使用されるようになってきた。この外部出力端子としてのアウターリードは、各々がTDに沿って配置されており、49〜54μm程度のピッチを有している。但し、COFではさらに、外部出力端子としてのアウターリードに加え、入力端子から出力端子に配線されたスルー配線が、10〜80本程、TDに沿って配置されているため、装置に応じてアウターリードのピッチは多様である。
さらに、COFは近年、TDに48mm程度の寸法を有している装置に、960個の外部出力端子が設けられているものが存在する。該COFは、TDに並んだアウターリードが、37〜41μm程度のピッチを有しており、非常にファインピッチとなっている。
このため、ACF(Anisotoropic Conductive Film:異方性導電フィルム)に、アウターリードを実装する場合、該アウターリードは、ACFにより構成された端子に対する位置ズレが発生しやすく、これに伴い、歩留まりが悪化するという問題が発生する。
具体的に、アウターリードのボンディングは、表示パネルのACF部分に形成されたアラインメントマークと、COFに形成されたアラインメントマークと、を対向させて行われる。これにより、アウターリードと表示パネルの接続端子とは、位置合わせされる。また、ボンディングは、ACF部分の温度が180〜200℃、ボンディング時間が13秒、ボンディング時の圧力が3〜3.5MPa、という条件で実施される。なお、COFのアウターリードの長さは、端子から端子までで約39mmとなっている。
ここで、ポリイミドフィルムは、ボンディングに伴う加熱に起因して熱膨張する。このため、COFに対しては、アウターリードの、表示パネルのACF部分へのボンディングを実施する前に、99.88〜99.90%程度の大きさにまで縮小する(いわゆる、縮小補正を行う)必要がある。以上の条件により、COFのアウターリードを、表示パネルのACF部分にボンディングして接合すると、ポリイミドフィルムは、TDに40〜50μm程度膨張し、かつ、1つのフィルム内で膨張の度合にバラつきが発生する。従って、アウターリードがファインピッチになればなる程に、高精度のボンディングが要求され、高精度のボンディングが実施されなかった場合には、COFを表示パネルに実装したときに、該COFのアウターリードが該表示パネルのACF部分に対して位置ズレを起こしてしまう。
以上のとおり、特に、960個以上の外部出力端子が設けられているCOFを用いて、表示モジュールのコストの低減を図るためには、該COFのアウターリードを非常にファインピッチとする必要がある。
しかしながら、特許文献1に開示されているポリイミドフィルムを、フィルム基材として使用したCOFに、960個以上の外部出力端子を設けた場合には、アウターリードのボンディング時において、該アウターリードのピッチに対する該ポリイミドフィルムの膨張度合(膨張する寸法)が大きくなってしまう。
このため、特許文献1に開示されているポリイミドフィルムを、フィルム基材として使用したCOFでは、フィルム基材に設けられた外部出力端子が増加したときに、外部出力端子幅が端子数に反比例して細くなるため(ガラスパネルの接続端子の幅も細くなり)該外部出力端子が、ガラスパネルの接続端子に対して位置ズレしてしまうことが避けられず、これに伴い、上述した、歩留まりの悪化を解消するまでには至っていない。
本発明は、上記の問題に鑑みて為されたものであり、その目的は、外部出力端子と他装置の接続端子との接合時に発生する、外部出力端子の接続端子に対する位置ズレを抑制することができる、電子部品および表示モジュールを提供することにある。
本発明の電子部品は、上記の問題を解決するために、外部出力端子が設けられているフィルム基材を備えた電子部品であって、上記フィルム基材が幅方向TDに膨張する度合を示すTD熱膨張係数、および、上記フィルム基材が機械搬送方向MDに膨張する度合を示すMD熱膨張係数のうち、少なくとも一方の熱膨張係数は、−10ppm/℃以上、かつ、3ppm/℃未満となっていることを特徴としている。
上記の構成によれば、フィルム基材は、TD熱膨張係数およびMD熱膨張係数のうち、少なくとも一方の熱膨張係数が、−10ppm/℃以上、かつ、3ppm/℃未満という非常に小さな値となっている。このため、該フィルム基材を備えた本電子部品は、外部出力端子の加熱を伴うボンディング時における、複数個の該外部出力端子のピッチに対する該フィルム基材の熱膨張の度合(熱膨張する寸法)を、十分に小さくすることができる。
従って、本電子部品では、外部出力端子と他装置の接続端子との接合時に発生する、該外部出力端子の該接続端子に対する位置ズレを抑制することができるという効果を奏する。またこれにより、本電子部品では、上述した、歩留まりの悪化を解消することが可能となるという効果を奏する。これらの効果は、特にフィルム基材に設けられた外部出力端子が増加したときに、有利である。
ここで、本電子部品は、主にCOF用途であり、実際の該COFは、フィルム基材および外部出力端子の他にも、半導体チップ等の部材を有するのが一般的である。そして、本電子部品は、これらの部材の熱膨張係数に応じて膨張する。このため、単純に、フィルム基材が膨張する度合を示す、TD熱膨張係数および/またはMD熱膨張係数が、0ppm/℃となっているだけでは、熱膨張の度合が非常に小さな電子部品の実現が難しい。
そこで、本願発明者は、フィルム基材が膨張する度合を示す、TD熱膨張係数および/またはMD熱膨張係数の下限を、−10ppm/℃にまで低減することを見出し、本発明を案出した。なお、ある対象物が膨張する度合を示す熱膨張係数が0ppm/℃未満である場合、該対象物は、温度が上昇する(熱量が増加する)と収縮する物性を有することとなる。つまり、フィルム基材が膨張する度合を示す、TD熱膨張係数および/またはMD熱膨張係数が、0ppm/℃未満となっている場合、フィルム基材単体としては、温度が上昇すると、対応する方向へと収縮することとなる。このフィルム基材の収縮により、フィルム基材以外の部材の熱膨張係数に起因した、電子部品の膨張を相殺することにより、熱膨張の度合が非常に小さな電子部品の実現が可能となる。
なお、本電子部品は、たとえ、外部出力端子がフィルム基材に1個だけ設けられている場合であっても、上記の熱膨張の度合を十分に小さくできることにより、該外部出力端子の位置ズレを抑制することができるため、効果を奏する。
また、本電子部品は、上記の熱膨張の度合を十分に小さくできることにより、外部出力端子の配置関係に関わらず、該外部出力端子の位置ズレを抑制することができる。但し、複数個の外部出力端子は、熱膨張係数が小さくされた方向に沿って配置されている構成とすることで、より大きな位置ズレ抑制の効果を得ることができる。
また、本発明の電子部品は、上記TD熱膨張係数は、−10ppm/℃以上、かつ、3ppm/℃未満となっており、上記MD熱膨張係数は、12ppm/℃以上、かつ、18ppm/℃以下となっていることを特徴としている。
上記の構成によれば、フィルム基材は、TD熱膨張係数が、−10ppm/℃以上、かつ、3ppm/℃未満という非常に小さな値となっている。従って、本電子部品では、幅方向TDに関して、大きな位置ズレ抑制の効果を得ることができる。なお、フィルム基材の幅方向TDとは、ポリイミドフィルムにおける幅方向TDとすればよい。
さらに、本発明の電子部品は、上記TD熱膨張係数は、−2ppm/℃以上、かつ、1ppm/℃以下となっていることを特徴とするのが好ましい。
また、本発明の電子部品は、上記フィルム基材には、上記外部出力端子が複数個設けられており、各上記外部出力端子は、互いに異なる銅配線からなり、各上記外部出力端子には、互いに異なる銅配線が接続されており、複数本の上記銅配線は、いずれも上記フィルム基材に配置されており、複数本の上記銅配線は、10μm以上、かつ、50μm以下のピッチを有しており、上記フィルム基材と複数本の上記銅配線とからなるフィルム配線基板が幅方向TDに膨張する度合を示す熱膨張係数は、上記TD熱膨張係数よりも大きくなっており、上記フィルム配線基板が幅方向TDに膨張する度合を示す熱膨張係数は、−2ppm/℃を超え、かつ、4ppm/℃以下となっていることを特徴としている。
フィルム基材に銅配線が形成されているフィルム配線基板が、幅方向TDに膨張する度合を示す熱膨張係数は、上記TD熱膨張係数と異なる値となる。具体的に、銅配線が膨張する度合を示す熱膨張係数が上記TD熱膨張係数よりも大きいため、フィルム配線基板が幅方向TDに膨張する度合を示す熱膨張係数は、該TD熱膨張係数よりも大きな値となる。さらに、フィルム配線基板が幅方向TDに膨張する度合を示す熱膨張係数は、複数本の銅配線のピッチに依存して異なる。複数本の銅配線が、10〜50μmのピッチを有している場合には、フィルム配線基板が幅方向TDに膨張する度合を示す熱膨張係数は、−2ppm/℃を超え、かつ、4ppm/℃以下となっているのが好ましい。
本発明の電子部品は、上記の問題を解決するために、外部出力端子が設けられているフィルム基材を備えた電子部品であって、上記フィルム基材が幅方向TDに膨張する度合を示すTD湿度膨張係数は、1ppm/%RH以上、かつ、5ppm/%RH以下となっており、上記フィルム基材が機械搬送方向MDに膨張する度合を示すMD湿度膨張係数は、6ppm/%RH以上、かつ、11ppm/%RH以下となっていることを特徴としている。
上記の構成によれば、フィルム基材は、TD湿度膨張係数が、1〜5ppm/%RHという非常に小さな値となっている。このため、該フィルム基材を備えた本電子部品は、多湿な環境下での実装時、さらには同環境下での保管時における、複数個の外部出力端子のピッチに対する該フィルム基材の湿度膨張の度合(湿度膨張する寸法)を、幅方向TDに関して、十分に小さくすることができる。
従って、本電子部品では、外部出力端子と他装置の接続端子との接合時に発生する、該外部出力端子の該接続端子に対する位置ズレを抑制することができるという効果を奏する。またこれにより、本電子部品では、上述した、歩留まりの悪化を解消することが可能となるという効果を奏する。これらの効果は、特にフィルム基材に設けられた外部出力端子が増加したときに、有利である。
なお、本電子部品は、たとえ、外部出力端子がフィルム基材に1個だけ設けられている場合であっても、上記の湿度膨張の度合を十分に小さくできることにより、該外部出力端子の位置ズレを抑制することができるため、効果を奏する。また、本電子部品は、上記の湿度膨張の度合を十分に小さくできることにより、外部出力端子の配置関係に関わらず、該外部出力端子の位置ズレを抑制することができるが、複数個の外部出力端子は、幅方向TDに沿って配置されている構成とすることで、より大きな位置ズレ抑制の効果を得ることができる。
また、本発明の電子部品は、上記TD湿度膨張係数は、3.2ppm/%RH以下となっていることを特徴とするのが好ましい。
また、本発明の電子部品は、上記フィルム基材には、上記外部出力端子が複数個設けられており、各上記外部出力端子は、互いに異なる銅配線からなり、各上記外部出力端子には、互いに異なる銅配線が接続されており、複数本の上記銅配線は、いずれも上記フィルム基材に配置されており、複数本の上記銅配線は、10μm以上、かつ、50μm以下のピッチを有しており、上記フィルム基材と複数本の上記銅配線とからなるフィルム配線基板が幅方向TDに膨張する度合を示す湿度膨張係数は、上記TD湿度膨張係数よりも小さくなっており、上記フィルム配線基板が幅方向TDに膨張する度合を示す湿度膨張係数は、0.4ppm/%RH以上、かつ、4.4ppm/%RH以下となっていることを特徴としている。
銅配線が膨張する度合を示す湿度膨張係数が上記TD湿度膨張係数よりも小さいため、フィルム配線基板が幅方向TDに膨張する度合を示す湿度膨張係数は、該TD湿度膨張係数よりも小さな値となる。さらに、フィルム配線基板が幅方向TDに膨張する度合を示す湿度膨張係数は、複数本の銅配線のピッチに依存して異なる。複数本の銅配線が、10〜50μmのピッチを有している場合には、フィルム配線基板が幅方向TDに膨張する度合を示す湿度膨張係数は、0.4〜4.4ppm/%RHとなっているのが好ましい。
本発明の電子部品は、上記の問題を解決するために、外部出力端子が設けられているフィルム基材を備えた電子部品であって、上記フィルム基材が幅方向TDに伸びる度合を示すTD引っ張り伸び率は、15%以上、かつ、25%以下となっていることを特徴としている。
上記の構成によれば、フィルム基材は、TD引っ張り伸び率が、15〜25%という非常に小さな値となっている。このため、該フィルム基材を備えた本電子部品は、複数個の外部出力端子のピッチに対する該フィルム基材の伸びを、幅方向TDに関して、十分に小さくすることができる。
従って、本電子部品では、外部出力端子と他装置の接続端子との接合時に発生する、該外部出力端子の該接続端子に対する位置ズレを抑制することができるという効果を奏する。またこれにより、本電子部品では、上述した、歩留まりの悪化を解消することが可能となるという効果を奏する。これらの効果は、特にフィルム基材に設けられた外部出力端子が増加したときに、有利である。
なお、本電子部品は、たとえ、外部出力端子がフィルム基材に1個だけ設けられている場合であっても、上記のフィルム基材の伸びを十分に小さくできることにより、該外部出力端子の位置ズレを抑制することができるため、効果を奏する。また、本電子部品は、上記のフィルム基材の伸びを十分に小さくできることにより、外部出力端子の配置関係に関わらず、該外部出力端子の位置ズレを抑制することができる。
また、本発明の電子部品は、上記フィルム基材の吸水率は、1.7%未満となっていることを特徴としている。また、本発明の電子部品は、上記フィルム基材の吸水率は、0.8%以上、かつ、1.4%以下となっていることを特徴としているのがより好ましい。
上記の構成によれば、フィルム基材は、吸水率が、1.7%未満、好ましくは0.8〜1.4%と低いので、該フィルム基材を備えた本電子部品は、多湿な環境下での実装時、さらには同環境下での保管時における、複数個の外部出力端子のピッチに対する該フィルム基材の湿度膨張の度合(湿度膨張する寸法)を、さらに小さくすることができる。
また、本発明の電子部品は、上記フィルム基材には、上記外部出力端子が、720個以上、かつ、2000個以下設けられており、各上記外部出力端子は、10μm以上、かつ、50μm以下のピッチを有していることを特徴としている。
上記の構成によれば、例えば960個以上という、多数の外部出力端子が設けられており、かつ、各外部出力端子のピッチが19〜50μmにまでファインピッチ化された、電子部品の実現が可能である。そして、この本電子部品においては、上記のいずれかの特徴点をさらに有していることにより、従来技術に係るCOFとの比較上より大きな、位置ズレ抑制に関する効果、および、歩留まりの悪化の解消に関する効果を奏する。
本発明の電子部品は、複数個の外部出力端子が、フィルム基材の幅方向TDに沿って配置されていなくても、特に問題ない。但し、本発明の電子部品は、複数個の上記外部出力端子は、上記フィルム基材の幅方向TDに沿って配置されていることを特徴としているのが、より好ましい。
また、本発明の電子部品は、半導体チップが実装されており、上記半導体チップは、電子部品内部で、上記フィルム基材の外部出力端子と接続している内部出力端子を備えることを特徴としているもの、すなわち、COFであるのが好ましい。
また、本発明の表示モジュールは、上記のいずれかの本電子部品にガラス基板が実装されており、該ガラス基板に設けられた接続端子と、該電子部品のフィルム基材に設けられた外部出力端子と、が接合されていることを特徴としている。本表示モジュールは、本電子部品と同様の効果を奏するものである。
以上のとおり、本発明の電子部品は、外部出力端子が設けられているフィルム基材を備えた電子部品であって、上記フィルム基材が幅方向TDに膨張する度合を示すTD熱膨張係数、および、上記フィルム基材が機械搬送方向MDに膨張する度合を示すMD熱膨張係数のうち、少なくとも一方の熱膨張係数は、−10ppm/℃以上、かつ、3ppm/℃未満となっている。
また、本発明の電子部品は、外部出力端子が設けられているフィルム基材を備えた電子部品であって、上記フィルム基材が幅方向TDに膨張する度合を示すTD湿度膨張係数は、1ppm/%RH以上、かつ、5ppm/%RH以下となっており、上記フィルム基材が機械搬送方向MDに膨張する度合を示すMD湿度膨張係数は、6ppm/%RH以上、かつ、11ppm/%RH以下となっている。
また、本発明の電子部品は、外部出力端子が設けられているフィルム基材を備えた電子部品であって、上記フィルム基材が幅方向TDに伸びる度合を示すTD引っ張り伸び率は、15%以上、かつ、25%以下となっている。
従って、本電子部品では、外部出力端子と他装置の接続端子との接合時に発生する、該外部出力端子の該接続端子に対する位置ズレを抑制することができるという効果を奏する。この効果は、特にフィルム基材に設けられた外部出力端子が増加したときに、有利である。
図1(a)は、本発明に係るCOFの構造を示す上面図であり、図1(b)は、同図(a)に示すCOFを、同図(a)の1A−1A線にて切断した断面を示す矢視断面図である。 図1(a)に示す上面図に対して、半導体チップを取り除いた様子を示す上面図である。 35mmCOFおよび48mmCOFのそれぞれに関する、外部出力端子の個数と、外部出力端子のピッチと、の関係を示すグラフである。 表示パネルの解像度がWXGA(1280×768ドット)であるときの、COFの外部出力端子の個数と、COFを搭載すべき個数と、の対応関係を示す表である。 図5(a)は、図1(a)および(b)に示すCOFの半導体チップが実装されたときに、出力側のインナーリードが金バンプに対して位置ズレしている様子を示す上面図であり、図5(b)は、同図(a)と同じときに、出力側のインナーリードが金バンプに対して位置ズレしていない様子を示す上面図である。 フリップチップボンディング用の装置を用いた、インナーリードボンディングの概略を示す断面図である。 16ppmCTE品、5ppmCTE品、および、1ppmCTE品のそれぞれに関する、出力側のインナーリードの金バンプに対する位置ズレと、ステージの温度と、の関係を示すグラフである。 アウターリードボンディング装置の概略を示す断面図である。 図8に示すアウターリードボンディングにより、COFに設けられた出力側のアウターリードが、液晶表示パネルに設けられたACFに接合された様子を示す上面図である。 図9に示す上面図における、出力側のアウターリードとACFとの接合部分を、拡大して部分的に示した図である。 16ppmCTE品、5ppmCTE品、および、1ppmCTE品のそれぞれに関する、TDにおける出力側の各アウターリードの累積寸法の伸び率と、アウターリードボンディング実施時の出力側のアウターリードの温度と、の関係を示すグラフである。 16ppmCTE品、5ppmCTE品、および、1ppmCTE品のそれぞれに関する、TDにおける出力側の各アウターリードの累積寸法の伸び率の経時変化を示すグラフである。 TDにおける出力側の各アウターリードの累積寸法の伸び率と、ポリイミドフィルムのCTEと、の関係を示すグラフである。 図14(a)〜(d)は、図1に示すCOFの製造方法の概略を示す断面図である。
〔実施の形態1〕
図1(a)は、本発明に係るCOFの構造を示す上面図であり、図1(b)は、同図(a)に示すCOFを、同図(a)の1A−1A線にて切断した断面を示す矢視断面図である。
具体的に、図1(a)に示す上面図は、半導体チップ2が実装されたCOF(電子部品)1の面を示している。
また、図1(a)において、紙面左右方向は、ポリイミドフィルム(フィルム基材)3の機械搬送方向であるMD方向(図1(a)の矢印MD参照)を示しており、紙面上下方向は、ポリイミドフィルム3の幅方向であるTD方向(図1(a)の矢印TD参照)を示している。
図1(a)および(b)に示すCOF1は、半導体チップ2、ポリイミドフィルム3、出力側のアウターリード(外部出力端子)4a、入力側のアウターリード4b、出力側のインナーリード5a、入力側のインナーリード5b、金バンプ(内部出力端子)6、ソルダーレジスト7、および、アンダーフィル樹脂8を備えている。さらに、ポリイミドフィルム3の四隅近傍には、ボンディング時における位置合わせのための、アラインメントマーク9が形成されている。
なお、半導体チップ2は、本発明の目的を達成するために必須の部材でなく、この観点から述べれば、半導体チップ2は、半導体を含まない素子(電子素子)に置換されても、さらには省かれても、本発明を実施するにあたっては問題ない。半導体チップ2のかわりに半導体を含まない電子素子を使用したり、半導体チップ2等の半導体素子を使用しない場合、図1(a)および(b)に示す構造は、「半導体装置」としてのCOF1でなく、単なる「電子部品」として解釈されるべきである。また、金バンプ6は、その名のとおり、金からなるバンプ電極であるが、例えば銅からなるバンプ電極(銅バンプ)に置換されても構わない。
COF1は、以下の構造を有している。
半導体チップ2には、半導体チップ2と他の装置との間で、接合および電気的接続を構築するための、金バンプ6が設けられている。この金バンプ6は、1個の半導体チップ2に複数個設けられており、そのそれぞれが、ポリイミドフィルム3上に配置された、異なるインナーリード5aまたは5bに接合されている。
具体的に、インナーリード5aおよび5bには、錫メッキ(図示しない)が予め施されており、これらの各インナーリード5aおよび5bの錫メッキ部分には、それぞれ異なる金バンプ6が接合されている。さらに、これらの、該錫メッキ部分と金バンプ6との接合は、金属接合により行われている。これを以って、半導体チップ2はCOF1に実装されている。つまり、半導体チップ2は、COF1内部で、複数個の金バンプ6により、インナーリード5aおよび5bの両方に接続されている。
インナーリード5aは、配線を介して、アウターリード4aに繋がっている。同様に、インナーリード5bは、別の配線を介して、アウターリード4bに繋がっている。
インナーリード5aとアウターリード4aとの間の配線(上記配線)、および、インナーリード5bとアウターリード4bとの間の配線(上記別の配線)には、絶縁性材料からなるソルダーレジスト7が塗布されている。ソルダーレジスト7は、塗布された各配線に、導電性異物が付着することに伴うショート、または腐食が発生することを防止することを目的に設けられている。
一方、インナーリード5aおよび5b、および、アウターリード4aおよび4bは、ソルダーレジスト7が塗布されておらず、露出されている。
なお、図示していないが、アウターリード4aとアウターリード4bとを結び、かつ、インナーリードをもたない配線は、スルー配線と呼ばれ、ポリイミドフィルム3上に設けられている。
アウターリード4aは、ポリイミドフィルム3上に、例えば720〜2000本設けられている。また、各アウターリード4aは、例えば10〜50μmのピッチを有しており、かつ、各アウターリード4aは、ポリイミドフィルム3上に、TDに沿って配置されている。
半導体チップ2と、インナーリード5aおよび5bと、の間隙には、アンダーフィル樹脂8が充填されている。また、このアンダーフィル樹脂8はさらに、半導体チップ2の側面およびその周辺にも存在する。アンダーフィル樹脂8は、汚れおよび異物の進入を防ぎ、COF1の耐湿性、および、COF1の機械的強度を向上させている。
本発明の電子部品では、上記ポリイミドフィルム3に、新規のフィルム基材を使用している発明であると解釈することができる。
具体的に、新規のフィルム基材である上記ポリイミドフィルム3は、以下の物性を有している。
ポリイミドフィルム3は、TDに膨張する度合を示す熱膨張係数CTE(TD)、および、MDに膨張する度合を示す熱膨張係数CTE(MD)のうち、少なくとも一方のCTEが、−10〜5ppm/℃、より好ましくは、−10ppm/℃以上、かつ、3ppm/℃未満という非常に小さな値となっている。なお、ポリイミドフィルム3のCTE(TD)は、本発明に係るTD熱膨張係数であり、ポリイミドフィルム3のCTE(MD)は、本発明に係るMD熱膨張係数である。このポリイミドフィルム3を備えたCOF1は、アウターリード4aの加熱を伴うボンディング(詳細は後述する)時における、各アウターリード4aのピッチに対するポリイミドフィルム3の熱膨張の度合(熱膨張する寸法)を、十分に小さくすることができる。
ここで、COF1は、ポリイミドフィルム3以外の部材の熱膨張係数、すなわち、アウターリード4aおよび半導体チップ2等の熱膨張係数に応じて膨張する。このため、単純に、ポリイミドフィルム3のCTE(TD)および/またはCTE(MD)が、0ppm/℃となっているだけでは、熱膨張の度合が非常に小さなCOF1が実現できるとは限らない。
すなわち、ポリイミドフィルム3の熱膨張係数を0ppm/℃未満にする理由は、以下のとおりである。ポリイミドフィルム3とボンディングツールとの間には、緩衝材84のシートを挿入しなければならない。緩衝材84のシートの役目は、ボンディングツールの傾きおよび反り、ポリイミドフィルム3の厚さのばらつきに、適切に対応するためである。この緩衝材84のシートは、ボンディングツール側から挿入される、シリコーンゴムシートと、テフロンと、によりコーティングされたガラスクロスシート等である。シリコーンゴムシートと、テフロンと、の2枚の緩衝材84は、ボンディングツールとCOF1とにより挟み込まれる。この緩衝材84のシートの熱膨張係数が大きいため、ボンディングツールの温度で伸びて、ポリイミドフィルム3を熱膨張以外に膨張させる。このため、ポリイミドフィルム3の熱膨張係数は、0ppm/℃未満にする(以上、図8参照)。
そこで、ポリイミドフィルム3のCTE(TD)および/またはCTE(MD)は、最低で−10ppm/℃にまで低減すればよい。CTE(TD)および/またはCTE(MD)が、0ppm/℃未満となっている場合、ポリイミドフィルム3は、温度が上昇すると、対応する方向へと収縮することとなる。そして、該収縮により、ポリイミドフィルム3以外の部材の熱膨張係数に起因した、COF1の膨張を相殺することにより、熱膨張の度合が非常に小さなCOF1の実現が可能となる。
特に、図1(a)に示すとおり、各アウターリード4aがポリイミドフィルム3のTDに沿って配置されている場合には、ポリイミドフィルム3のCTE(TD)を−10ppm/℃以上、かつ、3ppm/℃未満という非常に小さな値とすることで、COF1では、TDに関して、大きな位置ズレ抑制の効果を得ることができる。一方、図1(a)および(b)に示すとおり、各アウターリード4aがポリイミドフィルム3のTDに沿って配置されているに過ぎない場合、ポリイミドフィルム3のCTE(MD)は、MDに膨張する度合を小さくするために、−10ppm/℃以上、かつ、3ppm/℃未満としても当然よいが、特に値を変更させる必要ない。値を変更させない場合、ポリイミドフィルム3のCTE(MD)は通常、12〜18ppm/℃程度である。
また、CTE(TD)および/またはCTE(MD)が上記の値を満足するポリイミドフィルム3は、例えば、既存のポリイミドフィルム製品(例えば、ユーピレックス)を、CTEを小さくすべき方向へと機械的に引き伸ばすことにより作製されるが、CTE(TD)および/またはCTE(MD)が−2〜1ppm/℃程度のポリイミドフィルム3であれば、周知の技術を用いて、比較的簡単に作成することができる。
なお、本発明で規定しているCTE(熱膨張係数)は、温度の上昇によって物体の長さが元の長さから膨張した割合を、摂氏1℃(華氏1Kでもよい)当たりで示した物性値である。
例えば、CTEは、一般的な熱機械分析装置(Thermal Mechanical Analysis:TMA)を用いた熱膨張測定により、容易に測定することができる。
また、ポリイミドフィルム3のCTEは、図示しないヒートプレートの上にポリイミドフィルム3を置いて、ポリイミドフィルム3の上に図示しないガラス板を置いて、ヒートプレートによりポリイミドフィルム3を加熱することにより、測定することもできる。この測定手法の場合、ポリイミドフィルム3は、ヒートプレートにより、25、80、100、120、200℃の各温度に順次加熱され、該加熱された各状態で30分放置されたときの膨張の割合が、各温度に対するCTEとされる。但し、実際のCTEは、ポリイミドフィルム3を十分に除湿して測定されなければならないので、120℃から200℃の間で測定を行った。測定前のポリイミドフィルム3には、温度25℃、湿度60%の環境下に、24時間放置したものを採用した。なお、本実施の形態では、このヒートプレートを用いた手法で、ポリイミドフィルム3の熱膨張係数を測定した。
また、ポリイミドフィルム3は、TDに膨張する度合を示す湿度膨張係数CHE(TD)が、1〜5ppm/%RHという非常に小さな値となっている。なお、ポリイミドフィルム3は、CHE(TD)が、1〜3.2ppm/%RHであるのがより好ましい。一方、図1(a)および(b)に示すとおり、各アウターリード4aがポリイミドフィルム3のTDに沿って配置されているに過ぎない場合、ポリイミドフィルム3がMDに膨張する度合を示す湿度膨張係数CHE(MD)は、MDに膨張する度合を小さくするために1〜5ppm/%RHとしても当然よいが、特に値を変更させる必要ない。値を変更させない場合、ポリイミドフィルム3のCHE(MD)は通常、6〜11ppm/%RH程度である。なお、ポリイミドフィルム3のCHE(TD)は、本発明に係るTD湿度膨張係数であり、ポリイミドフィルム3のCHE(MD)は、本発明に係るMD湿度膨張係数である。このポリイミドフィルム3を備えたCOF1は、多湿な環境下での実装時、さらには同環境下での保管時における、各アウターリード4aのピッチに対するポリイミドフィルム3の湿度膨張の度合(湿度膨張する寸法)を、TDに関して、十分に小さくすることができる。
なお、本発明で規定しているCHE(湿度膨張係数)は、材料(特に有機物)の湿度上昇によって該材料が吸湿することで、元の長さから膨張する割合を、湿度1%(1%RH)当たりで示した物性値である。
例えば、ポリイミドフィルム3のCHEは、湿度を吸っていないポリイミドフィルム3として、ポリイミドフィルム3を温度103℃、湿度0%の環境下に24時間放置したものを用意し、これを、温度25℃において、湿度40%、湿度60%、湿度80%の各環境下にそれぞれ24時間放置し、各環境下への放置後のもの毎に、膨張後におけるポリイミドフィルム3の寸法が安定してから、膨張後の長さを顕微鏡で測定することで、測定することができる。測定時の目安として、ポリイミドフィルム3には、その表面に金型で約40mmの穴を開けておき、ポリイミドフィルム3のCHEは、膨張後の穴の長さを測定して計算した。測定は0%と85%の寸法測定で計算した。
また、ポリイミドフィルム3は、TDに引っ張られたときに伸びる度合を示す、TD引っ張り伸び率が、15〜25%という非常に小さな値となっている。このポリイミドフィルム3を備えたCOF1は、各アウターリード4aのピッチに対するポリイミドフィルム3の伸びを、TDに関して、十分に小さくすることができる。なお、ポリイミドフィルム3は、MDに引っ張られたときに伸びる度合を示す、MD引っ張り伸び率について、特に値を変更させる必要ないが、該MD引っ張り伸び率は72〜80%程度、もしくは、60%程度となっているのが好ましい。さらに、MD引っ張り伸び率は、15〜25%であっても、フィルムキャリアが搬送のために使用するパーフォレーションの穴が搬送で破れたり、裂けたりしないことが確認されている。
なお、本発明で規定している引っ張り伸び率は、ポリイミドフィルム3を引き伸ばしたときの長さと、元のポリイミドフィルム3の長さとの差を、元のポリイミドフィルム3の長さに対する百分率で示した物性値である。
例えば、引っ張り伸び率は、ポリイミドフィルム3に一定速度で変形(ひずみ)を加えながら、荷重計に加わる荷重をリアルタイムに計測することで求められ、S−S曲線(Stress-Strain Diagram)と呼ばれる「応力−ひずみ線図」から読み取ることが可能である。弾性領域内で、元のポリイミドフィルム3の長さに対する、ポリイミドフィルム3が伸びた長さの比率となる。なお、この測定手法は、ASTM D882規格に準拠した一般的な測定手法である。
以上の、ポリイミドフィルム3の各物性値を、任意に組み合わせて適用することにより、COF1では、特にアウターリード4aの本数が多いときに、アウターリード4aと他装置の接続端子との接合時に発生する、アウターリード4aの該接続端子に対する位置ズレを抑制することができるという効果を奏する。またこれにより、COF1では、実装時における歩留まりの良化が期待できるという効果を奏する。これらの効果を奏するCOF1は、特に、アウターリード4aの本数が多く、各アウターリード4aのピッチが非常に狭くなる場合(例えば、10〜50μm程度の場合)において、有利である。
さらに、COF1は、ポリイミドフィルム3の吸水率を、1.7%未満、より好ましくは、0.8〜1.4%と低くすることで、多湿な環境下での実装時、さらには同環境下での保管時における、各アウターリード4aのピッチに対するポリイミドフィルム3の湿度膨張の度合(湿度膨張する寸法)を、さらに小さくすることができる。
なお、本発明で規定している吸水率は、一定時間後における試料の単位重量あたり、もしくは単位表面積あたりに増加した重量比である。
例えば、吸水率は、JIS C2318規格に準拠した一般的な測定手法により測定することができる。
さらに、COF1は、ポリイミドフィルム3のTDの弾性率を、15〜17Gpaと高くすることで、ポリイミドフィルム3がTDに膨張した場合に、弾性変形により、膨張したポリイミドフィルム3が再びTDに収縮することとなるため、各アウターリード4aのピッチに対するポリイミドフィルム3の伸びを、TDに関して、さらに小さくすることができる。なお、ポリイミドフィルム3のMDの弾性率については、特に値を変更させる必要ない。値を変更させない場合、ポリイミドフィルム3のMDの弾性率は、7.0〜9.1Gpaとなり、より好ましくは、7.5〜8.5Gpaとなる。
なお、本発明で規定している弾性率は、ある一方向の引っ張りまたは圧縮応力の方向に対する、ひずみ量の関係から求めることができ、中でも、ヤング率は、縦軸に応力、横軸にひずみをとった応力ひずみ曲線の直線部の傾きに相当する。
例えば、弾性率は、ASTM D882規格に準拠した一般的な測定手法により測定することができる。
ところで、ポリイミドフィルム3および銅配線を1つの部材(フィルム配線基板)として見た場合の、該部材がある方向に膨張する度合を示すCTEは、ポリイミドフィルム3単体のCTE(TD)よりも大きな値となる。これは、銅配線のCTEが、ポリイミドフィルム3のCTE(TD)よりも大きいことによる。なおここで、COF1における「銅配線」とは、アウターリード4aおよび4b、および、インナーリード5aおよび5bとそれに繋がる配線とを意味している。さらに、上記フィルム配線基板のCTE(TD)は、アウターリード4aおよび4bのピッチ、さらには、インナーリード5aおよび5bのピッチに依存して異なる。ここでは、アウターリード4aのピッチに注目し、各アウターリード4aのピッチが、上述したとおり、10〜50μmである場合、該フィルム配線基板のCTE(TD)は、−2〜4ppm/℃となっているのが好ましい。もちろん、アウターリード4a以外の上記銅配線のピッチが、10〜50μmである場合も、該フィルム配線基板のCTE(TD)は、−2〜4ppm/℃となっているのが好ましい。
同様に、銅配線のCHEが、ポリイミドフィルム3のCHE(TD)よりも小さいため、上記フィルム配線基板のCHE(TD)は、ポリイミドフィルム3単体のCHE(TD)よりも小さな値となる。さらに、上記フィルム配線基板のCHE(TD)は、アウターリード4aおよび4bのピッチ、さらには、インナーリード5aおよび5bのピッチに依存して異なる。ここでは、アウターリード4aのピッチに注目し、各アウターリード4aのピッチが、上述したとおり、10〜50μmである場合、該フィルム配線基板のCHE(TD)は、0.4〜4.4ppm/%RHとなっているのが好ましい。もちろん、アウターリード4a以外の上記銅配線のピッチが、10〜50μmである場合も、該フィルム配線基板のCHE(TD)は、0.4〜4.4ppm/%RHとなっているのが好ましい。
なお、COF1では、たとえ、アウターリード4aがポリイミドフィルム3に1本だけしか存在しない場合、すなわち、外部出力端子が1個だけ設けられている場合であっても、COF1の膨張の度合が十分に小さくなっていることから、該外部出力端子の位置ズレが抑制されているため、効果を奏する。
また、COF1は、膨張の度合が十分に小さくなっていることから、アウターリード4aの配置関係に関わらず、アウターリード4aの位置ズレを抑制することができる。但し、複数本のアウターリード4aは、ポリイミドフィルム3上において、膨張の度合がより小さくされた方向に沿って配置されている構成とすることで、より大きな位置ズレ抑制の効果を得ることができる。
図2は、図1(a)に示す上面図に対して、半導体チップ2を取り除いた様子を示す上面図である。
寸法を正確に設定する必要があるのは、TDにおける各アウターリード4aの累積寸法OX(TD)、および、TDにおける各インナーリード5aの累積寸法IX(TD)である。なお、具体的に、累積寸法IX(TD)とは、半導体チップ2に設けられた金バンプ6(図1参照)に接合される、インナーリード5a部分の累積寸法を意味している。
各インナーリード5aおよび5bはいずれも、金バンプ6に接合されるときに、寸法が正確に設定されている必要がある。
一方、表示モジュール用途のCOF1(図1参照)において、アウターリード4aは、表示パネルのガラス基板に設けられた接続端子(図示しない)に接合され、アウターリード4bは、ガラスエポキシ基板に設けられた接続端子(図示しない)に接合される。これらの接続端子はいずれも、ACFにより構成されているため、アウターリード4aおよび4bはいずれも、ACFにより構成された端子に接合されることとなる。
各アウターリード4aは、現在、50〜60μmのピッチを有する構成が主流となっている。各アウターリード4bは、現在、300〜500μmのピッチを有する構成が主流となっている。ここで、アウターリード4aの本数を増加させることで、COF1(図1参照)の多出力化を実現するためには、各アウターリード4aのピッチを50μm以下とする必要がある。これにより、各アウターリード4aのピッチは、ファインピッチとなるため、アウターリード4aの累積寸法OX(TD)は、非常に正確に決定される必要がある。
各インナーリード5bはファインピッチとならないので、累積寸法がそれほど正確に設定される必要ないが、各インナーリード5aはファインピッチ化が進められており、これに伴い、累積寸法IX(TD)が非常に正確に設定される必要がある。
図3は、35mmCOFおよび48mmCOFのそれぞれに関する、外部出力端子の個数(すなわち、出力側のアウターリードの本数:グラフ縦軸)と、外部出力端子のピッチ(すなわち、出力側のアウターリードのピッチ:グラフ横軸)と、の関係を示すグラフである。
なおここで、「35mmCOF」とは、TDに約35mmの寸法を有しているCOFであり、「48mmCOF」とは、TDに約48mmの寸法を有しているCOFである。
また、図3に示すグラフでは、便宜上、外部出力端子の個数に関し、単純な端子の個数を示す「個」でなく、該外部出力端子に各々対応する通信路の数を示す「ch(チャネル)」を単位として、表現している。
また、上記の外部出力端子の個数に加えて、図示しないスルー端子と言う入力端子と出力端子とを繋ぐ端子が10本〜80本存在する。外部出力端子数が960個でスルー端子が80個である場合、全部で1040本のアウターリード端子が存在することになる。
外部出力端子のピッチが45μm以下になると、該外部出力端子をACFに実装する場合における、各外部出力端子の配線幅および配線間隔は、非常に狭くなる。各外部出力端子の配線幅および配線間隔が狭くなると、外部出力端子とACFとの接合時に発生する接合精度のバラつきに起因して、ショートまたはオープン不良が発生する虞がある。ファインピッチ実装は、各外部出力端子に対応する各アウターリード4aの、TDにおける累積寸法OX(TD)(図2参照)と、ACF実装の接合精度と、を向上させることが必要である。
図4は、表示パネルの解像度がWXGA(1280×768ドット)であるときの、COFの外部出力端子の個数と、COFを搭載すべき個数と、の対応関係を示す表である。図4に示す表には、さらに、COFの外部出力端子の個数およびCOFを搭載すべき個数に対応した、表示モジュールの外観図を示している。
外部出力端子の個数が増加することにより、COFを搭載すべき個数は減少させることができる。また、COFを搭載する個数を減少させた場合には、実装時間の短縮が可能になり、これに伴い、表示モジュール製造時におけるコストの低減が期待できる。
図5(a)は、図1(a)および(b)に示すCOF1に半導体チップ2が実装されたときに、インナーリード5aが金バンプ6に対して位置ズレしている様子を示す上面図である。図5(b)は、同図(a)と同じときに、インナーリード5aが金バンプ6に対して位置ズレしていない様子を示す上面図である。
なお、図5(a)および(b)では、便宜上、COF1(図1参照)を構成する部材であって、半導体チップ2、インナーリード5aおよび5b、および、金バンプ6を除く部材の図示を省略している。また、便宜上、以下では、インナーリード5aの金バンプ6に対する位置ズレについてのみ説明を行うが、インナーリード5bの金バンプ6に対する位置ズレについても、同様のことが言える。
図5(b)では、インナーリード5aが、金バンプ6の概ね真中に接合されている。この場合、COF1(図1参照)への半導体チップ2の実装は、正常に実施されていると解釈することができる。また、この場合、一端のインナーリード5aと、他端のインナーリード5aと、の間隔は、TDにおける各インナーリード5aの累積寸法IX(TD)(図2をさらに参照)に等しい。
一方、図5(a)では、半導体チップ2が、直接400〜460℃にまで加熱されるので、半導体チップ2がTDに膨張し、COFテープ内の水分が、水蒸気に変わって蒸発することで急激に失われる。このため、COFテープは、膨張以上に収縮してしまうので、TDにおいて各インナーリード5aの累積寸法が短くなってボンディングされる。従って、あらかじめインナーリードはインナーリードの累積寸法は、12mmインナーリード累積寸法時において、2〜5μm程度大きく寸法補正をしておく必要がある。これにより、インナーリード5aの接合位置は、金バンプ6の真中に対して若干位置ズレしている接合部分が存在している。この場合、一端のインナーリード5aと、他端のインナーリード5aと、の間隔は、上記累積寸法IX(TD)よりも小さい、IX(TD)´となっている。アウターリードのボンディングは、ボンディング時間が長く、ボンディング時の温度も低いので、逆にCOFのアウターリードボンディング部は膨張する。その為に、アウターリードの累積寸法は短縮補正をかけておく必要がある。
なお、図5(a)に示すインナーリード5aと金バンプ6との接合では、上記の位置ズレに起因して、オープン不良またはショートが発生するまでには至っていない。但し、上記の位置ズレがさらに大きくなると、各々対応するインナーリード5aと金バンプ6との間では、オープン不良またはショートが発生する虞がある。
図6は、フリップチップボンディング用の装置を用いた、インナーリードボンディング(Inner Lead Bonding:ILB)の概略を示す断面図である。
上記インナーリードボンディングではまず、インナーリード5aおよび5bとソルダーレジスト7とが予め形成されたポリイミドフィルム3を、ステージ60上に載せる。このとき、該ポリイミドフィルム3の端部は、クランパ62によってステージ60上に固定される。
上記ポリイミドフィルム3は、ステージ60により加熱され、この加熱に応じて寸法が調整される。ステージ60の温度は通常、100〜140℃(120±20℃)の間で変化される。また、インナーリード5aおよび5bは、該ポリイミドフィルム3の寸法に基づいて、該加熱に応じて伸縮される。
そして、半導体チップ2の実装時には、半導体チップ2に設けられた金バンプ6に対して、各々対応するインナーリード5aまたは5bが位置ズレしないように、各インナーリード5aおよび5bの累積寸法(図2参照)を調整しつつ、各インナーリード5aおよび5bに各々対応する金バンプ6を接合する。
半導体チップ2は、加熱ツール61により、410℃くらいにまで加熱される。このとき、半導体チップ2は、真空吸着部63にて吸着されることにより、加熱ツール61に接触するように保持されている。
ここで、半導体チップ2のCTEは、約2.4ppm/℃であり、例えば該半導体チップ2のTDの寸法が15mmである場合、該半導体チップ2は、410℃くらいにまで加熱されることにより、TDに14.8μm程度膨張する。
ポリイミドフィルム3は、ステージ60の温度が120℃であるときに、金バンプ6に対して、各々対応するインナーリード5aまたは5bが位置ズレしないように、設計されている。
ステージ60の温度が、120℃を中心として調整されるのは、ポリイミドフィルム3の温度を、120℃を中心として調整するためである。ポリイミドフィルム3の温度を、120℃を中心として調整することにより、ポリイミドフィルム3の寸法が不慮に変動する虞は、低減することができる。具体的には、予めポリイミドフィルム3を乾燥させてから、ポリイミドフィルム3の温度を120℃付近で適宜調整することにより、CHEにあまり影響されることなく、主にCTEのみに応じて、該ポリイミドフィルム3の寸法を調整することができる。この場合、ポリイミドフィルム3の寸法は、主にステージ60の温度に応じて、適宜調整することができる。
図7は、16ppmCTE品、5ppmCTE品、および、1ppmCTE品のそれぞれに関する、インナーリード5aの金バンプ6に対する位置ズレ(グラフ縦軸)と、ステージ60(図6参照)の温度(グラフ横軸)と、の関係を示すグラフである。
なお、「16ppmCTE品」とは、CTE(TD)が16ppm/℃となっているポリイミドフィルム3を意味している。また、「5ppmCTE品」とは、CTE(TD)が5ppm/℃となっているポリイミドフィルム3を意味している。さらに、「1ppmCTE品」とは、CTE(TD)が1ppm/℃となっているポリイミドフィルム3を意味している。
また、図7に示すステージ60の温度は具体的に、インナーリードボンディング(図6参照)により、半導体チップ2を実装している最中の、ステージ60の温度である。また、図7に示す位置ズレは具体的に、インナーリードボンディング(図6参照)による、半導体チップ2の実装後の、インナーリード5aの金バンプ6に対する位置ズレである。
さらに、各インナーリード5aと、対応する各金バンプ6と、の位置関係は、ステージ60の温度が120℃であるときに、全てのインナーリード5aが各々対応する金バンプ6の概ね真中に接合されるような位置関係とされている(図7のグラフ横軸の、ステージ60の温度が120℃である部分参照)。
以上の条件において、16ppmCTE品、5ppmCTE品、および、1ppmCTE品のそれぞれを用いて、ステージ60の温度を変化させ、インナーリード5aの金バンプ6に対する位置ズレを測定したグラフが、図7である。
上記の測定の結果として、5ppmCTE品、および、1ppmCTE品では、ステージ60の温度の変化に応じた、インナーリード5aの金バンプ6に対する位置ズレが、非常に小さくなった。これは、5ppmCTE品、および、1ppmCTE品では、ステージ60の温度に応じたポリイミドフィルム3の伸縮度合が非常に小さくなっていることを意味する。
図8は、アウターリードボンディング(Outer Lead Bonding:OLB)装置の概略を示す断面図である。
COF1に設けられたアウターリード4aは、液晶表示パネル(ガラス基板)81に設けられたACF(接続端子)82に接合される。
具体的に、まず、液晶表示パネル81は、ACF82が上となるように、ステージ83の上に載せられる。アウターリード4aは、ACF82の上に配置される。さらに、アウターリード4aの上には、緩衝材84が載せられる。そして、アウターリード4aとACF82とは、緩衝材84の上から、圧着ツール85により加圧されることにより、圧着される。
ここで、ステージ83は40℃程度にまで、圧着ツール85は400℃程度にまで、それぞれ加熱されており、アウターリード4aとACF82とは、ステージ83および圧着ツール85を用いた熱圧着により、接合される。
上記熱圧着時における、ACF82の温度は、190〜200℃とする。ボンディングツール温度は400℃である。なお、ACF82の温度は、ACF82に熱電対(図示しない)を挟み込んで測定するのが好ましい。また、上記熱圧着時において、圧着ツール85が加圧する圧力は、3Mpaとする。さらに、圧着ツール85を用いた加圧時間(圧着時間)は12秒とする。緩衝材84としては、例えば、厚さ350μmのシリコーンゴムと、厚さ45〜75μmのテフロンと、によりコーティングされたガラスクロスシート等の、比較的熱膨張係数の大きな材料を用いる。シリコーンゴムシートの熱膨張係数は、200〜500ppm/℃、テフロンガラスシートの熱膨張係数は、15〜40ppm/℃であり、COFフィルムより大きい。
圧着ツール85を用いた12秒の加圧後、ポリイミドフィルム3の圧着ツール85側の温度は、320℃に近い温度となった。ポリイミドフィルム3のACF82側の温度は、240℃に近い温度となった。ACF82内部の温度は、195℃に近い温度となった。液晶表示パネル81のACF82側の温度は、140℃に近い温度となった。
図9は、図8に示すアウターリードボンディングにより、COF1に設けられたアウターリード4aが、液晶表示パネル81に設けられたACF82に接合された様子を示す上面図である。換言すれば、図9には、本発明の表示モジュールが図示されていると解釈することができる。
図9に示すとおり、アウターリードボンディングによる、アウターリード4aとACF82との接合は、ポリイミドフィルム3に形成されたアラインメントマーク9と、ACF82に形成されたアラインメントマーク91と、の位置を一致させることにより、位置合わせが行われる。
図10は、図9に示す上面図に対して、アウターリード4aとACF82との接合部分を、拡大して部分的に示した図である。
図10に示すとおり、アウターリード4aは、ACF82よりも線幅が太くなっている。
アウターリード4aとACF82との接合時にはまず、アラインメントマーク9とアラインメントマーク91とを突き合わせて、アウターリード4aのACF82への仮圧着を行う。後の、アウターリード4aのACF82への本圧着において、COF1(図1参照)を加熱すると、COF1は膨張する。そして、ACF82は、アウターリード4aの略中央に接合される。
上述したとおり、アラインメントマーク9および91は、上記仮圧着時において、位置合わせされている。このため、例えば加熱されることにより、ポリイミドフィルム3が大きく膨張すると、アラインメントマーク9に対してアラインメントマーク91が大きく位置ズレしてしまい、これらが適切に突き合わせているか否かが判断できなくなってしまう虞がある。
本発明に係るポリイミドフィルム3は、CTEが非常に小さくなっているため、上記仮圧着時の加熱に起因した膨張の度合が低減され、これにより、アラインメントマーク9に対するアラインメントマーク91の位置ズレが軽微となり、これらが適切に突き合わせているか否かを簡単に判断することができる。なお、ACF82が、接合先のアウターリード4aから1/3以上はみだした場合、該接合はNGであるとみなされる。
図11は、16ppmCTE品、5ppmCTE品、および、1ppmCTE品のそれぞれに関する、TDにおける各アウターリード4aの累積寸法OX(TD)の伸び率(グラフ縦軸)と、アウターリードボンディング実施時のアウターリード4aの温度(グラフ横軸)と、の関係を示すグラフである。なお、累積寸法OX(TD)については、図2およびその説明を参照されたい。
図11に示す、16ppmCTE品、5ppmCTE品、および、1ppmCTE品の上記関係によれば、CTEが小さくなればなる程、累積寸法OX(TD)の伸び率は、小さくなる傾向にある。
ここで、1ppmCTE品は、16ppmCTE品および5ppmCTE品と比較して、累積寸法OX(TD)の伸び率が小さくなっているものの、アウターリードボンディング時において、アウターリード4aの温度は190〜200℃とされるため、累積寸法OX(TD)が約0.04%伸びることとなる。これは、たとえ1ppmCTE品であっても、アウターリードボンディングにより、累積寸法OX(TD)が僅かとはいえ大きくなってしまうことを意味している。このことから、ポリイミドフィルム3のCTE(TD)は、1ppm/℃よりもさらに小さくするのが好ましいと考えられる。
図12は、16ppmCTE品、5ppmCTE品、および、1ppmCTE品のそれぞれに関する、TDにおける各アウターリード4aの累積寸法OX(TD)の伸び率(グラフ縦軸)の経時変化(グラフ横軸)を示すグラフである。
なお、図12に示すグラフでは、アウターリードボンディング時におけるアウターリード4aの温度が200℃であるものとしている。
16ppmCTE品は約0.240%で、5ppmCTE品は約0.111%で、1ppmCTE品は約0.062%で、累積寸法OX(TD)の値がそれぞれ収束している。
上述したとおり、アウターリード4aは銅配線により形成されており、加熱に伴うCOF1の膨張の度合については、該銅配線のCTEをさらに考慮する必要がある。ポリイミドフィルム3および該銅配線を1つのフィルム配線基板として見た場合、5ppmCTE品、および、1ppmCTE品に関しては、ポリイミドフィルム3のみのCTE(TD)より該フィルム配線基板のCTEのほうが大きくなる。
また、ACF実装では、ACF82を硬化させるため、ポリイミドフィルム3は、温度上昇する間に熱膨張が止まってしまう。この図12は、熱膨張が止まったときの寸法変化である。アウターリード4aのボンディングでは、熱の伝導が悪く、緩衝材84が存在し、液晶表示パネル81が大きく熱容量が大きいので、熱が急激に上昇しない。従って、アウターリード4aのボンディングでは、13sの時間をかけてボンディングを実施する。ポリイミドフィルム3は、該ボンディングの間膨張していくが、このとき、ACF82の硬化も進むため、温度上昇してもポリイミドフィルム3が膨張することができなくなってしまう。ACF82が硬化してしまうためである。
具体的に、図13には、ソルダーレジスト7(図1参照)が、乗上実装である場合と乗上実装でない場合とを示している。ソルダーレジスト7が乗上実装である場合については、実装時のアウターリード4aの温度を、171℃、195℃、および210℃の3点で変化させて、それぞれに関する、累積寸法OX(TD)の伸び率とポリイミドフィルム3のCTEとの関係を示している。また、ソルダーレジスト7が乗上実装でない場合については、実装時のアウターリード4aの温度を195℃として、累積寸法OX(TD)の伸び率とポリイミドフィルム3のCTEとの関係を示している。
ここで、「乗上実装」とは、ソルダーレジスト7が、液晶表示パネル81の上に乗り上げて(接触させて)実装することを意味する。逆に、「乗上無実装」とは、液晶表示パネル81とソルダーレジスト7とを接触させずに実装することを意味する。
累積寸法OX(TD)の伸び率が概ね0%となる、ポリイミドフィルム3のCTEは、多少の誤差はあるものの、およそ−3〜−10ppm/℃となっている。
−1ppm/℃のCTEを有するポリイミドフィルム3については、周知の技術により比較的簡単に作成することが可能である。
ここからは、図1に示すCOF1の製造方法の概略について、図14(a)〜(d)を参照して説明する。
ポリイミドフィルム3は予め、円盤カールDCが、−9〜−15mm程度となるように湾曲させておく。つまり、円盤カールDCが負の値であるため、ポリイミドフィルム3の端部は、同ポリイミドフィルム3の中央近傍に対して、最大9〜15mm程度、下方(すなわち、ポリイミドフィルム3のa面側)に湾曲させておく(図14(a)参照)。
ポリイミドフィルム3のテープの上面には、概ねクロムおよびニッケルからなり、かつ、クロムを5〜7%もしくは20%程度含有するシード層(金属層)141を、スパッタリング法により形成する。さらに、シード層141を形成した該テープの上面には、必要に応じて銅(図示しない)をスパッタリング法により形成し、さらに、厚さ約7.5〜8.5μm程度の銅142をメッキ法により形成することで、CCL143を作製する(図14(b)参照)。
ここで、図14(b)に示すCCL143を構成するポリイミドフィルム3は、円盤カールDC(図14(a)参照)が0mmである、すなわち、ポリイミドフィルム3は扁平であるのが好ましい。
インナーリード5aまたは5bには、対応する半導体チップ2の金バンプ6が、インナーリードボンディング(図6参照)により接合される。半導体チップ2の実装後には、アンダーフィル樹脂8を注入して、キュア工程を行って、樹脂封止を行い、図1に示すCOF1とする(図14(d)参照)。
以下〔表1〕には、本発明に係るポリイミドフィルム3(1ppmCTE品)、低CTE化されたユーピレックス(5ppmCTE品)、現行品のユーピレックス(16ppmCTE品)、低CTE化されたカプトン、および、現行品のカプトンにおける、各種物性値の一例を示した。もちろん、〔表1〕に示す各物性値は、これらの値に限定されるものではない。
Figure 2011108849
なお、「TMA」は、一般的な熱機械分析(熱機械分析装置)を用いて測定を行った結果を示している。低CTE化されたカプトン、および、現行品のカプトンの、各CTE(MD)およびCTE(TD)は、このTMAにより測定されている(表1の1)参照)。
ここで、厳密に言えば、ポリイミドフィルム3は、幅方向と機械搬送方向との両方に垂直な方向(図1(a)における紙面表裏方向)にも34μm程度の寸法(すなわち、ポリイミドフィルム3の厚み)を有している。但し、該寸法は、ポリイミドフィルム3のTDおよびMDの各寸法に対して非常に小さく、ポリイミドフィルム3の膨張に伴う端子の位置ズレに殆ど影響を及ぼさない。従って、本実施の形態では、便宜上、ポリイミドフィルム3の、幅方向と機械搬送方向との両方に垂直な方向に関する物性の説明を省略した。
〔実施の形態2〕
本実施の形態では、TDに48mm程度の寸法を有している装置に、720個の外部出力端子が設けられたCOFを使用して、評価を実施した。なお、該COFは、MDに21mm程度の寸法を有しているものとする。
出力側のアウターリードの累積寸法は、39841μmであり、出力側の各アウターリードのピッチは、49μmである。
スルー配線を構成する端子等を含めた、全ての出力端子数は、814個である。
表示パネルは42インチであるものを使用し、該表示パネルのACFは、7200番系(日立化成工業製)を使用し、仮圧着後の本圧着の、圧着ツールの荷重は、3Mpaとする。該圧着ツールを用いた加圧時間は12秒とする。本圧着時のACFの温度は、195℃とする。本圧着時の該圧着ツールの温度は400〜450℃の間で変化させ、表示パネルは40〜80℃で加熱した。
COFのCTE(TD)は、1ppm/℃とする。インナーリードのピッチは25μmとし、半導体チップのTDの寸法は、12mmとする。
まず、COFテープは、24℃、55%RHの状況下で、24時間放置(調湿)して、その後、インナリードボンディングを行った。なお、インナーリードボンディングは、フリップチップボンディング用の装置(図6参照)を用いた。
上記装置では、加熱ツールの温度を410℃とし、ステージでCOFを120℃に加熱した。
半導体チップのCTE(TD)は2.4ppm/℃となり、410℃にまで加熱されると、11.09μm膨張する。
インナーリードは25μmであり、銅パターンはTD10μmであり、スペースは15μmである。この時、該インナーリードのTDの伸びは、ポリイミドフィルムのCTE(TD)が1.0ppm/℃の時に1.12ppm/℃である。銅配線のCTEが15〜16ppm/℃あり、銅配線のところは湿度の影響を受けないので、配線のあるテープはポリイミドフィルムよりCTEが高い。
また、銅配線の部分のCHE(TD)は、2.25ppm/%RHであった。ポリイミドフィルム単体でのCHE(TD)は、2.58ppm/%RHであった。COFテープは、1.14μm伸び、該COFテープ内の水分が全部抜けるので1.49μm収縮する。従って、テープは0.35μm収縮するので、半導体チップの膨張を考慮して、COFテープのインナーリードの累積寸法は、12μm大きくして作成した。
従来の16ppmCTE品では、インナーリードの累積寸法は、CTE(TD)(18ppm/℃)とCHE(TD)(8.8ppm/%RH)を考慮して、4μm大きくして作成できる。
この時、加熱ツールの温度に起因して、COFは膨張しないので、COFのインナーリードの累積寸法は、寸法精度を向上させておく必要がある。
今回使用したテープ(1ppmCTE品)では、±1.2μmのものを使用できた。インナーリード累積寸法公差からすると、±0.01%である。
16ppmCTE品では、±3.6μmである。インナーリード累積寸法公差からすると、±0.03%である。
これは、ポリイミドフィルムのCTE(TD)のばらつきを3σで0.6ppm/℃に抑えることができたこと、CTE(TD)を16ppm/℃から1ppm/℃にまで小さくしたこと、および、CHE(TD)を10ppm/%RHから2.6ppm/%RHにまで小さくしたことにより、ポリイミドフィルムのテープの製造段階で、環境の影響を受けることなく、寸法安定性が図られたことにより、寸法精度が向上した。
また、逆にインナーリードボンディング装置のステージの温度ばらつきの影響、または湿度変化の影響を受けない事から、かえって、インナーリードボンディングの精度も向上した。該ステージでは、インナーリードの累積寸法を調整する必要がなくなり、実装時間のロスの低減と更なるファインピッチとの両方が実現可能となった。
ACF実装では、実装後の伸びが16ppmCTE品で0.11%であったものが、1ppmCTE品ででは0.045ppm/℃となった。この伸びが低いと、それだけ、寸法のばらつきを防ぐことができる。
COFは、ACF実装後に伸びるので、99.955%の縮小補正を行っている。なお、この縮小補正は、16ppmCTE品では99.89%行っている。
また、アラインメントマークは、実装後において、伸びないため見やすくなり、これにより、接合ズレの有無の判断が、より簡単に行えるようになった。
本発明により、インナーリードとアウターリードとの精度向上が可能になった。また、インナーリードの精度向上に伴い、インナーリードのファインピッチ化(例えば、25μm以下のピッチ)が可能となり、さらにCOFを搭載したチップサイズの縮小化が可能となり、製造コストの低減が可能となった。またアウターリードの接合精度が向上したことにより、TDに48mm程度の寸法を有している装置に、960個の外部出力端子が設けられたCOFを実現が簡単になった。さらには、TDに48mm程度の寸法を有している装置に、960個以上の外部出力端子を設けることも可能となり、表示モジュールのコストの低減が可能になった。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、外部出力端子が設けられているフィルム基材を備えた電子部品および表示モジュールに関して、好適な発明である。特に、本発明は、ポリイミドフィルムに半導体チップが実装されたCOFに関して、好適な発明である。
1 COF(電子部品)
2 半導体チップ
3 ポリイミドフィルム(フィルム基材)
4a 出力側のアウターリード(外部出力端子)
4aおよび4b アウターリード(銅配線)
5aおよび5b インナーリード(銅配線)
6 金バンプ(内部出力端子)
7 ソルダーレジスト
8 アンダーフィル樹脂
9 アラインメントマーク
81 液晶表示パネル(ガラス基板)
82 ACF(ガラス基板に設けられた接続端子)
141 シード層(金属層)
142 銅
CHE 湿度膨張係数
CTE 熱膨張係数
DC 円盤カール
IX 累積寸法
OX 累積寸法
TD ポリイミドフィルム3の幅方向
MD ポリイミドフィルム3の機械搬送方向
ポリイミドフィルム3のCTE(TD) TD熱膨張係数
ポリイミドフィルム3のCTE(MD) MD熱膨張係数
ポリイミドフィルム3のCHE(TD) TD湿度膨張係数
ポリイミドフィルム3のCHE(MD) MD湿度膨張係数
ポリイミドフィルム3および銅配線 フィルム配線基板

Claims (14)

  1. 外部出力端子が設けられているフィルム基材を備えた電子部品であって、
    上記フィルム基材が幅方向TDに膨張する度合を示すTD熱膨張係数、および、上記フィルム基材が機械搬送方向MDに膨張する度合を示すMD熱膨張係数のうち、少なくとも一方の熱膨張係数は、−10ppm/℃以上、かつ、3ppm/℃未満となっていることを特徴とする電子部品。
  2. 上記TD熱膨張係数は、−10ppm/℃以上、かつ、3ppm/℃未満となっており、
    上記MD熱膨張係数は、12ppm/℃以上、かつ、18ppm/℃以下となっていることを特徴とする請求項1に記載の電子部品。
  3. 上記TD熱膨張係数は、−2ppm/℃以上、かつ、1ppm/℃以下となっていることを特徴とする請求項1または2に記載の電子部品。
  4. 上記フィルム基材には、上記外部出力端子が複数個設けられており、
    各上記外部出力端子は、互いに異なる銅配線からなり、
    各上記外部出力端子には、互いに異なる銅配線が接続されており、
    複数本の上記銅配線は、いずれも上記フィルム基材に配置されており、
    複数本の上記銅配線は、10μm以上、かつ、50μm以下のピッチを有しており、
    上記フィルム基材と複数本の上記銅配線とからなるフィルム配線基板が幅方向TDに膨張する度合を示す熱膨張係数は、上記TD熱膨張係数よりも大きくなっており、
    上記フィルム配線基板が幅方向TDに膨張する度合を示す熱膨張係数は、−2ppm/℃を超え、かつ、4ppm/℃以下となっていることを特徴とする請求項1〜3のいずれか1項に記載の電子部品。
  5. 外部出力端子が設けられているフィルム基材を備えた電子部品であって、
    上記フィルム基材が幅方向TDに膨張する度合を示すTD湿度膨張係数は、1ppm/%RH以上、かつ、5ppm/%RH以下となっており、
    上記フィルム基材が機械搬送方向MDに膨張する度合を示すMD湿度膨張係数は、6ppm/%RH以上、かつ、11ppm/%RH以下となっていることを特徴とする電子部品。
  6. 上記TD湿度膨張係数は、3.2ppm/%RH以下となっていることを特徴とする請求項5に記載の電子部品。
  7. 上記フィルム基材には、上記外部出力端子が複数個設けられており、
    各上記外部出力端子は、互いに異なる銅配線からなり、
    各上記外部出力端子には、互いに異なる銅配線が接続されており、
    複数本の上記銅配線は、いずれも上記フィルム基材に配置されており、
    複数本の上記銅配線は、10μm以上、かつ、50μm以下のピッチを有しており、
    上記フィルム基材と複数本の上記銅配線とからなるフィルム配線基板が幅方向TDに膨張する度合を示す湿度膨張係数は、上記TD湿度膨張係数よりも小さくなっており、
    上記フィルム配線基板が幅方向TDに膨張する度合を示す湿度膨張係数は、0.4ppm/%RH以上、かつ、4.4ppm/%RH以下となっていることを特徴とする請求項5に記載の電子部品。
  8. 外部出力端子が設けられているフィルム基材を備えた電子部品であって、
    上記フィルム基材が幅方向TDに伸びる度合を示すTD引っ張り伸び率は、15%以上、かつ、25%以下となっていることを特徴とする電子部品。
  9. 上記フィルム基材の吸水率は、1.7%未満となっていることを特徴とする請求項1〜8のいずれか1項に記載の電子部品。
  10. 上記フィルム基材の吸水率は、0.8%以上、かつ、1.4%以下となっていることを特徴とする請求項9に記載の電子部品。
  11. 上記フィルム基材には、上記外部出力端子が、720個以上、かつ、2000個以下設けられており、
    各上記外部出力端子は、10μm以上、かつ、50μm以下のピッチを有していることを特徴とする請求項1〜10のいずれか1項に記載の電子部品。
  12. 複数個の上記外部出力端子は、上記フィルム基材の幅方向TDに沿って配置されていることを特徴とする請求項11に記載の電子部品。
  13. 半導体チップが実装されており、
    上記半導体チップは、電子部品内部で、上記フィルム基材の外部出力端子と接続している内部出力端子を備えることを特徴とする請求項1〜12のいずれか1項に記載の電子部品。
  14. 請求項1〜13のいずれか1項に記載の電子部品にガラス基板が実装されており、該ガラス基板に設けられた接続端子と、該電子部品のフィルム基材に設けられた外部出力端子と、が接合されていることを特徴とする表示モジュール。
JP2009262337A 2009-11-17 2009-11-17 電子部品および表示モジュール Active JP5249178B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009262337A JP5249178B2 (ja) 2009-11-17 2009-11-17 電子部品および表示モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009262337A JP5249178B2 (ja) 2009-11-17 2009-11-17 電子部品および表示モジュール

Publications (2)

Publication Number Publication Date
JP2011108849A true JP2011108849A (ja) 2011-06-02
JP5249178B2 JP5249178B2 (ja) 2013-07-31

Family

ID=44232015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009262337A Active JP5249178B2 (ja) 2009-11-17 2009-11-17 電子部品および表示モジュール

Country Status (1)

Country Link
JP (1) JP5249178B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021129099A (ja) * 2020-02-17 2021-09-02 ▲き▼邦科技股▲分▼有限公司 チップパッケージとその回路基板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10298286A (ja) * 1997-02-25 1998-11-10 Du Pont Toray Co Ltd ブロック成分を有する共重合ポリイミドフィルム、その製造方法およびそれを基材とした金属配線回路板
JP2003124262A (ja) * 2001-10-09 2003-04-25 Hitachi Ltd 半導体装置の製造方法
JP2007141878A (ja) * 2005-11-14 2007-06-07 Toyobo Co Ltd 金属被覆ポリイミドフィルム
WO2008096612A1 (ja) * 2007-02-05 2008-08-14 Teijin Limited ポリエステル、その組成物およびそのフィルム
JP2008284702A (ja) * 2007-05-15 2008-11-27 Toyobo Co Ltd ポリイミドフィルムの製造方法
JP2009013245A (ja) * 2007-07-03 2009-01-22 Toyobo Co Ltd ポリイミドフィルム
JP2009158914A (ja) * 2007-12-27 2009-07-16 Lg Electronics Inc 軟性フィルム及びそれを備える表示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10298286A (ja) * 1997-02-25 1998-11-10 Du Pont Toray Co Ltd ブロック成分を有する共重合ポリイミドフィルム、その製造方法およびそれを基材とした金属配線回路板
JP2003124262A (ja) * 2001-10-09 2003-04-25 Hitachi Ltd 半導体装置の製造方法
JP2007141878A (ja) * 2005-11-14 2007-06-07 Toyobo Co Ltd 金属被覆ポリイミドフィルム
WO2008096612A1 (ja) * 2007-02-05 2008-08-14 Teijin Limited ポリエステル、その組成物およびそのフィルム
JP2008284702A (ja) * 2007-05-15 2008-11-27 Toyobo Co Ltd ポリイミドフィルムの製造方法
JP2009013245A (ja) * 2007-07-03 2009-01-22 Toyobo Co Ltd ポリイミドフィルム
JP2009158914A (ja) * 2007-12-27 2009-07-16 Lg Electronics Inc 軟性フィルム及びそれを備える表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021129099A (ja) * 2020-02-17 2021-09-02 ▲き▼邦科技股▲分▼有限公司 チップパッケージとその回路基板

Also Published As

Publication number Publication date
JP5249178B2 (ja) 2013-07-31

Similar Documents

Publication Publication Date Title
KR101698720B1 (ko) 플렉시블 기판에 대한 휨 제어
WO2016190424A1 (ja) 異方導電性フィルム及び接続構造体
JPWO2009038169A1 (ja) 半導体装置及びその製造方法
KR100642356B1 (ko) 반도체장치와 반도체장치용 다층 기판
US10101367B2 (en) Microelectronic test device including a probe card having an interposer
JP5249178B2 (ja) 電子部品および表示モジュール
JP5061668B2 (ja) 2種類の配線板を有するハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法
TW497238B (en) Semiconductor device
Kim et al. Low temperature chip on film bonding technology for 20 µm pitch applications
US7743491B2 (en) Mounting method of passive component
JP2008010690A (ja) スティフナ付き基板およびその製造方法
JP2008244311A (ja) 半導体パッケージ基板及び半導体装置
Frisk et al. The effects of chip and substrate thickness on the reliability of ACA bonded flip chip joints
TW201403766A (zh) 基板結構、封裝件及其製法
JP2010103270A (ja) 半導体装置および半導体装置の製造方法
Pun et al. Miniaturization of system in package for wearable devices using copper pillar solder flip chip interconnects
JP2008140941A (ja) 実装構造
US20180358320A1 (en) Electronic device, electronic device manufacturing method, and electronic apparatus
JP2012220651A (ja) 表示パネルモジュール組立装置
JP2010109244A (ja) モジュール及びその製造方法
JPH11293132A (ja) 電子装置に用いる絶縁材料、それを用いた半導体装置、及びその半導体装置の製造方法
JP2006179811A (ja) 半導体素子の実装方法およびその実装装置
JP2011061079A (ja) 半導体装置の接続方法
KR20100096496A (ko) 향상된 유연성과 강성을 갖는 폴리이미드 필름과 연성 동박적층판
JP2003051516A (ja) 回路基板及び電子部品混装回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130411

R150 Certificate of patent or registration of utility model

Ref document number: 5249178

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3