JPH11293132A - 電子装置に用いる絶縁材料、それを用いた半導体装置、及びその半導体装置の製造方法 - Google Patents
電子装置に用いる絶縁材料、それを用いた半導体装置、及びその半導体装置の製造方法Info
- Publication number
- JPH11293132A JPH11293132A JP9931698A JP9931698A JPH11293132A JP H11293132 A JPH11293132 A JP H11293132A JP 9931698 A JP9931698 A JP 9931698A JP 9931698 A JP9931698 A JP 9931698A JP H11293132 A JPH11293132 A JP H11293132A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- liquid crystal
- crystal polymer
- tape
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Compositions Of Macromolecular Compounds (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】耐湿性、及び定比誘電率を示し、リフロー時に
劣化しない電子装置の絶縁材料を提供すること。 【解決手段】電子部品、または半導体装置を有する電子
装置に用いられる絶縁材料であって、前記絶縁材料とし
て熱溶融型液晶ポリマを用いる。
劣化しない電子装置の絶縁材料を提供すること。 【解決手段】電子部品、または半導体装置を有する電子
装置に用いられる絶縁材料であって、前記絶縁材料とし
て熱溶融型液晶ポリマを用いる。
Description
【０００１】
【発明の属する技術分野】本発明は、電子装置に用いる
絶縁材料、それを用いた半導体装置、その半導体装置の
製造方法に関するものである。
絶縁材料、それを用いた半導体装置、その半導体装置の
製造方法に関するものである。
【０００２】
【従来の技術】半導体装置における絶縁材料としては一
般的にポリイミドが挙げられる。
般的にポリイミドが挙げられる。
【０００３】このポリイミドは、比誘電率が低く、下地
の凹凸を吸収できる表面の平坦性があり、その後のアセ
ンブリ工程に充分な耐熱性を有している。
の凹凸を吸収できる表面の平坦性があり、その後のアセ
ンブリ工程に充分な耐熱性を有している。
【０００４】このためポリイミドは、例えばマルチチッ
プモジュールの多層配線の配線間の絶縁層に用いられた
り、またＴＡＢ（Tape Automated Bonding）の実装方法
を取り込んだフィルムキャリア構造のＴＣＰ（Tape Car
rier Package）型半導体装置のテープ等に用いられてい
る。
プモジュールの多層配線の配線間の絶縁層に用いられた
り、またＴＡＢ（Tape Automated Bonding）の実装方法
を取り込んだフィルムキャリア構造のＴＣＰ（Tape Car
rier Package）型半導体装置のテープ等に用いられてい
る。
【０００５】
【発明が解決しようとする課題】本発明者は、上記従来
技術を検討した結果、以下の問題点を見いだした。
技術を検討した結果、以下の問題点を見いだした。
【０００６】従来の絶縁材料に用いられているポリイミ
ドは、アセンブリ工程に充分な耐熱性を有しているが、
熱膨張が大きく応力基因のパッケージクラックを生じた
り、かつ吸湿率が大きいということから、吸湿水分の高
温での膨張によるパッケージ破壊を起こす危険があり、
半導体装置やそれを用いた電子装置の動作における信頼
性が低下するという問題点がある。
ドは、アセンブリ工程に充分な耐熱性を有しているが、
熱膨張が大きく応力基因のパッケージクラックを生じた
り、かつ吸湿率が大きいということから、吸湿水分の高
温での膨張によるパッケージ破壊を起こす危険があり、
半導体装置やそれを用いた電子装置の動作における信頼
性が低下するという問題点がある。
【０００７】また、メモリモジュール等の高速動作が要
求される電子装置においては、装置の配線長を短くする
ように配線を工夫することが要求されるのと同時に、湿
度に関わらずに一定の比誘電率が要求される。
求される電子装置においては、装置の配線長を短くする
ように配線を工夫することが要求されるのと同時に、湿
度に関わらずに一定の比誘電率が要求される。
【０００８】このため、湿度が高くなると比誘電率が大
きくなるポリイミドを用いた半導体装置を高速動作を要
求されるメモリモジュール等の電子装置に搭載すると、
動作の信頼性が低下するという問題点があった。
きくなるポリイミドを用いた半導体装置を高速動作を要
求されるメモリモジュール等の電子装置に搭載すると、
動作の信頼性が低下するという問題点があった。
【０００９】本発明の目的は、比較的高い相対湿度雰囲
気において、高い耐湿性、及び定比誘電率を示し、かつ
リフロー時に安定な絶縁材料を提供することにある。
気において、高い耐湿性、及び定比誘電率を示し、かつ
リフロー時に安定な絶縁材料を提供することにある。
【００１０】本発明の他の目的は、半導体装置、または
電子装置における動作の信頼性を向上することが可能な
技術を提供することにある。
電子装置における動作の信頼性を向上することが可能な
技術を提供することにある。
【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１２】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１３】電子部品、または半導体装置を有する電子
装置に用いられる絶縁材料として熱溶融型液晶ポリマを
用いる。この液晶ポリマは高い耐熱性と耐湿性、及び定
比誘電率を示し、リフロー時に安定な絶縁材料であるの
で、半導体装置、または電子装置における動作の信頼性
を向上することが可能となる。
装置に用いられる絶縁材料として熱溶融型液晶ポリマを
用いる。この液晶ポリマは高い耐熱性と耐湿性、及び定
比誘電率を示し、リフロー時に安定な絶縁材料であるの
で、半導体装置、または電子装置における動作の信頼性
を向上することが可能となる。
【００１４】また、電子回路及び外部電極が形成された
半導体素子と、前記外部電極と接続される配線パターン
と、それらを搭載する基板とを少なくとも備えた半導体
装置において、前記半導体装置を構成するための絶縁材
及び絶縁支持材、前記基板材料、または前記半導体チッ
プと配線パターンと基板間の絶縁材及び絶縁支持材に上
記液晶ポリマを用いることにより、絶縁材及び絶縁支持
材が耐湿性、及び定比誘電率を示し、リフロー時に、半
導体装置、またはそれを搭載した電子装置における動作
の信頼性を向上することが可能となる。
半導体素子と、前記外部電極と接続される配線パターン
と、それらを搭載する基板とを少なくとも備えた半導体
装置において、前記半導体装置を構成するための絶縁材
及び絶縁支持材、前記基板材料、または前記半導体チッ
プと配線パターンと基板間の絶縁材及び絶縁支持材に上
記液晶ポリマを用いることにより、絶縁材及び絶縁支持
材が耐湿性、及び定比誘電率を示し、リフロー時に、半
導体装置、またはそれを搭載した電子装置における動作
の信頼性を向上することが可能となる。
【００１５】さらに、フレキシブルな絶縁基材に導電配
線を形成したＴＡＢテープと、そのＴＡＢテープの導電
配線に電気的に接続した半導体チップを搭載してなる半
導体装置において、前記絶縁基材に上記液晶ポリマを用
いることにより、ＴＡＢテープが耐熱性、低熱膨張性、
耐湿性、及び定比誘電率を示し、リフロー時に劣化しな
いので、半導体装置、またはそれを搭載した電子装置に
おける動作の信頼性を向上することが可能となる。
線を形成したＴＡＢテープと、そのＴＡＢテープの導電
配線に電気的に接続した半導体チップを搭載してなる半
導体装置において、前記絶縁基材に上記液晶ポリマを用
いることにより、ＴＡＢテープが耐熱性、低熱膨張性、
耐湿性、及び定比誘電率を示し、リフロー時に劣化しな
いので、半導体装置、またはそれを搭載した電子装置に
おける動作の信頼性を向上することが可能となる。
【００１６】そして、フレキシブルな絶縁基材に導電配
線を形成したＴＡＢテープと、そのＴＡＢテープの導電
配線に電気的に接続した半導体チップを搭載してなる半
導体装置の製造方法であって、液晶ポリマで形成したテ
ープを用意し、そのテープをパンチング用金型で開口す
るパンチング工程を行い、そのパンチング工程を終えた
テープに銅箔を加熱圧着するラミネートを行い、そのラ
ミネート後に銅箔にレジストと塗布し、配線のパターン
ニングを行い、エッチング工程で配線パターンを形成
し、配線パターンに半導体チップをボンディングし、半
導体チップと配線パターンの接合部分を中心に樹脂封止
を行い、半導体装置を形成することにより、ＴＡＢテー
プが耐湿性、及び定比誘電率を示し、リフロー時に劣化
しないので、動作の信頼性が向上した半導体装置を形成
することが可能となる。
線を形成したＴＡＢテープと、そのＴＡＢテープの導電
配線に電気的に接続した半導体チップを搭載してなる半
導体装置の製造方法であって、液晶ポリマで形成したテ
ープを用意し、そのテープをパンチング用金型で開口す
るパンチング工程を行い、そのパンチング工程を終えた
テープに銅箔を加熱圧着するラミネートを行い、そのラ
ミネート後に銅箔にレジストと塗布し、配線のパターン
ニングを行い、エッチング工程で配線パターンを形成
し、配線パターンに半導体チップをボンディングし、半
導体チップと配線パターンの接合部分を中心に樹脂封止
を行い、半導体装置を形成することにより、ＴＡＢテー
プが耐湿性、及び定比誘電率を示し、リフロー時に劣化
しないので、動作の信頼性が向上した半導体装置を形成
することが可能となる。
【００１７】上記半導体装置の製造方法において、前記
テープは、分子量が所定値より低い液晶ポリマで形成さ
れた層と分子量が所定値より高い液晶ポリマで形成され
た層からなる２層構造の液晶ポリマを用いることによ
り、銅箔とＴＡＢテープと接着強度が向上するので、接
合の信頼性を向上できる。
テープは、分子量が所定値より低い液晶ポリマで形成さ
れた層と分子量が所定値より高い液晶ポリマで形成され
た層からなる２層構造の液晶ポリマを用いることによ
り、銅箔とＴＡＢテープと接着強度が向上するので、接
合の信頼性を向上できる。
【００１８】
【発明の実施の形態】（実施形態１）本発明の実施形態
１にかかる絶縁材料について説明する。
１にかかる絶縁材料について説明する。
【００１９】本発明の実施形態１の電子装置に用いる絶
縁材料は、図１に示す分子構造式で示される液晶ポリマ
である。
縁材料は、図１に示す分子構造式で示される液晶ポリマ
である。
【００２０】本発明の絶縁材料に用いる液晶ポリマは、
熱溶融型（サーモトロピック）液晶ポリマであり、図１
に示すように、例えば、ポリエステル系主鎖型液晶ポリ
マのエコノールタイプである。本発明の絶縁材料で用い
る液晶ポリマの分子量は１万〜１０万位のものを用い
る。
熱溶融型（サーモトロピック）液晶ポリマであり、図１
に示すように、例えば、ポリエステル系主鎖型液晶ポリ
マのエコノールタイプである。本発明の絶縁材料で用い
る液晶ポリマの分子量は１万〜１０万位のものを用い
る。
【００２１】このポリエステル系主鎖型液晶ポリマは、
ネマチィック液晶相を示し、低粘性で成形温度が低いた
め成形加工が容易であり、寸法安定性がよい。また、優
れた耐熱性を示す。以下、単にこの絶縁材料を液晶ポリ
マと記す。
ネマチィック液晶相を示し、低粘性で成形温度が低いた
め成形加工が容易であり、寸法安定性がよい。また、優
れた耐熱性を示す。以下、単にこの絶縁材料を液晶ポリ
マと記す。
【００２２】次に、本発明の液晶ポリマの特性について
説明する。
説明する。
【００２３】図２は、液晶ポリマと従来のポリイミドＡ
（Dupont社提供のカプトン）、ポリイミドＢ（宇部興産
社提供のユーピレックス）との吸湿率（％）を示すグラ
フである。
（Dupont社提供のカプトン）、ポリイミドＢ（宇部興産
社提供のユーピレックス）との吸湿率（％）を示すグラ
フである。
【００２４】図２に示すように、本発明の液晶ポリマ
は、ポリイミドＡ，Ｂと同様に相対湿度が高くなるにつ
れて吸湿率が上昇していく特性がある。
は、ポリイミドＡ，Ｂと同様に相対湿度が高くなるにつ
れて吸湿率が上昇していく特性がある。
【００２５】しかし、他のポリイミドＡ，Ｂに比べ、常
に０．２％以下の低い数値を示す特性がある。
に０．２％以下の低い数値を示す特性がある。
【００２６】これにより、従来のポリイミドＡ，Ｂよ
り、水分の吸収による膨みが減り、パッケージのクラッ
ク、素子破壊、及び金線破壊等のパッケージ破壊を減少
させることが可能になる。
り、水分の吸収による膨みが減り、パッケージのクラッ
ク、素子破壊、及び金線破壊等のパッケージ破壊を減少
させることが可能になる。
【００２７】また、図３に示す吸湿膨張率を見てみる
と、他のポリイミドＡ，Ｂは相対湿が上昇すると、指数
関数的に上昇するが、この液晶ポリマは０．０２％以下
で殆ど上昇しないことが判る。
と、他のポリイミドＡ，Ｂは相対湿が上昇すると、指数
関数的に上昇するが、この液晶ポリマは０．０２％以下
で殆ど上昇しないことが判る。
【００２８】したがって、吸湿により寸法が伸びたりす
ることがないので、半導体装置のリードフレームのパタ
ーンを高精細化することが可能になる。
ることがないので、半導体装置のリードフレームのパタ
ーンを高精細化することが可能になる。
【００２９】また、従来のポリイミドＡ，ＢではＳｉ
（シリコン）チップとの膨張係数差が大きかったため、
直接フリップチップ接合することが困難であったが、こ
の液晶ポリマは熱膨張係数を任意に調整できるため、直
接フリップチップ接合することが可能になる。
（シリコン）チップとの膨張係数差が大きかったため、
直接フリップチップ接合することが困難であったが、こ
の液晶ポリマは熱膨張係数を任意に調整できるため、直
接フリップチップ接合することが可能になる。
【００３０】これにより、従来用いられてきたエラスト
マ（熱応力緩衝材）を用いる必要がなくなる。
マ（熱応力緩衝材）を用いる必要がなくなる。
【００３１】さらに、図４に示す比誘電率を見てみる
と、エポキシ、ポリイミドＢは相対湿度が上昇するに比
例して比誘電率が上昇していくが、本実施形態１の液晶
ポリマは常に一定の値（３．４）を示す。
と、エポキシ、ポリイミドＢは相対湿度が上昇するに比
例して比誘電率が上昇していくが、本実施形態１の液晶
ポリマは常に一定の値（３．４）を示す。
【００３２】一般に電送速度８００ＭＨｚ以上の高速伝
送では、相対湿度に関わらず比誘電率が一定である必要
があるため、従来のエポキシ、ポリイミドＢのように相
対湿度に対して比誘電率が変化する材料では高速伝送に
なかなか適用できなかった。
送では、相対湿度に関わらず比誘電率が一定である必要
があるため、従来のエポキシ、ポリイミドＢのように相
対湿度に対して比誘電率が変化する材料では高速伝送に
なかなか適用できなかった。
【００３３】この液晶ポリマは、図４に示すように、相
対湿度に関わらず比誘電率が３．４付近で一定であるこ
とから、電送速度８００ＭＨｚ以上の高速伝送が可能に
なる。これは、例えば高速メモリモジュールや４５０Ｍ
Ｈｚ以上の高速伝送を行うＭＰＵに応用できる。
対湿度に関わらず比誘電率が３．４付近で一定であるこ
とから、電送速度８００ＭＨｚ以上の高速伝送が可能に
なる。これは、例えば高速メモリモジュールや４５０Ｍ
Ｈｚ以上の高速伝送を行うＭＰＵに応用できる。
【００３４】すなわち、半導体装置に用いる絶縁材料と
して従来用いていたポリイミド、テフロン、ベンゾシク
ロブテン、または二酸化シリコン等の部分、例えばＴＡ
Ｂテープ、多層配線の層間絶縁膜、または半導体チップ
搭載基板を本発明の液晶ポリマで形成することで、高速
伝送が要求されている電子装置にも適用できる。
して従来用いていたポリイミド、テフロン、ベンゾシク
ロブテン、または二酸化シリコン等の部分、例えばＴＡ
Ｂテープ、多層配線の層間絶縁膜、または半導体チップ
搭載基板を本発明の液晶ポリマで形成することで、高速
伝送が要求されている電子装置にも適用できる。
【００３５】さらに、本実施形態１の液晶ポリマは融点
が３３５℃であり、耐熱性に優れ、リフロー時の２５０
℃では品質が低下することはない。
が３３５℃であり、耐熱性に優れ、リフロー時の２５０
℃では品質が低下することはない。
【００３６】また、熱膨張係数は、２００℃から３００
℃において１３ppm/℃であり、ポリイミドＡの４９ppm/
℃と、ポリイミドＢの１６ppm/℃に比べて小さい。
℃において１３ppm/℃であり、ポリイミドＡの４９ppm/
℃と、ポリイミドＢの１６ppm/℃に比べて小さい。
【００３７】また、ポリイミドと違って、この液晶ポリ
マは融点（例えば、３３５℃で融ける）があるため、こ
の性質利用して物質の絶縁接合を行う接合材料としても
適応できる。なお、この融点も液晶ポリマの分子量を変
えることにより自在に変更可能であるため、半導体装
置、電子装置において絶縁材料、接合材料として様々な
範囲で適応できる。この液晶ポリマは、分子量が小さい
ほど融点が低くなる。
マは融点（例えば、３３５℃で融ける）があるため、こ
の性質利用して物質の絶縁接合を行う接合材料としても
適応できる。なお、この融点も液晶ポリマの分子量を変
えることにより自在に変更可能であるため、半導体装
置、電子装置において絶縁材料、接合材料として様々な
範囲で適応できる。この液晶ポリマは、分子量が小さい
ほど融点が低くなる。
【００３８】これらから、高い相対湿度雰囲気において
高耐湿性、定比誘電率を示し、融点が高くリフロー時に
劣化しない本発明の液晶ポリマは半導体装置における絶
縁材料として最適であることが判る。
高耐湿性、定比誘電率を示し、融点が高くリフロー時に
劣化しない本発明の液晶ポリマは半導体装置における絶
縁材料として最適であることが判る。
【００３９】したがって、本発明の液晶ポリマを絶縁
材、または絶縁支持材（接合材）として半導体装置に用
いること、上記特性から動作の信頼性を向上した半導体
装置を形成することができる。次にその半導体装置の例
について説明する。
材、または絶縁支持材（接合材）として半導体装置に用
いること、上記特性から動作の信頼性を向上した半導体
装置を形成することができる。次にその半導体装置の例
について説明する。
【００４０】（実施形態２）本発明の実施形態２にかか
る上記液晶ポリマを用いた半導体装置について説明す
る。本実施形態２では液晶ポリマを用いた半導体装置と
して、ＴＡＢテープ（フレキシブル基板）を用いたＴＣ
Ｐ（Tape Carrier Package）型半導体装置を例に挙げて
説明する。
る上記液晶ポリマを用いた半導体装置について説明す
る。本実施形態２では液晶ポリマを用いた半導体装置と
して、ＴＡＢテープ（フレキシブル基板）を用いたＴＣ
Ｐ（Tape Carrier Package）型半導体装置を例に挙げて
説明する。
【００４１】図５は、実施形態２の半導体装置の斜視図
であり、図６は図５のＡ−Ａ線で切った断面図である。
であり、図６は図５のＡ−Ａ線で切った断面図である。
【００４２】図５、図６に示すように、本実施形態２の
半導体装置１０は、ＴＡＢテープ１１と、そのＴＡＢテ
ープ１１のリードフレームにバンプ接続された半導体チ
ップ１２と、半導体チップ１２とインナーリード部分を
封止したモールド樹脂１３とから構成される。本実施形
態２の半導体装置１０では、ＴＡＢテープ１１に液晶ポ
リマを用いる。
半導体装置１０は、ＴＡＢテープ１１と、そのＴＡＢテ
ープ１１のリードフレームにバンプ接続された半導体チ
ップ１２と、半導体チップ１２とインナーリード部分を
封止したモールド樹脂１３とから構成される。本実施形
態２の半導体装置１０では、ＴＡＢテープ１１に液晶ポ
リマを用いる。
【００４３】このように、ＴＡＢテープ１１のテープ材
料に液晶ポリマを用いることによ、半導体装置１０の搭
載過程であるリフロー加熱時における熱膨張係数が小さ
いために、変形が小さく配線基板への搭載時の寸法安定
性に優れている。且つ吸湿率が小さいことからパッケー
ジのポップコーン破壊（吸湿水分の瞬間加熱膨張破壊）
を起こしにくいので、半導体装置における動作の信頼性
を向上させることが可能となる。
料に液晶ポリマを用いることによ、半導体装置１０の搭
載過程であるリフロー加熱時における熱膨張係数が小さ
いために、変形が小さく配線基板への搭載時の寸法安定
性に優れている。且つ吸湿率が小さいことからパッケー
ジのポップコーン破壊（吸湿水分の瞬間加熱膨張破壊）
を起こしにくいので、半導体装置における動作の信頼性
を向上させることが可能となる。
【００４４】また、従来のポリイミドを用いた３層構造
のＴＡＢテープ１１ではテープと銅箔の間に接着材を設
けなければならなかったが、テープ材料にこの液晶ポリ
マを用いることで、半導体装置１０の製造工程で用いら
れるＴＡＢテープと銅箔との接着に用いられる接着剤を
省くことが可能になる。
のＴＡＢテープ１１ではテープと銅箔の間に接着材を設
けなければならなかったが、テープ材料にこの液晶ポリ
マを用いることで、半導体装置１０の製造工程で用いら
れるＴＡＢテープと銅箔との接着に用いられる接着剤を
省くことが可能になる。
【００４５】そのときのＴＡＢテープ１１は、１層の液
晶ポリマで形成してもよいが、熱融着させるときの温度
が高くなることから、図７に示すように、例えば、２層
の液晶ポリマで形成するとよい。
晶ポリマで形成してもよいが、熱融着させるときの温度
が高くなることから、図７に示すように、例えば、２層
の液晶ポリマで形成するとよい。
【００４６】図７に示すように、ＴＡＢテープ１１の上
層２０Ａ（銅箔を圧着する面）は分子量が小さい液晶ポ
リマを厚さ５〜１０μｍくらいで形成し、下層２０Ｂを
それより分子量が大きい液晶ポリマを用いて形成する。
例えば、上層の融点を１６０℃〜２００℃に設定し、下
層をリフロー時に影響を受けない温度以上に設定する。
例えば、２３０℃である。
層２０Ａ（銅箔を圧着する面）は分子量が小さい液晶ポ
リマを厚さ５〜１０μｍくらいで形成し、下層２０Ｂを
それより分子量が大きい液晶ポリマを用いて形成する。
例えば、上層の融点を１６０℃〜２００℃に設定し、下
層をリフロー時に影響を受けない温度以上に設定する。
例えば、２３０℃である。
【００４７】次に、本実施形態２の半導体装置１０の製
造方法について説明する。
造方法について説明する。
【００４８】図８，図９は、本実施形態２の半導体装置
１０の製造方法を説明するための図である。
１０の製造方法を説明するための図である。
【００４９】本実施形態２の半導体装置１０は、図８に
示すように、まず、液晶ポリマで形成した図７に示すよ
うなテープ２０を用意し、そのテープ２０をパンチング
用金型で開口するパンチング工程を行う。ここでは、例
えば、アウターリードホール、スプロケットホール、デ
バイスホールを形成する。
示すように、まず、液晶ポリマで形成した図７に示すよ
うなテープ２０を用意し、そのテープ２０をパンチング
用金型で開口するパンチング工程を行う。ここでは、例
えば、アウターリードホール、スプロケットホール、デ
バイスホールを形成する。
【００５０】次にそのパンチング工程を終えたテープ２
０に銅箔３０を貼るラミネートを行う。
０に銅箔３０を貼るラミネートを行う。
【００５１】このラミネートは、１８０℃くらいの温度
で、５kg／cm2 の圧力で銅箔３０を加熱圧着する工程で
ある。なお、この工程は従来のポリイミドを用いたとき
のラミネート工程における接着剤と銅箔の加熱圧着と同
様な条件で行うことができ、従来のシステムがそのまま
利用できる。
で、５kg／cm2 の圧力で銅箔３０を加熱圧着する工程で
ある。なお、この工程は従来のポリイミドを用いたとき
のラミネート工程における接着剤と銅箔の加熱圧着と同
様な条件で行うことができ、従来のシステムがそのまま
利用できる。
【００５２】このようにテープを２層の液晶ポリマで形
成して圧着することにより、分子量の小さいすなわち融
点が低いテープの上層のみが融解させるようになり、そ
こに銅箔に貼り付けて圧着することにより、接着剤がな
くてもラミネートを行うことができる。このとき、分子
量の大きいすなわち融点が高い下層は融け出さないた
め、上記パンチング工程で開けた穴が埋まってしまうと
いうことはなくなる。
成して圧着することにより、分子量の小さいすなわち融
点が低いテープの上層のみが融解させるようになり、そ
こに銅箔に貼り付けて圧着することにより、接着剤がな
くてもラミネートを行うことができる。このとき、分子
量の大きいすなわち融点が高い下層は融け出さないた
め、上記パンチング工程で開けた穴が埋まってしまうと
いうことはなくなる。
【００５３】また、テープ２０の上層２０ａと下層２０
ｂは、共に同一構造の液晶ポリマで単に分子量が異なる
だけであるから、銅箔圧着後には上層２０ａは拡散して
下層２０ｂと一体化する。従来のポリイミドを用いた３
層構造のテープでは、銅箔とテープの接合に接着剤を用
いていたため、どうしてもテープと接着剤の層とで界面
が生じ、剥離しやすい構造になっていたが、テープ２０
に二層の分子量が違う液晶ポリマを用いることで界面部
分をなくすことができるので、銅箔接合の信頼性を向上
できる。
ｂは、共に同一構造の液晶ポリマで単に分子量が異なる
だけであるから、銅箔圧着後には上層２０ａは拡散して
下層２０ｂと一体化する。従来のポリイミドを用いた３
層構造のテープでは、銅箔とテープの接合に接着剤を用
いていたため、どうしてもテープと接着剤の層とで界面
が生じ、剥離しやすい構造になっていたが、テープ２０
に二層の分子量が違う液晶ポリマを用いることで界面部
分をなくすことができるので、銅箔接合の信頼性を向上
できる。
【００５４】ラミネート後は、銅箔３０にレジスト４０
と塗布し、配線のパターンニングを行い、エッチング工
程で配線パターンを形成後、配線パターンにスズ等のメ
ッキを行い、ＴＡＢテープ１１を形成する。
と塗布し、配線のパターンニングを行い、エッチング工
程で配線パターンを形成後、配線パターンにスズ等のメ
ッキを行い、ＴＡＢテープ１１を形成する。
【００５５】そして、図９に示すように、ＴＡＢテープ
１１に半導体チップ１２をボンディングする。ここでは
半導体チップ１２側にＡｕバンプ２を形成して、ＴＡＢ
テープの銅箔配線であるインナーリード５と金スズ接合
する例を示している。
１１に半導体チップ１２をボンディングする。ここでは
半導体チップ１２側にＡｕバンプ２を形成して、ＴＡＢ
テープの銅箔配線であるインナーリード５と金スズ接合
する例を示している。
【００５６】接合ツール６は４５０℃の温度に加熱され
ており、またステージ７も余熱温度２００℃以下に加熱
されている。このとき半導体チップに形成されている金
バンプ２はピッチが７０μｍ程度と狭いピッチのために
＋／−１０μｍの位置精度で位置合わせが行われる。し
たがってこのときのＴＡＢテープ11の熱膨張は小さいほ
ど良く、理想的には、半導体チップ１２の３．５PPM/K
の小さな熱膨張係数が好ましい。しかし従来のポリイミ
ドテープでは熱膨張係数が２０〜３０PPM であるため
に、温度上昇にともなうリード5 とバンプ2 のピッチ不
整合が起こる。このためにポリイミド樹脂テープを用い
たＴＡＢテープでは、このピッチ不整合を考慮したテー
プ製造段階での補正を行っている。すなわち、銅箔のケ
ミカルエッチング用のホトマスクを熱膨張分だけ小さく
しておく、事前の補正を実行しなければならない。しか
しこの操作は接合条件に合わせた精密な補正となるため
に、高度な技術が要求されている。しかもポリイミド樹
脂では吸湿膨張率が大きいために、この吸湿も考慮した
マスク補正を行っている。これに対して液晶ポリマで
は、熱膨張係数をポリマの分子量でシリコンに整合でき
るばかりでなく、吸湿膨張も非常に小さいために、まっ
たくこのマスクの初期補正を必要としない。したがって
マスクの設計時間が短縮できるばかりでなく、リードと
バンプの接合に位置が正確でかつ精度が高いために、信
頼性の高い半導体装置を製造することが可能になる。
ており、またステージ７も余熱温度２００℃以下に加熱
されている。このとき半導体チップに形成されている金
バンプ２はピッチが７０μｍ程度と狭いピッチのために
＋／−１０μｍの位置精度で位置合わせが行われる。し
たがってこのときのＴＡＢテープ11の熱膨張は小さいほ
ど良く、理想的には、半導体チップ１２の３．５PPM/K
の小さな熱膨張係数が好ましい。しかし従来のポリイミ
ドテープでは熱膨張係数が２０〜３０PPM であるため
に、温度上昇にともなうリード5 とバンプ2 のピッチ不
整合が起こる。このためにポリイミド樹脂テープを用い
たＴＡＢテープでは、このピッチ不整合を考慮したテー
プ製造段階での補正を行っている。すなわち、銅箔のケ
ミカルエッチング用のホトマスクを熱膨張分だけ小さく
しておく、事前の補正を実行しなければならない。しか
しこの操作は接合条件に合わせた精密な補正となるため
に、高度な技術が要求されている。しかもポリイミド樹
脂では吸湿膨張率が大きいために、この吸湿も考慮した
マスク補正を行っている。これに対して液晶ポリマで
は、熱膨張係数をポリマの分子量でシリコンに整合でき
るばかりでなく、吸湿膨張も非常に小さいために、まっ
たくこのマスクの初期補正を必要としない。したがって
マスクの設計時間が短縮できるばかりでなく、リードと
バンプの接合に位置が正確でかつ精度が高いために、信
頼性の高い半導体装置を製造することが可能になる。
【００５７】その金スズ接合後、半導体チップ１２周辺
を樹脂１３で封止し、図５、図６に示すような半導体装
置を形成する。また、この樹脂封止は、半導体チップ１
２とリードとの接合部だけをポッティングするようにし
てもよい。
を樹脂１３で封止し、図５、図６に示すような半導体装
置を形成する。また、この樹脂封止は、半導体チップ１
２とリードとの接合部だけをポッティングするようにし
てもよい。
【００５８】なお、本実施形態２ではＴＣＰ型の半導体
装置を例に挙げ説明してきたが、本発明の液晶ポリマは
このＴＣＰ型半導体装置のテープに用いる場合に限らな
い。
装置を例に挙げ説明してきたが、本発明の液晶ポリマは
このＴＣＰ型半導体装置のテープに用いる場合に限らな
い。
【００５９】例えば、他の半導体装置において、従来ポ
リイミド等の絶縁材料が使われていたところを、この液
晶ポリマで置き換えることで、従来よりも動作の信頼性
が向上した半導体装置を形成できる。
リイミド等の絶縁材料が使われていたところを、この液
晶ポリマで置き換えることで、従来よりも動作の信頼性
が向上した半導体装置を形成できる。
【００６０】（実施形態３）次に、従来ポリイミドが使
われていたところに液晶ポリマを用いた半導体装置の例
について説明する。図１０は、本実施形態３のＬＯＣ構
造の半導体装置を示す斜視図であり、図１１は図１０の
液晶ポリマテープ５０の拡大断面図である。
われていたところに液晶ポリマを用いた半導体装置の例
について説明する。図１０は、本実施形態３のＬＯＣ構
造の半導体装置を示す斜視図であり、図１１は図１０の
液晶ポリマテープ５０の拡大断面図である。
【００６１】本実施形態３のＬＯＣ構造の半導体装置１
００は、図１０、図１１に示すように、半導体チップ１
２上に液晶ポリマテープ５０を介在させてリード６０を
載せ、リード６０と半導体チップ１２をワイヤボンディ
ングにより電気的に接続して封止樹脂１３で封止した構
成をとる。
００は、図１０、図１１に示すように、半導体チップ１
２上に液晶ポリマテープ５０を介在させてリード６０を
載せ、リード６０と半導体チップ１２をワイヤボンディ
ングにより電気的に接続して封止樹脂１３で封止した構
成をとる。
【００６２】従来のＬＯＣ構造の半導体装置では、この
液晶ポリマテープ５０の代わりに３層のポリイミドテー
プを用いていたが、チップサイズが大きくなり、ポリイ
ミドテープの貼り付け面積が大きくなってくると、半導
体チップ１２との熱膨張係数差から熱応力が大きくな
り、リードの変形等が発生する。
液晶ポリマテープ５０の代わりに３層のポリイミドテー
プを用いていたが、チップサイズが大きくなり、ポリイ
ミドテープの貼り付け面積が大きくなってくると、半導
体チップ１２との熱膨張係数差から熱応力が大きくな
り、リードの変形等が発生する。
【００６３】液晶ポリマは、実施形態１で説明したよう
に、ポリイミドよりも熱膨張係数が小さく、かつその熱
膨張係数も分子量を変えることで変更できる。
に、ポリイミドよりも熱膨張係数が小さく、かつその熱
膨張係数も分子量を変えることで変更できる。
【００６４】このため、本実施形態３における液晶ポリ
マテープ５０は半導体チップ１２の熱膨張係数と同じ値
（３．５）を持つように分子量を調整したものを用い
る。
マテープ５０は半導体チップ１２の熱膨張係数と同じ値
（３．５）を持つように分子量を調整したものを用い
る。
【００６５】したがって、本実施形態３に示すように、
従来のポリイミドテープの代わりにこの液晶ポリマテー
プ５０を設けると、熱膨張係数差がなくなり、熱応力を
受けないのでリードの変形を抑止することができる。
従来のポリイミドテープの代わりにこの液晶ポリマテー
プ５０を設けると、熱膨張係数差がなくなり、熱応力を
受けないのでリードの変形を抑止することができる。
【００６６】なお、この液晶ポリマテープ５０は、１層
の液晶ポリマで形成してもよいが、図１１に示すよう
に、分子量が大きい液晶ポリマの層５０ｂを分子量が小
さい液晶ポリマの層５０ａで挟んだ３層構造にしてもよ
い。
の液晶ポリマで形成してもよいが、図１１に示すよう
に、分子量が大きい液晶ポリマの層５０ｂを分子量が小
さい液晶ポリマの層５０ａで挟んだ３層構造にしてもよ
い。
【００６７】この場合、半導体チップ１２とリード６０
との接合がより低い温度で可能になる。
との接合がより低い温度で可能になる。
【００６８】また、本発明の液晶ポリマは実施形態１で
示した特性から絶縁材、絶縁支持材だけでなく、さらに
はコーティング材等にも種々適応できる。
示した特性から絶縁材、絶縁支持材だけでなく、さらに
はコーティング材等にも種々適応できる。
【００６９】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
【００７０】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００７１】液晶ポリマは各種相対湿度環境において低
吸湿性、耐湿性、定比誘電率を示し、また高温における
高い耐熱性を有するため、高信頼性半導体パッケージ用
の新規な材料として提供することができる。具体的には
低吸湿性なので半導体パッケージの基板実装において、
パッケージが水蒸気の圧力で破壊しにくく、また熱膨張
係数が小さいために、基板実装時の寸法安定性にすぐ
れ、精度の高い基板実装を行うことができる。また接着
剤を持たないために、界面のイオン性不純物を低く抑え
ることが可能であり、エレクトロマイグレーション信頼
性が高い特徴がある。さらに製造上の利点として熱膨張
が小さく、かつ吸湿膨張が小さいために、半導体装置の
金バンプとの接合の位置精度とバラツキを小さくでき
る。これは製造上の利点ばかりではなく、このことによ
って接合の信頼性が高まって高信頼性の半導体装置を作
ることができる。またＴＡＢテープ製造における初期ピ
ッチ補正、いわゆる半導体装置の金バンプとの高温でピ
ッチ不整合を補正するためのホトマスク段階での修正が
不要でありホトマスクの設計時間が短縮される。
吸湿性、耐湿性、定比誘電率を示し、また高温における
高い耐熱性を有するため、高信頼性半導体パッケージ用
の新規な材料として提供することができる。具体的には
低吸湿性なので半導体パッケージの基板実装において、
パッケージが水蒸気の圧力で破壊しにくく、また熱膨張
係数が小さいために、基板実装時の寸法安定性にすぐ
れ、精度の高い基板実装を行うことができる。また接着
剤を持たないために、界面のイオン性不純物を低く抑え
ることが可能であり、エレクトロマイグレーション信頼
性が高い特徴がある。さらに製造上の利点として熱膨張
が小さく、かつ吸湿膨張が小さいために、半導体装置の
金バンプとの接合の位置精度とバラツキを小さくでき
る。これは製造上の利点ばかりではなく、このことによ
って接合の信頼性が高まって高信頼性の半導体装置を作
ることができる。またＴＡＢテープ製造における初期ピ
ッチ補正、いわゆる半導体装置の金バンプとの高温でピ
ッチ不整合を補正するためのホトマスク段階での修正が
不要でありホトマスクの設計時間が短縮される。
【図１】本発明の実施形態にかかる液晶ポリマの分子構
造を示す図である。
造を示す図である。
【図２】液晶ポリマと従来のポリイミドＡ（Dupont社提
供のカプトン）、ポリイミドＢ（宇部興産社提供のユー
ピレックス）との吸湿率（％）を示すグラフである。
供のカプトン）、ポリイミドＢ（宇部興産社提供のユー
ピレックス）との吸湿率（％）を示すグラフである。
【図３】液晶ポリマと従来のポリイミドＡ（Dupont社提
供のカプトン）、ポリイミドＢ（宇部興産社提供のユー
ピレックス）との吸湿膨張率（％）を示すグラフであ
る。
供のカプトン）、ポリイミドＢ（宇部興産社提供のユー
ピレックス）との吸湿膨張率（％）を示すグラフであ
る。
【図４】液晶ポリマの相対湿度における比誘電率を示す
グラフである。
グラフである。
【図５】本発明の液晶ポリマを用いた半導体装置を示す
斜視図である。
斜視図である。
【図６】図５のＡ−Ａ線で切った断面図である。
【図７】ＴＡＢテープに使用する液晶ポリマテープの構
成を説明するための断面図である。
成を説明するための断面図である。
【図８】本発明の半導体装置の製造工程を説明するため
の図である。
の図である。
【図９】本発明の半導体装置の製造工程を説明するため
の図である。
の図である。
【図１０】本実施形態３のＬＯＣ構造の半導体装置を示
す斜視図である。
す斜視図である。
【図１１】液晶ポリマテープの構成例を示した図であ
る。
る。
１１ ＴＡＢテープ １２ 半導体チップ １３ 封止樹脂 ２０、５０ 液晶ポリマテープ ２０ａ 上層 ２０ｂ 下層 ３０ 銅箔 ４０ レジスト ６０ リード １００ ＬＯＣ構造の半導体装置
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 23/31
Claims (5)
- 【請求項１】電子部品、または半導体装置を有する電子
装置に用いられる絶縁材料であって、前記絶縁材料は熱
溶融型液晶ポリマであることを特徴とする絶縁材料。 - 【請求項２】電子回路及び外部電極が形成された半導体
素子と、前記外部電極と接続される配線パターンと、そ
れらを搭載する基板とを少なくとも備えた半導体装置に
おいて、前記半導体装置を構成するための絶縁材及び絶
縁支持材、前記基板材料、または前記半導体チップと配
線パターンと基板間の絶縁材及び絶縁支持材に前記請求
項１に記載の液晶ポリマを用いたことを特徴とする半導
体装置。 - 【請求項３】フレキシブルな絶縁基材に導電配線を形成
したＴＡＢテープと、そのＴＡＢテープの導電配線に電
気的に接続した半導体チップを搭載してなる半導体装置
において、前記絶縁基材に前記請求項１に記載の液晶ポ
リマを用いたことを特徴とする半導体装置。 - 【請求項４】フレキシブルな絶縁基材に導電配線を形成
したＴＡＢテープと、そのＴＡＢテープの導電配線に電
気的に接続した半導体チップを搭載してなる半導体装置
の製造方法であって、液晶ポリマで形成したテープを用
意し、そのテープをパンチング用金型で開口するパンチ
ング工程を行い、そのパンチング工程を終えたテープに
銅箔を加熱圧着するラミネートを行い、そのラミネート
後に銅箔にレジストを塗布し、配線のパターンニングを
行い、エッチング工程で配線パターンを形成し、配線パ
ターンに半導体チップをボンディングし、半導体チップ
と配線パターンの接合部分を中心に樹脂封止を行い、半
導体装置を形成することを特徴とする前記半導体装置の
製造方法。 - 【請求項５】前記請求項４に記載の半導体装置の製造方
法において、前記テープは、分子量が所定値より低い液
晶ポリマで形成された層と分子量が所定値より高い液晶
ポリマで形成された層からなる２層構造の液晶ポリマを
用いることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9931698A JP3610770B2 (ja) | 1998-04-10 | 1998-04-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9931698A JP3610770B2 (ja) | 1998-04-10 | 1998-04-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11293132A true JPH11293132A (ja) | 1999-10-26 |
| JP3610770B2 JP3610770B2 (ja) | 2005-01-19 |
Family
ID=14244244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9931698A Expired - Fee Related JP3610770B2 (ja) | 1998-04-10 | 1998-04-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3610770B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002329757A (ja) * | 2001-04-27 | 2002-11-15 | Sumitomo Chem Co Ltd | タブ用キャリヤテープ及びそれを用いたタブテープ |
| JP2002347163A (ja) * | 2001-05-29 | 2002-12-04 | Nippon Shokubai Co Ltd | 表面被覆積層体 |
| US8053245B1 (en) | 2003-07-29 | 2011-11-08 | Nanotel Biotechnologies, Inc. | System and method for detecting biochemicals using hydrated substrates based on liquid crystal polymers |
-
1998
- 1998-04-10 JP JP9931698A patent/JP3610770B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002329757A (ja) * | 2001-04-27 | 2002-11-15 | Sumitomo Chem Co Ltd | タブ用キャリヤテープ及びそれを用いたタブテープ |
| JP2002347163A (ja) * | 2001-05-29 | 2002-12-04 | Nippon Shokubai Co Ltd | 表面被覆積層体 |
| US8053245B1 (en) | 2003-07-29 | 2011-11-08 | Nanotel Biotechnologies, Inc. | System and method for detecting biochemicals using hydrated substrates based on liquid crystal polymers |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3610770B2 (ja) | 2005-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6551918B2 (en) | Semiconductor device and method of fabrication thereof, circuit board, and electronic equipment | |
| US6770164B1 (en) | Method for attaching a semiconductor die to a substrate | |
| JP3377001B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US7470568B2 (en) | Method of manufacturing a semiconductor device | |
| US6118183A (en) | Semiconductor device, manufacturing method thereof, and insulating substrate for same | |
| JP2002198395A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2000082722A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2000133738A (ja) | チップスケ―ルパッケ―ジの製造方法 | |
| JPH11293132A (ja) | 電子装置に用いる絶縁材料、それを用いた半導体装置、及びその半導体装置の製造方法 | |
| JP2570468B2 (ja) | Ｌｓｉモジュールの製造方法 | |
| JP2006203096A (ja) | 実装体およびその製造方法 | |
| JP2004311751A (ja) | 電子機器、フィルム基板、半導体装置及び表示装置の製造方法 | |
| JP2000021935A (ja) | 電子部品実装体及びその製造方法 | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JP2944586B2 (ja) | Ｂｇａ型半導体装置及びその製造方法 | |
| JP2003037244A (ja) | 半導体装置用テープキャリア及びそれを用いた半導体装置 | |
| JP3278938B2 (ja) | 半導体装置およびその製造方法 | |
| JP4053507B2 (ja) | 半導体装置の製造方法 | |
| JP2001044330A (ja) | 半導体アッセンブリ、半導体装置及びその製造方法、並びに電子機器 | |
| KR100195507B1 (ko) | 박형 반도체 칩 패키지 소자 | |
| JP2001085802A (ja) | 配線基板及びそれを用いた電子装置及びその製造方法 | |
| JP2001085595A (ja) | 半導体装置及びそれを用いた電子装置及びその製造方法 | |
| JPH11330149A (ja) | 半導体装置、配線基板、電子装置及びその製造方法 | |
| JPH05235108A (ja) | フィルムキャリアテープの製造方法 | |
| JP2001085557A (ja) | 配線基板、半導体装置、それを用いた電子装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
| A521 | Written amendment |
Effective date: 20040827 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20040928 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041011 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20081029 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20111029 |
|
| LAPS | Cancellation because of no payment of annual fees |