CN102361025A - 一种高密度集成电路封装结构、封装方法以及集成电路 - Google Patents

Abstract

本发明涉及一种高密度集成电路封装结构，包括金属引线框，金属引线框包括引线框基岛、内引脚线和外引脚线，固定在引线框基岛上的芯片，以及芯片和内引脚线之间的微连接线，和密封所述金属引线框、芯片以及微连接线的长方体塑封结构，塑封结构的长度A₁满足关系：4.700mm+(B-8)x1.8mm/2≤A₁≤9.200mm+(B-8)x1.8mm/2；塑封结构的宽度A₂满足关系：1.662mm≤A₂≤5.000mm；塑封结构的厚度A₃满足关系：0.700mm≤A₂≤3.000mm；B为外引脚线的个数，B为满足6≤B≤40的整数。本发明的封装结构，能够适应芯片制造技术从微米级向亚微米，纳米级发展的需要，克服了现有技术中的封装结构电路积集度低、封装成本高、性能较低的缺点。

Description

一种高密度集成电路封装结构、封装方法以及集成电路

技术领域

本发明涉及一种集成电路的封装结构及其形成方法，尤其涉及一种高密度集成电路封装结构及其封装方法，以增加封装集成电路内的电路积集度、降低封装成本以及提高集成电路封装的可靠度。

背景技术

集成电路是现代技术的核心，也是现代科学技术发展的基础，科学研究都必须依赖以集成电路为核心的仪器设备；另外它还是人类现代文明的基础，从根本上改变人们生活方式的现代文明，如物联网、互联网、电脑、电视、冰箱、手机、IPAD、IPHONE、各种自动控制设备等等都依赖集成电路来实现其智能化功能的。

集成电路的制造分设计、圆片制造、封装、测试几个主要部分，封装是其中关键环节，建立在封装技术上的封装形式是为满足各种用途对集成电路的性能、体积、可靠性、形状和成本的特殊要求而研制的。

集成电路封装：是指通过使用能够保证单晶材料完美晶格结构的研磨、切割技术将集成电路圆片分离成符合要求的单一芯片，用导电胶或共晶等技术将芯片固定到引线框基岛上，用微细连接技术(微米级)将芯片和外引线脚连接起来，然后用高分子材料或陶瓷材料将芯片和引线等保护起来，并形成一定的形状，成为可供用户使用的集成电路产品。

集成电路的封装类型可以概括为两大类：密封陶瓷封装以及塑料封装。密封陶瓷封装是利用真空密封装置将芯片与环绕的包围物隔离的方式封装，典型的密封陶瓷封装应用于高效能的封装等级。而塑料封装芯片则是利用环氧基树脂将芯片封装，其难以完全与环境隔离，因此周边的空气可能穿过此封装，并在工艺中会对芯片的质量产生不良的影响。今年来塑料封装技术在其应用和功效上得到了显著的发展，且塑料封装的生产工艺能够进行自动化生产，从而有效地降低了成本。

现在集成电路的封装形式主要有DIP、SOP、TSSOP、MSOP、QFP、PLCC、QFN、DFN等。对于集成电路外引线数为8条的产品或者少于8条的产品，其封装形式主要为DIP、SOP、TSSOP、MSOP、QFN、DFN等等。DIP8封装形式可应用于各种印刷线路板、操作简单方便、整机企业应用成本低，但集成电路体积大、封装用料多、封装效率低、封装成本高、频率特性一般、内阻较高，如图1所示；SOP8封装形式集成电路体积小、封装用料少、封装效率高、封装成本低、频率特性较好、内阻较低，但是，对印刷线路板要求较高，需要高速贴片机才能将集成电路贴到印刷线路板上、整机企业应用成本高，封装和使用综合成本明显提高，如图2所示。TSSOP8和MSOP8与SOP8相近，但是封装和使用成本都比SOP8较高。QFN和DFN电性能和频率特性比SOP8更好、体积更小，但是封装成本和使用成本高的较多，只适合对体积和性能有特殊要求的产品。

集成电路的封装形式对集成电路产品的性能、可靠性、成本具有重大作用。随着芯片制造技术从微米向纳米级发展，单位面积芯片功能每18个月翻番的摩尔定律在逐渐失效，未来功能强大的云计算、互联网中的物联网和移动网等等必须依赖其核心技术集成电路的突破，集成电路的大容量、高速度、低功耗的提高，在芯片制造上将变得越来越难，更大程度上需要封装形式及技术的突破。原来集成电路芯片制造技术的特征尺寸是微米级，甚至更宽，所以芯片的面积普遍较大，现有的DIP8就是根据当时的芯片制造技术设计的，为了容纳下较大的芯片面积，所以DIP8的外形尺寸很大，不但消耗很多原材料、封装生产效率低、集成电路焊接在印刷线路板上需要占用较大的面积、成本较高，并且用现在的DIP8来封装当今的小尺寸芯片的产品，由于引线比较长，频率特性下降、内阻明显增加、品质难以保证，生产难度加大。随着芯片制造技术从微米级向亚微米，甚至纳米级(32纳米已经成熟，可以规模化生产)推进，芯片面积以几何级数减小，同时，对芯片的功耗、频率特性等提出了更高的要求，现有的DIP8封装形式已经不能满足实际的要求。

发明内容

为了适用芯片制造技术从微米级向亚微米，甚至纳米级的发展的需要，克服现有技术中的封装结构在电路积集度、制造成本以及可靠度等方面的不足，本发明提供了一种高密度集成电路封装结构及封装方法。

为了解决上述技术问题，本发明采用了以下技术方案：

一种高密度集成电路封装结构，包括金属引线框，金属引线框包括引线框基岛、内引脚线和外引脚线，固定在引线框基岛上的芯片，以及芯片和内引脚线之间的微连接线，和密封所述金属引线框、芯片以及微连接线的长方体塑封结构，其特征在于：塑封结构的长度A₁满足关系：4.700mm+(B-8)x1.8mm/2≤A₁≤9.200mm+(B-8)x1.8mm/2；塑封结构的宽度A₂满足关系：1.662mm≤A₂≤5.000mm；塑封结构的厚度A₃满足关系：0.700mm≤A₂≤3.000mm；B为外引脚线的个数，B为满足6≤B≤40的整数。

优选地，所述封装结构中，外引脚线的跨度B₁满足3.123mm≤B₁≤5.123mm；外引脚线的间距B₂满足1.250mm≤B₂≤2.540mm；外引脚线的长度B₃满足1.550mm≤B₃≤4.500mm；外引脚线的插入宽度A₆满足0.360mm≤A₆≤0.560mm。

优选地，所述封装结构中，所述塑封结构的长度A₁满足以下关系：A₁＝6.500+(B-8)x1.8/2mm；B为外引脚线的个数，B为满足6≤B≤40的整数；塑封结构的宽度A₂为3.0mm；塑封结构的厚度A₃为1.50mm；外引脚线的跨度B₁为4.123mm；外引脚线的间距B₂为1.8mm；外引脚线的长度B₃为3.0mm；外引脚线的插入宽度A₆为0.46mm。

优选地，所述封装结构中，外引脚线的个数为8个，并且塑封结构的长度A₁为6.5mm。

优选地，所述封装结构中，在长方体塑封结构的底部还开设有垂直于长方体塑封结构长度方向应力释放槽，该应力释放槽的深度和宽度均为0.05mm，该应力释放槽的长度和长方体塑封结构的宽度相等。所述应力释放槽为螺纹形槽体。因为集成电路封装结构包括塑封树脂、金属引线框、硅芯片等不同的材料，由于使用的材料性质差异很大，热膨胀系数不一样，组合在一起时就会产生应力。该应力不仅会使不同材料间产生离层，影响产品可靠性，还会使芯片产生弯曲，硅晶格扭曲大量的模拟实验表明，对于本发明的封装结构，设置如上所述的应力槽，能够避免集成电路使用时温度变化以及外力作用应力矢量的叠加，从而能够有效避免硅晶格的扭曲，最大幅度的避免了应力对集成电路性能的影响；另外开设应力释放槽，还可以避免树脂和引线框的分层；避免树脂和芯片表面的分层。

更佳的，应力释放槽采用螺纹槽。能更好的将螺旋结构的特性应用于应力的释放中。

优选地，所述封装结构中，所述引线框基岛的背面开设有深和宽各为5微米的网状结构。该网状结构的开设能够提高基岛密封塑料的结合强度，避免分层，提高了封装的可靠性。

优选地，所述封装结构中，内引脚线由铜、铜合金、铁、铁合金、铝或铝合金制成，并且在该内引脚线上还具有银合金镀层，镀层厚度为100nm-10um。

优选地，该银合金镀层通过物理化学气相沉积或化学气相沉积工艺沉积。

优选地，该银合金包括：Cu：1.8-2.5wt％、Ge：1.2-1.5wt％、Sn：1.5-2.5wt％、In：0.8-1.2wt％和余量的Ag。使用该银合金一方面能够保证电连接，降低连接电阻；另一方面，该银合金具有优异的稳定性，能够有效防止周围环境的氧化、浸入等侵蚀。

优选地，所述引线框基岛由铜、铜合金、铁、铁合金、铝或铝合金制成，并且在该基岛的表面还镀覆氧化层。

优选地，该氧化层的厚度为3-10nm。

优选地，该氧化层通过溅射沉积，并且该氧化层包括：45-50wt％的氧化铟、25-30wt％的氧化锡、8-10wt％的氧化锗和余量的氧化锌。该氧化层能够有效地对位于其下的铜提供保护，而该氧化层本身由为透明导电的氧化物，并且厚度很薄，从而并不影响电连接，电阻的增加可以忽略不计。

优选地，为了改善集成电路的导热性能，本发明对封装结构的内部位置关系等做了进一步的改进。设计的基岛到内引脚顶端的距离为0.20mm；基岛下沉距离为0.20mm；内引脚长度为0.53mm。通过上述设计以及合理布线，可以很好地改善了电容、电感、电阻等参数降低集成电路体内温度，进一步提高集成电路使用寿命和可靠性。

本发明的另一方面，还涉及一种封装方法，其包括以下步骤：

提供一金属引线框、金属引线框包括引线框基岛、内引脚线和外引脚线；

提供一芯片并将芯片粘结于引线框基岛上；

通过注塑方法形成长方体塑封结构用于密封金属引线框和芯片。

本发明的另一方面，还涉及一种集成电路，其通过并排设置多个本发明所述的高密度集成电路封装结构形成。

本发明的封装结构与现有技术相比具有以下有益的技术效果：

(1)引线和管脚明显缩短，内阻大大减小，改善电性能和热性能。与原DIP8同样的电性能、热性能和频率特性，可以节约一半以上的金属资源和成本。

(2)缩短了电信号的传输距离，减少信号传输的延迟时间和寄生参数，大大改善频率特性。

(3)封装效率更高、封装成本较低；节省总封装材料成本约40％，其中塑封料节省最多，可以节省约85％；由于结构的改进，生产效率可以大大提高，整体生产效率可以提高30％左右，最高的工序，如切筋工序是原来的10倍以上；可以为整机厂家减少该集成电路占有印刷线路板的面积，可减少净面积65.35％。

另外，应力释放槽为螺纹形槽体，可将螺纹形的结构特性极佳的应用到应力的力学设计中。

附图说明

图1为现有技术中DIP8封装形式的结构示意图。

图2为现有技术中SOP8封装形式的结构示意图。

图3为本发明一个实施例的高密度集成电路的结构示意图。

图4为本发明一个实施例的带有应力释放槽的封装结构示意图。

图5为本实用新型一个实施例的引线框基岛背面的结构示意图。

图6为本实用新型一个实施例的引线框正面的示意图。

图7为本实用新型一个实施例的集成电路的结构示意图。

图中各附图标记所代表的含义如下：1-应力释放槽、2-网状结构、3-引线框基岛、4-内引脚线、5-镀银合金层、6-氧化层、7-塑封体表面、8-芯片、9-基岛下沉距离、10-基岛到内引脚顶端距离、11-内引脚长度、12-芯片到塑封体表面距离。

具体实施方式

以下实施例仅是为了进一步说明本发明的技术方案，不能将其解释为对发明保护范围的限制。

实施例1

本实用新型一种高密度集成电路封装结构中，包括金属引线框，金属引线框包括引线框基岛、内引脚线和外引脚线，固定在引线框基岛上的芯片，以及芯片和内引脚线之间的微连接线，和密封所述金属引线框、芯片以及微连接线的长方体塑封结构，塑封结构的长度A₁满足关系：4.700mm+(B-8)x1.8mm/2≤A₁≤9.200mm+(B-8)x1.8mm/2；塑封结构的宽度A₂满足关系：1.662mm≤A₂≤5.000mm；塑封结构的厚度A₃满足关系：0.700mm≤A₂≤3.000mm；B为外引脚线的个数，B为满足6≤B≤40的整数。以外引线脚的个数为8的封装结构为例，并结合说明书附图，对本发明的高密度集成电路封装结构做进一步的阐述。本发明的封装结构被本发明称之为QIPAI系列封装结构，下面为了表述方便，本发明以QIPAI8代表本发明的外引线脚的个数为8的封装结构。塑封体宽度的确定：

通过对减小封装内阻的专门研究，本发明得知，引线框基岛到引线脚间距为0.20mm时，电性能明显改善，生产效率、生产合格率、成本等综合效果较好。根据可靠性研究得知塑封体宽度为3.0mm时，可靠性等综合性能较好。现有技术中的芯片生产技术，针对这种封装形式的芯片，制造工艺一般在0.6微米以下，所产出的芯片尺寸通常在0.5x0.5mm²～1.65x1.65mm²之间，这就要求引线框的基岛尺寸为0.762x0.762mm²～1.65x1.65mm²之间。基岛的边缘到内引线顶端的间距取决于材料厚度、刀具材料和加工精度，目前的技术要求达到0.15以上，考虑效率、刀具寿命后最合理的间距为0.20mm。内引线顶端到塑封体边缘的距离应为0.30～0.40mm，由引线脚的强度和可靠性决定。所以，如果只考虑产品的通用性的情况下，塑封体宽度应大于2.85mm。如果只考虑引线框生产技术，最小基岛为0.762x0.762mm²，塑封体宽度只需1.662mm，这样可以满足约40％左右的产品，比3.0mm塑封体宽度，塑封树脂可以减少45％，占总生产成本的2.0％，考虑引线框生产成本、效率，综合成本基本相当，所以从成本考虑是不可取的。同样，将宽度增加到5mm，成本将增加约3.0％，生产效率下降，性能和通用性等其它特性没有改善，不应考虑。

综上所述，塑封体宽度应为3.0mm。宽度在1.662mm到5mm之间的其它宽度与宽度为3.0mm比较，成本没有本质差别，品质没有明显改善。

塑封体长度的确定：

为减少集成电路在印刷线路板上占有的空间、减轻集成电路的重量、减少集成电路封装材料、提高集成电路生产时的效率(注：集成电路越短，用来排列集成电路的引线框就可以容纳更多的产品，生产效率就越高)、降低成本，设计集成电路塑封体时要尽量减少它的长度，塑封体越短越好。

考虑到整机厂的应用中PCB板的制造，冲孔针最小直径为0.8mm，小于这个直径，针的强度就无法保证规模化生产。焊盘的尺寸大于等于0.35mm，焊盘之间的间距需大于等于0.3mm，总间距为0.80+0.30+0.35*2＝1.80mm是效率和综合成本最好的。小于以上尺寸冲孔的品质会下降，效率会降低，PCB板成本有所提高，较小批量生产，孔径可以达到0.60mm，焊盘可以到0.20mm左右(容易焊盘缺损，质量下降)，焊盘间距到0.25mm(容易连线)，所以封装和整机厂使用的综合成本反而提高。更小就只能用钻孔技术来实现，成本非常昂贵。所以从封装成本与整机厂使用成本来考虑，引线脚间距确定为1.80mm，脚间距1.25mm到1.80mm之间没有改善性能，但综合成本反而提升，脚间距1.80mm到2.54mm之间，成本提高，性能没有改善。

综上所述，引线脚间距确定为1.80mm，或间距为1.25mm到2.54mm之间的其它尺寸，虽然可行，品质在规范内，成本提高，应该属于本发明保护范围。其相应的塑封体长度确定为6.50mm，塑封体长度从4.7mm到9.2mm之间的其它尺寸，同样应该属于本发明保护范围。

塑封体厚度的确定：

集成电路工作的时候要产生热量，如何将热量散发掉是个重要课题：热阻∝1/L其中L是热流经过的路程，热阻小散热性好。由此可见，要有好的散热特性就必须要缩短热流经过的路程，路程越短散热性越好。集成电路塑封体要实现这一目的就要将集成电路的厚度设计的比较薄，保证在厚度方向的热流经过的路程最短。从减少塑封料用量考虑，塑封体也是越薄越好。考虑到芯片的厚度一般为0.19mm以上，芯片表面到塑封体表面距离考虑焊线的安全高度在0.2mm以上，基岛底面到塑封体底面的高度为0.2mm以上，基岛下沉深度为0.2mm，引线框厚度为0.11mm以上，因此塑封体的厚度应大于0.70mm以上。但考虑到芯片减薄成本、线弧控制难易程度对品质的影响、电阻和强度对引线框厚度的要求、引线脚成型时产生的应力、塑封材料的气密性和通用性，本发明对成本和品质综合考虑后确定厚度为1.50mm。厚度0.70mm到1.50mm以下，品质下降，生产难度增加，综合成本提高；厚度大于1.50mm以上到3.0mm，则用料增加，成本明显提高。

综上所述，厚度确定为1.50mm，厚度在0.70mm到3.0mm之间的其它尺寸虽然可行，与这一尺寸相比，优点没有明显差异，综合效果较差，应该属于本发明保护范围。

引线脚长度的确定：

现有相近封装形式的引线脚长度为5.36mm，为改善电性能、提高可靠性、减少材料用量，在这一尺寸以下，越短越好。目前，整机生产企业使用的PCB板的厚度，一般在0.4mm到1.65mm之间，考虑到塑封体的厚度的二分之一为0.75mm，焊点高度大于0.30mm，冲切损失0.1mm。因此集成电路引脚的长度最小不能小于1.55mm，考虑到通用性(企业使用的绝大部分PCB板在1.0mm到1.5mm之间)，引线脚长度应该大于2.80mm，还要考虑误差等，结合成本、生产方式、效率等等，确定为3.0mm。

综上所述，外引线脚长确定为3.0mm，引线脚长度在1.55mm和4.50mm之间的其它尺寸都是可选范围，与这一尺寸相比，优点没有明显差异，综合效果较差，应该属于本发明保护范围。

塑封体高度方向的角度及棱角：

一般不作研究，由模具企业根据脱模需求和外观美观确定。

作为优选地，所述封装结构中，在该长方体塑封结构的底部还开设有两条垂直于长方体塑封结构长度方向应力释放槽，该应力释放槽的深度和宽度均为0.05mm，该应力释放槽的长度和长方体塑封结构的宽度相等。该两条应力释放槽开设在长方体塑封结构底部长度方向1/3和2/3的位置处。

作为优选地，所述封装结构中，所述引线框基岛的背面开设有深和宽各为5微米的网状结构。该网状结构的开设能够提高基岛密封塑料的结合强度，避免分层，提高了封装的可靠性。

作为优选地，所述封装结构中，内引脚线由铜、铜合金、铁、铁合金、铝或铝合金制成，并且在该内引脚线上还具有银合金镀层，该银合金镀层通过物理化学气相沉积或化学气相沉积工艺沉积，该银合金包括：Cu：1.8-2.5wt％、Ge：1.2-1.5wt％、Sn：1.5-2.5wt％、In：0.8-1.2wt％和余量的Ag。使用该银合金一方面能够保证电连接，降低连接电阻；另一方面，该银合金具有优异的稳定性，能够有效防止周围环境的氧化、浸入等侵蚀。

作为优选地，所述引线框基岛由铜、铜合金、铁、铁合金、铝或铝合金制成，并且在该基岛的表面还镀覆氧化层该氧化层通过溅射沉积，并且该氧化层包括：45-50wt％的氧化铟、25-30wt％的氧化锡、8-10wt％的氧化锗和余量的氧化锌。该氧化层能够有效地对位于其下的材料提供保护，而该氧化层本身由为透明导电的氧化物，并且厚度很薄，从而并不影响电连接，电阻的增加可以忽略不计。

现有技术中的DIP8和SOP8封装形式与本实施例的产品QIPAI8最为接近，可以看成是最为接近的现有技术。

QIPAI8相比现有DIP8，具有以下优点：

一、品质优势

1.可靠性明显改善

本发明提出的应力槽理论、基岛表面结构、短流道结构很好地解决了外形变形、不同物质间的分层、芯片变形、塑封体与不同物质间的结合、塑封体的分子结构、以及注塑过程中流体对微连线的损坏等等，产品可靠性提高，品质得以保障。应力释放槽为螺纹形槽体，可将螺纹形的结构特性极佳的应用到应力的力学设计中。

2.电、热性能明显改善

缩短微连线、缩短引线脚，封装内阻及热阻明显下降，改善了电性能，也提高了可靠性。

二、成本优势明显

1.DIP8的塑封体体积是：长9.2mm*宽6.40mm*厚3.40mm＝200.192mm³，本发明以8脚的为例子，QIPAI8的塑封体尺寸是长6.5mm*宽3.0mm*厚1.5mm＝29.25mm³，可节省塑封树脂为：(200.192-29.25)/200.192*100％＝85.39％，如果一年生产60亿只(约占总量的四分之一)产品，可节省人民币为：60*0.016(每只树脂成本价)*0.8539＝0.82亿元。

2.DIP8的金属引线框平面展开体积是：(宽24.638*长182.88*厚0.254)/20＝57.22mm3，QIPAI8的金属引线框的平面展开体积是：(276.40*95.00*0.203)/384＝13.88mm³，可以节省金属材料：(57.22-13.88)/57.22，如果一年生产60亿只产品，铜的价格每公斤75元，铜的密度为8.93，则可节省人民币为：60*(57.22-13.88)*8.93/1000/1000*75＝1.74亿元。

3.可以减少电镀面积，从而减少用锡量。由于引线框密度大幅提高，生产综合效率可以提高30％以上。

综上所述，本发明所发明产品的应用将为人类节省大量宝贵资源，为生产和使用企业节省能耗、提高效率、创造效益，为终端用户节约支出。每年仅本发明封装的成本即可节省价值达到人民币3亿元以上。本发明推出的是系列产品，每年将为人类节省数十亿元人民币。

三、其它优点

1.由于体积的微型化，占用整机印刷线路板的空间小了，使整机体积可以做得更小；同样大小的印刷线路板可以容纳更多的电子元件，使相同体积的整机功能更强。

2.由于体积微型化，产品的重量变轻，可以使焊接有集成电路印刷线路板的重量变轻。

综上所述，采用本发明封装的产品不仅经济效益明显，产品品质、功能、产业链效率及效益等等都有很大改善。

QIPAI8和SOP8相比：

一、品质优势

1.可靠性明显改善

本发明提出的应力槽理论、基岛表面结构、短流道结构很好地解决了外形变形、不同物质间的分层、芯片变形、塑封体与不同物质间的结合、塑封体的分子结构、以及注塑过程中流体对微连线的损坏等等，产品可靠性提高，品质得以保障。

2.电、热性能有所改善

缩短微连线、缩短引线脚，封装内阻及热阻明显下降，改善了电性能，也提高了可靠性。

二、成本等其它优势

1.由于外引线脚采用弯曲向下插入，焊接方式既可以自动化生产，也可以手动作业，避免了SOP8非要用高速进口贴片机才能焊接产品的缺点。

2.由于外引线脚采用弯曲向下插入，既可以用波峰焊，也可以用手工浸锡，避免SOP8非要回流焊接的苛刻要求。可以避免在运用回流焊技术生产时，贴装元件内部的潮湿所产生足够的蒸汽压力损伤或毁坏元件的缺点，具有相当大的灵活性。

3.对印刷线路板没有特别要求，适用范围更广，成本更低。

4.材料成本较低，生产效率更高。

综上所述，有些本来只能使用SOP8封装的产品，采用本发明的封装形式，具有较高的经济效益。

现代社会人工成本高涨，资源匮乏，原材料价格越来越贵，低碳是社会趋势也是社会的必然。本发明的发明满足了时代的要求，节省了宝贵的自然资源和人力资源，符合低碳、绿色的社会发展要求。

以上所述，仅为本发明的优选实施例，不能解释为以此限定本发明的范围，凡在本发明的权利要求书要求保护的范围内所做出的等同的变形和改变的实施方式均在本发明所要求保护的范围内。

Claims (15)

1.一种高密度集成电路封装结构，包括金属引线框，金属引线框包括引线框基岛、内引脚线和外引脚线，固定在引线框基岛上的芯片，以及芯片和内引脚线之间的微连接线，和密封所述金属引线框、芯片以及微连接线的长方体塑封结构，其特征在于：塑封结构的长度A₁满足关系：4.700mm+(B-8)x1.8mm/2≤A₁≤9.200mm+(B-8)x1.8mm/2；塑封结构的宽度A₂满足关系：1.662mm≤A₂≤5.000mm；塑封结构的厚度A₃满足关系：0.700mm≤A₂≤3.000mm；B为外引脚线的个数，B为满足6≤B≤40的整数。

2.根据权利要求1所述的一种高密度集成电路封装结构，其特征在于：在所述封装结构中外引脚线的跨度B1满足3.123mm≤B₁≤5.123mm；外引脚线的间距B₂满足1.250mm≤B₂≤2.540mm；外引脚线的长度B₃满足1.550mm≤B₃≤4.500mm；外引脚线的插入宽度A₆满足0.360mm≤A₆≤0.560mm。

3.根据权利要求1或2所述的一种高密度集成电路封装结构，，其特征在于：在所述封装结构中，所述塑封结构的长度A₁满足以下关系：A₁＝6.500+(B-8)x1.8/2mm；B为外引脚线的个数，B为满足6≤B≤40的整数；塑封结构的宽度A₂为3.0mm；塑封结构的厚度A₃为1.50mm；外引脚线的跨度B₁为4.123mm；外引脚线的间距B₂为1.8mm；外引脚线的长度B₃为3.0mm；外引脚线的插入宽度A₆为0.46mm。

4.根据权利要求3所述的一种高密度集成电路封装结构，其特征在于在所述封装结构中，外引脚线的个数为8个，并且塑封结构的长度A₁为6.5mm。

5.根据权利要求1或2所述的一种高密度集成电路封装结构，其特征在于在所述封装结构中，在长方体塑封结构的底部还开设有垂直于长方体塑封结构长度方向应力释放槽，该应力释放槽的深度和宽度均为0.05mm，该应力释放槽的长度和长方体塑封结构的宽度相等，所述应力释放槽为螺纹形槽体。

6.根据权利要求3所述的一种高密度集成电路封装结构，其特征在于在所述封装结构中，在长方体塑封结构的底部还开设有两条垂直于长方体塑封结构长度方向应力释放槽，该应力释放槽的深度和宽度均为0.05mm，该应力释放槽的长度和长方体塑封结构的宽度相等；所述两条应力释放槽开设在长方体塑封结构底部长度方向1/3和2/3的位置处。

7.根据权利要求1或2所述的一种高密度集成电路封装结构，其特征在于在所述封装结构中，所述引线框基岛的背面开设有深和宽各为5微米的网状结构。

8.根据权利要求1或2所述的一种高密度集成电路封装结构，其特征在于在所述封装结构中，内引脚线由铜、铜合金、铁、铁合金、铝或铝合金制成，并且在该内引脚线上还具有银合金镀层，镀层厚度为100nm-10um。

9.根据权利要求1或2所述的一种高密度集成电路封装结构，其特征在于在所述封装结构中，所述银合金包括：Cu：1.8-2.5wt％、Ge：1.2-1.5wt％、Sn：1.5-2.5wt％、In：0.8-1.2wt％和余量的Ag。

10.根据权利要求1或2所述的一种高密度集成电路封装结构，其特征在于在所述封装结构中，所述引线框基岛由铜、铜合金、铁、铁合金、铝或铝合金制成，并且在该基岛的表面还镀覆氧化层。

11.根据权利要求10所述的一种高密度集成电路封装结构，其特征在于在所述封装结构中，所述氧化层的厚度为3-10nm。

12.根据权利要求10所述的一种高密度集成电路封装结构，其特征在于在所述封装结构中，所述氧化层通过溅射沉积，并且该氧化层包括：45-50wt％的氧化铟、25-30wt％的氧化锡、8-10wt％的氧化锗和余量的氧化锌。

13.根据权利要求3所述的一种高密度集成电路封装结构，其特征在于在所述封装结构中，基岛到内引脚顶端的距离为0.20mm；基岛下沉距离为0.20mm；内引脚长度为0.53mm。

14.根据根据权利权利要求1-13任一项所述的一种高密度集成电路封装结构的封装方法，其特征在于：包括以下步骤：

提供金属引线框、金属引线框包括引线框基岛、内引脚线和外引脚线；

提供芯片并将芯片粘结于引线框基岛上；

通过注塑方法形成长方体塑封结构用于密封金属引线框和芯片。

15.一种集成电路，其特征在于：通过并排设置多个根据权利要求1-13任一项所述的高密度集成电路封装结构形成。

Images