CN108109977B - 一种用超声波铜线制造的集成电路芯片封装装置 - Google Patents

一种用超声波铜线制造的集成电路芯片封装装置 Download PDF

Info

Publication number
CN108109977B
CN108109977B CN201711377350.XA CN201711377350A CN108109977B CN 108109977 B CN108109977 B CN 108109977B CN 201711377350 A CN201711377350 A CN 201711377350A CN 108109977 B CN108109977 B CN 108109977B
Authority
CN
China
Prior art keywords
chip
integrated circuit
shell
wire
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711377350.XA
Other languages
English (en)
Other versions
CN108109977A (zh
Inventor
王艺蒲
王孝裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wang Yipu
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201711377350.XA priority Critical patent/CN108109977B/zh
Publication of CN108109977A publication Critical patent/CN108109977A/zh
Application granted granted Critical
Publication of CN108109977B publication Critical patent/CN108109977B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明公开了一种用超声波铜线制造的集成电路芯片封装装置，其结构包括：凹槽、芯片体、塑料壳、引脚，凹槽截面为圆形结构且竖直嵌入芯片体内部顶端并且与塑料壳采用相配合，凹槽与塑料壳为一体化结构，芯片体垂直固定在塑料壳内部并且与引脚采用电连接，塑料壳水平嵌套于芯片体外圈，塑料壳与芯片体轴心共线，本发明芯片体由铜基板、管芯、铝线、焊接层、注塑外壳、控制端子、二氧化硅层、螺母、基座、密封树脂、内部连线、高压硅胶组成，实现了更为复杂的芯片可能需要多个二氧化硅层，这时候通过重复光刻以及上面流程来实现，形成一个立体的结构。

Description

一种用超声波铜线制造的集成电路芯片封装装置
技术领域
本发明是一种用超声波铜线制造的集成电路芯片封装装置，属于集成电路芯片封装结构技术领域。
背景技术
安装半导体集成电路芯片用的外壳，起着安放、固定、密封、保护芯片和增强电热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印制板上的导线与其他器件建立连接，因此，封装对CPU和其他LSI集成电路都起着重要的作用。
但现有技术因为电源的短路会导致电源烧坏并且无法正常工作。
发明内容
针对现有技术存在的不足，本发明目的是提供一种用超声波铜线制造的集成电路芯片封装装置，以解决现有技术因为电源的短路会导致电源烧坏并且无法正常工作的问题。
为了实现上述目的，本发明是通过如下的技术方案来实现：一种用超声波铜线制造的集成电路芯片封装装置，其结构包括：凹槽、芯片体、塑料壳、引脚，所述凹槽截面为圆形结构且竖直嵌入芯片体内部顶端并且与塑料壳采用相配合，所述凹槽与塑料壳为一体化结构，所述芯片体垂直固定在塑料壳内部并且与引脚采用电连接，所述塑料壳水平嵌套于芯片体外圈，所述塑料壳与芯片体轴心共线，所述引脚共设有多个且均匀嵌入塑料壳内部四周并且与芯片体采用电连接，所述芯片体由铜基板、管芯、铝线、焊接层、注塑外壳、控制端子、二氧化硅层、螺母、基座、密封树脂、内部连线、高压硅胶组成，所述铜基板竖直固定在高压硅胶底端并且采用间隙配合，所述管芯共设有四个且均匀安装于铜基板上端，所述铝线共设有两个且水平嵌入焊接层内部并且采用电连接，所述焊接层水平固定在管芯左右两端，所述注塑外壳共设有两个且水平安装于基座左右两侧并且与铜基板采用过盈配合，所述控制端子竖直嵌入基座内部并且与内部连线采用电连接，所述二氧化硅层与螺母轴心共线，所述螺母共设有三个且竖直嵌套于二氧化硅层外圈并且采用螺纹连接，所述基座垂直固定在铜基板上端并且为一体化结构，所述密封树脂竖直安装于高压硅胶上端并且采用间隙配合，所述内部连线共设有四个且垂直固定在铜基板与基座上下两端并且采用电连接，所述高压硅胶与密封树脂轴心共线，所述引脚水平嵌入注塑外壳内部。
进一步地，所述管芯由基板、外壳、绝缘层、芯片、引线组成。
进一步地，所述基板截面为矩形结构且竖直固定在外壳底端并且采用间隙配合，所述外壳与基板轴心共线，所述绝缘层共设有两个且水平嵌入芯片上下两端，所述芯片水平紧贴于绝缘层上端并且采用过盈配合，所述引线共设有六个且水平嵌入芯片内部并且采用电连接，所述基板竖直安装于铜基板上端。
进一步地，所述绝缘层与芯片轴心共线。
进一步地，所述控制端子由引线架、金丝、环氧树脂组成。
进一步地，所述引线架共设有两个且竖直固定在环氧树脂底端并且与金丝采用电连接，所述金丝水平安装于环氧树脂内部，所述环氧树脂垂直嵌套于引线架上端，所述引线架竖直嵌入基座内部。
进一步地，所述引线架与环氧树脂为一体化结构。
有益效果
本发明一种用超声波铜线制造的集成电路芯片封装装置，实现了更为复杂的芯片可能需要多个二氧化硅层，这时候通过重复光刻以及上面流程来实现，形成一个立体的结构。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为本发明一种用超声波铜线制造的集成电路芯片封装装置的结构示意图。
图2为本发明一种用超声波铜线制造的集成电路芯片封装装置的芯片体内部结构图。
图3为本发明一种用超声波铜线制造的集成电路芯片封装装置的管芯内部结构图。
图4为本发明一种用超声波铜线制造的集成电路芯片封装装置的绝缘层内部结构图。
图5为图2中的A。
图中：凹槽-1、芯片体-2、塑料壳-3、引脚-4、铜基板-201、管芯-204、铝线-203、焊接层-202、注塑外壳-205、控制端子-206、二氧化硅层-207、螺母-208、基座-209、密封树脂-210、内部连线-211、高压硅胶-212、基板-2021、外壳-2022、绝缘层-2023、芯片-2024、引线-2025、引线架-2061、金丝-2062、环氧树脂-2063。
具体实施方式
为使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体实施方式，进一步阐述本发明。
请参阅图1-图5，本发明提供一种用超声波铜线制造的集成电路芯片封装装置技术方案：其结构包括：凹槽1、芯片体2、塑料壳3、引脚4，所述凹槽1截面为圆形结构且竖直嵌入芯片体2内部顶端并且与塑料壳3采用相配合，所述凹槽1与塑料壳3为一体化结构，所述芯片体2垂直固定在塑料壳3内部并且与引脚4采用电连接，所述塑料壳3水平嵌套于芯片体2外圈，所述塑料壳3与芯片体2轴心共线，所述引脚4共设有多个且均匀嵌入塑料壳3内部四周并且与芯片体2采用电连接，所述芯片体2由铜基板201、管芯204、铝线203、焊接层202、注塑外壳205、控制端子206、二氧化硅层207、螺母208、基座209、密封树脂210、内部连线211、高压硅胶212组成，所述铜基板201竖直固定在高压硅胶212底端并且采用间隙配合，所述管芯204共设有四个且均匀安装于铜基板201上端，所述铝线203共设有两个且水平嵌入焊接层202内部并且采用电连接，所述焊接层202水平固定在管芯204左右两端，所述注塑外壳205共设有两个且水平安装于基座209左右两侧并且与铜基板201采用过盈配合，所述控制端子206竖直嵌入基座209内部并且与内部连线211采用电连接，所述二氧化硅层207与螺母208轴心共线，所述螺母208共设有三个且竖直嵌套于二氧化硅层207外圈并且采用螺纹连接，所述基座209垂直固定在铜基板201上端并且为一体化结构，所述密封树脂210竖直安装于高压硅胶212上端并且采用间隙配合，所述内部连线211共设有四个且垂直固定在铜基板201与基座209上下两端并且采用电连接，所述高压硅胶212与密封树脂210轴心共线，所述引脚4水平嵌入注塑外壳205内部，所述管芯204由基板2021、外壳2022、绝缘层2023、芯片2024、引线2025组成，所述基板2021截面为矩形结构且竖直固定在外壳2022底端并且采用间隙配合，所述外壳2022与基板2021轴心共线，所述绝缘层2023共设有两个且水平嵌入芯片2024上下两端，所述芯片2024水平紧贴于绝缘层2023上端并且采用过盈配合，所述引线2025共设有六个且水平嵌入芯片2024内部并且采用电连接，所述基板2021竖直安装于铜基板201上端，所述绝缘层2023与芯片2024轴心共线，所述控制端子206由引线架2061、金丝2062、环氧树脂2063组成，所述引线架2061共设有两个且竖直固定在环氧树脂2063底端并且与金丝2062采用电连接，所述金丝2062水平安装于环氧树脂2063内部，所述环氧树脂2063垂直嵌套于引线架2061上端，所述引线架2061竖直嵌入基座209内部，所述引线架2061与环氧树脂2063为一体化结构。
本发明芯片体2，又称微电路、微芯片、集成电路，是指内含集成电路的硅片，体积很小，常常是计算机或其他电子设备的一部分。
在一种用超声波铜线制造的集成电路芯片封装装置进行使用时，通过引脚4水平嵌入塑料壳3内部并且与芯片体2来进行相配合连接工作，再通过芯片体2内部结构中的管芯204与内部连线211接头一端采用电流相通使二氧化硅层207能够防止电流短路，而后通过密封树脂210与高压硅胶212将所导电的电流一并传输于铜基板201上，实现了更为复杂的芯片可能需要多个二氧化硅层，这时候通过重复光刻以及上面流程来实现，形成一个立体的结构。
本发明解决的问题是现有技术因为电源的短路会导致电源烧坏并且无法正常工作，本发明通过上述部件的互相组合，实现了更为复杂的芯片可能需要多个二氧化硅层，这时候通过重复光刻以及上面流程来实现，形成一个立体的结构。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点,对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (7)

1.一种用超声波铜线制造的集成电路芯片封装装置，其结构包括：凹槽（1）、芯片体（2）、塑料壳（3）、引脚（4），其特征在于：
所述凹槽（1）截面为圆形结构且竖直嵌入芯片体（2）内部顶端并且与塑料壳（3）采用相配合，所述凹槽（1）与塑料壳（3）为一体化结构，所述芯片体（2）垂直固定在塑料壳（3）内部并且与引脚（4）采用电连接，所述塑料壳（3）水平嵌套于芯片体（2）外圈，所述塑料壳（3）与芯片体（2）轴心共线，所述引脚（4）共设有多个且均匀嵌入塑料壳（3）内部四周并且与芯片体（2）采用电连接；
所述芯片体（2）由铜基板（201）、管芯（204）、铝线（203）、焊接层（202）、注塑外壳（205）、控制端子（206）、二氧化硅层（207）、螺母（208）、基座（209）、密封树脂（210）、内部连线（211）、高压硅胶（212）组成；
所述铜基板（201）竖直固定在高压硅胶（212）底端并且采用间隙配合，所述管芯（204）共设有四个且均匀安装于铜基板（201）上端，所述铝线（203）共设有两个且水平嵌入焊接层（202）内部并且采用电连接，所述焊接层（202）水平固定在管芯（204）左右两端，所述注塑外壳（205）共设有两个且水平安装于基座（209）左右两侧并且与铜基板（201）采用过盈配合，所述控制端子（206）竖直嵌入基座（209）内部并且与内部连线（211）采用电连接，所述二氧化硅层（207）与螺母（208）轴心共线，所述螺母（208）共设有三个且竖直嵌套于二氧化硅层（207）外圈并且采用螺纹连接，所述基座（209）垂直固定在铜基板（201）上端并且为一体化结构，所述密封树脂（210）竖直安装于高压硅胶（212）上端并且采用间隙配合，所述内部连线（211）共设有四个且垂直固定在铜基板（201）与基座（209）上下两端并且采用电连接，所述高压硅胶（212）与密封树脂（210）轴心共线，所述引脚（4）水平嵌入注塑外壳（205）内部。
2.根据权利要求1所述的一种用超声波铜线制造的集成电路芯片封装装置，其特征在于：所述管芯（204）由基板（2021）、外壳（2022）、绝缘层（2023）、芯片（2024）、引线（2025）组成。
3.根据权利要求2所述的一种用超声波铜线制造的集成电路芯片封装装置，其特征在于：所述基板（2021）截面为矩形结构且竖直固定在外壳（2022）底端并且采用间隙配合，所述外壳（2022）与基板（2021）轴心共线，所述绝缘层（2023）共设有两个且水平嵌入芯片（2024）上下两端，所述芯片（2024）水平紧贴于绝缘层（2023）上端并且采用过盈配合，所述引线（2025）共设有六个且水平嵌入芯片（2024）内部并且采用电连接，所述基板（2021）竖直安装于铜基板（201）上端。
4.根据权利要求2所述的一种用超声波铜线制造的集成电路芯片封装装置，其特征在于：所述绝缘层（2023）与芯片（2024）轴心共线。
5.根据权利要求2所述的一种用超声波铜线制造的集成电路芯片封装装置，其特征在于：所述控制端子（206）由引线架（2061）、金丝（2062）、环氧树脂（2063）组成。
6.根据权利要求2所述的一种用超声波铜线制造的集成电路芯片封装装置，其特征在于：所述引线架（2061）共设有两个且竖直固定在环氧树脂（2063）底端并且与金丝（2062）采用电连接，所述金丝（2062）水平安装于环氧树脂（2063）内部，所述环氧树脂（2063）垂直嵌套于引线架（2061）上端，所述引线架（2061）竖直嵌入基座（209）内部。
7.根据权利要求2所述的一种用超声波铜线制造的集成电路芯片封装装置，其特征在于：所述引线架（2061）与环氧树脂（2063）为一体化结构。
CN201711377350.XA 2018-02-12 2018-02-12 一种用超声波铜线制造的集成电路芯片封装装置 Active CN108109977B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711377350.XA CN108109977B (zh) 2018-02-12 2018-02-12 一种用超声波铜线制造的集成电路芯片封装装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711377350.XA CN108109977B (zh) 2018-02-12 2018-02-12 一种用超声波铜线制造的集成电路芯片封装装置

Publications (2)

Publication Number Publication Date
CN108109977A CN108109977A (zh) 2018-06-01
CN108109977B true CN108109977B (zh) 2020-04-21

Family

ID=62211134

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711377350.XA Active CN108109977B (zh) 2018-02-12 2018-02-12 一种用超声波铜线制造的集成电路芯片封装装置

Country Status (1)

Country Link
CN (1) CN108109977B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102361025A (zh) * 2011-10-28 2012-02-22 深圳市气派科技有限公司 一种高密度集成电路封装结构、封装方法以及集成电路
CN104979303A (zh) * 2015-07-08 2015-10-14 气派科技股份有限公司 一种高密度集成电路封装结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1247304B (it) * 1991-04-30 1994-12-12 Sgs Thomson Microelectronics Complesso circuitale di potenza a struttura modulare ad elevata compattezza e ad alta efficienza di dissipazione termica
CN106298553A (zh) * 2015-06-11 2017-01-04 台达电子企业管理（上海）有限公司 封装模组及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102361025A (zh) * 2011-10-28 2012-02-22 深圳市气派科技有限公司 一种高密度集成电路封装结构、封装方法以及集成电路
CN104979303A (zh) * 2015-07-08 2015-10-14 气派科技股份有限公司 一种高密度集成电路封装结构

Also Published As

Publication number Publication date
CN108109977A (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
US9548289B2 (en) Semiconductor package assemblies with system-on-chip (SOC) packages
CN105977220B (zh) 半导体封装组件
CN104282641B (zh) 半导体装置
CN102487051A (zh) 半导体装置及其制造方法
US11942263B2 (en) Supportable package device and package assembly
US20220415768A1 (en) Integration of a passive component in a cavity of an integrated circuit package
US20120306064A1 (en) Chip package
KR101443968B1 (ko) 전력 모듈 패키지 및 그 제조방법
CN103928447B (zh) 一种大功率全气密半导体模块封装结构
KR19980055817A (ko) 버텀리드 반도체 패키지 및 그 제조 방법
CN108109977B (zh) 一种用超声波铜线制造的集成电路芯片封装装置
CN105990271A (zh) 具有非水平管芯垫及相应引线框的ic封装
CN105957837B (zh) 用于三维系统级封装的封装结构及封装方法
CN100466246C (zh) 用于封装的柔性基板
JP2011228528A (ja) パワーブロック及びそれを用いたパワー半導体モジュール
CN103824821A (zh) 一种塑料密闭封装的开关电源模块及其制备方法
KR20100025097A (ko) 반도체 패키지용 트랜스포머
EP2330621A1 (en) Package on package method, structure and associated PCB system
KR950012925B1 (ko) 반도체 리이드 프레임
CN108400218A (zh) 一种基于csp型式的led封装方法
CN105957838A (zh) 用于三维系统级封装的封装结构及封装方法
CN109326566B (zh) 一种半导体芯片封装结构及其封装方法
CN105244340A (zh) 封装基板、覆晶封装电路及其制作方法
CN201829477U (zh) 塑料双列直排封装塑封体、塑封体阵列及封装器件
CN201207392Y (zh) 电子系统封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Wang Yipu

Inventor after: Wang Xiaoyu

Inventor before: Wang Xiaoyu

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200323

Address after: No.116, west section of Xianfu Road, Chengguan Town, Xiayi County, Shangqiu City, Henan Province

Applicant after: Wang Yipu

Address before: The new forest in Zhejiang province 312525 Shaoxing city Xinchang County Xiang Zhu Jia Zhuang Cun Dong Zhuang No. 170

Applicant before: Wang Xiaoyu

GR01 Patent grant
GR01 Patent grant