CN109326566B - 一种半导体芯片封装结构及其封装方法 - Google Patents

一种半导体芯片封装结构及其封装方法 Download PDF

Info

Publication number
CN109326566B
CN109326566B CN201811087354.9A CN201811087354A CN109326566B CN 109326566 B CN109326566 B CN 109326566B CN 201811087354 A CN201811087354 A CN 201811087354A CN 109326566 B CN109326566 B CN 109326566B
Authority
CN
China
Prior art keywords
semiconductor chip
packaging
packaging shell
shell
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811087354.9A
Other languages
English (en)
Other versions
CN109326566A (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xuzhou Yixin Microelectronics Co., Ltd
Original Assignee
Xuzhou Yixin Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xuzhou Yixin Microelectronics Co Ltd filed Critical Xuzhou Yixin Microelectronics Co Ltd
Priority to CN201811087354.9A priority Critical patent/CN109326566B/zh
Publication of CN109326566A publication Critical patent/CN109326566A/zh
Application granted granted Critical
Publication of CN109326566B publication Critical patent/CN109326566B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3672Foil-like cooling fins or heat sinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/564Details not otherwise provided for, e.g. protection against moisture
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165Containers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及电子芯片组装技术领域,且公开了一种半导体芯片封装结构,包括封装壳,所述封装壳内腔的底面固定安装有半导体芯片,所述半导体芯片的外部包裹有保护树脂膜,封装壳的四侧均固定安装有连接头,所述半导体芯片的四侧均电性连接有导线,所述导线的另一端与连接头的侧面电性连接。该半导体芯片封装结构及其封装方法,通过半导体芯片通过利用硅脂叠加的处理方式,避免了直插式封装是插装型封装放置芯片全部平铺在封装壳的内部导致封装壳整体面积过大的问题,同时利用导线重布线层的分布方式,极大的节约了芯片传导线占用的空间,使得该中组装方式适用于芯片微型化发展的大趋势,极大的增加了该装置的实用性。

Description

一种半导体芯片封装结构及其封装方法
技术领域
本发明涉及电子芯片组装技术领域,具体为一种半导体芯片封装结构及其封装方法。
背景技术
半导体集成电路工业已经经历了快速增长,半导体集成电路材料和设计中的技术进展已经产生了多代半导体集成电路,每一代半导体集成电路都比前一代半导体集成电路具有更小和更复杂的电路,然而,这些进展也已增加处理和制造半导体集成电路的复杂度。
现有的芯片组装方式大都采用双列直插式封装,双列直插式封装是插装型封装之一,引脚从封装两侧引出,封装材料有塑料和陶瓷两种,DIP封装结构形式有,多层陶瓷双列直插式DIP,单层陶瓷双列直插式DIP,引线框架式DIP等,这种封装形式在当时具有适合PCB穿孔安装,布线和操作较为方便,芯片面积与封装面积之间的比值较大,故体积也较大,同样阻碍了半导体封装器件组装的微型化发展,伴随着DIP封装的手段导致芯片内部结构繁琐复杂,由于半导体以及多种电子微件在运行过程中产生热量,导致芯片内部温度伴随使用时间而越来越高,从而造成了极大的安全隐患,因此亟需提供一种适用于芯片微型化发展和便于芯片散热的半导体芯片封装方法。
发明内容
针对现有技术的不足,本发明提供了一种半导体芯片封装结构及其封装方法,具备适用于芯片微型化发展和便于芯片散热的优点,解决了现有的芯片组装方式大都采用双列直插式封装,双列直插式封装是插装型封装之一,这种封装形式在当时具有适合PCB穿孔安装,布线和操作较为方便,芯片面积与封装面积之间的比值较大,故体积也较大,同样阻碍了半导体封装器件组装的微型化发展,伴随着DIP封装的手段导致芯片内部结构繁琐复杂,由于半导体以及多种电子微件在运行过程中产生热量,导致芯片内部温度伴随使用时间而越来越高,从而造成了极大的安全隐患的问题。
本发明提供如下技术方案:一种半导体芯片封装结构,包括封装壳,所述封装壳内腔的底面固定安装有半导体芯片,所述半导体芯片的外部包裹有保护树脂膜,所述封装壳的四侧均固定安装有连接头,所述半导体芯片的四侧均电性连接有导线,所述导线的另一端与连接头的侧面电性连接,所述半导体芯片的数量为三个,三个半导体芯片两两之间通过硅脂固定连接,所述硅脂位于两个半导体芯片相互靠近面的左右两端,一个所述半导体芯片顶面的左右两端均固定安装有铜杆,所述铜杆延伸至封装壳的外部,所述保护树脂膜的上下两面均固定安装有散热片,所述封装壳的顶面通过微型固定扣固定安装有与散热片相适配的散热网膜,所述封装壳的内部固定安装有稳定装置,所述稳定装置的另一端与半导体芯片的侧面摩擦连接。
优选的,所述稳定装置包括顶杆,所述顶杆靠近封装壳内壁的一端活动套装有稳定套,所述顶杆的另一端固定安装有顶块,所述稳定套内腔远离顶杆的侧面固定安装有细杆,所述细杆的另一端与顶杆的侧面活动套装,所述细杆的外部活动套装有连接弹簧,所述连接弹簧的上下两端分别与顶杆和稳定套内腔之间的侧面固定连接。
优选的,所述半导体芯片的侧面均固定安装有与导线相适配的绝缘套块,所述绝缘套块固定套装在导线的外部。
优选的,所述铜杆的顶部固定安装有位于封装壳外部的调节块。
优选的,封装方法,包括以下步骤:
第一步:制备封装用的封装壳、半导体芯片和连接头;
第二步:在半导体芯片的外部套装有保护树脂膜,并在保护树脂膜的上下两面的中部安装散热片;接着在封装壳的内壁按照半导体芯片的厚度并通过塑封工艺焊接稳定装置;
第三步:取三个第二步中组装的半导体芯片,将三个半导体芯片在相互靠近面的左右两端均使用硅脂,然后逐层安装起来,并将安装好的半导体芯片放置在封装壳内腔的中部,并将多个稳定装置的一端与半导体芯片的四侧相互接触,并保证稳定,然后对应安装连接头和铜杆;
第四步:密封封装壳,通过转动调节块稳定使得铜杆与半导体芯片相互接触,并在封装壳的顶部开设有与散热网膜相适配大小的安装孔,接着将散热网膜通过微型固定扣安装稳定。
优选的,所述第一步中的半导体芯片的组装都是利用焊锡连接,其中焊盘/焊盘间距=150微米/200微米。
优选的,所述硅脂是由精炼合成油作为基础油稠无机稠化剂,并加有结构稳定剂、防腐蚀添加剂精制而成。
与现有技术对比,本发明具备以下有益效果:
1、该半导体芯片封装结构及其封装方法,通过半导体芯片通过利用硅脂叠加的处理方式,避免了直插式封装是插装型封装放置芯片全部平铺在封装壳的内部导致封装壳整体面积过大的问题,同时利用导线重布线层的分布方式,极大的节约了芯片传导线占用的空间,使得该中组装方式适用于芯片微型化发展的大趋势,极大的增加了该装置的实用性。
2、该半导体芯片封装结构及其封装方法,通过设置稳定装置来稳固半导体芯片,保证了半导体芯片在安装过程的稳定,也避免了更变新型组装方式导致半导体芯片的安装不稳定使得在搬运整个组装器械过程碰撞对半导体芯片的影响,同时配合保护树脂膜避免了稳定装置与半导体芯片接触点在摩擦运动过程对半导体芯片的损伤,极大的增加了半导体芯片的安全性。
3、该半导体芯片封装结构及其封装方法,通过设置有散热片和散热网膜的配合,即增大了保护树脂膜外部的散热面积,又为封装壳内部空气的流通加快了速率,增加了该装置的散热效果,避免了因为半导体以及多种电子微件在运行过程中产生热量而烧坏内部机构的问题,减少了该装置的安全隐患。
附图说明
图1为本发明结构示意图;
图2为本发明图1的侧视结构示意图;
图3为本发明图1的外部结构示意图;
图4为本发明稳定装置结构示意图;
图5为本发明半导体芯片结构示意图。
图中:1、封装壳;2、半导体芯片;3、硅脂;4、绝缘套块;5、导线;6、连接头;7、铜杆;8、散热片;9、稳定装置;91、顶杆;92、细杆;93、连接弹簧;94、稳定套;95、顶块;10、散热网膜;11、微型固定扣;12、保护树脂膜。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参阅图1-5,一种半导体芯片封装结构,包括封装壳1,封装壳1内腔的底面固定安装有半导体芯片2,半导体芯片2的外部包裹有保护树脂膜12,封装壳1的四侧均固定安装有连接头6,半导体芯片2的四侧均电性连接有导线5,导线5的另一端与连接头6的侧面电性连接,半导体芯片2的数量为三个,三个半导体芯片2两两之间通过硅脂3固定连接,半导体芯片2的侧面均固定安装有与导线5相适配的绝缘套块4,绝缘套块4固定套装在导线5的外部,利用绝缘套块4的设定,保证了半导体芯片2在运转过程中整体封装壳1的绝缘,避免了漏电导致芯片短路烧坏的问题,增加了该装置的安全性,硅脂3位于两个半导体芯片2相互靠近面的左右两端,一个半导体芯片2顶面的左右两端均固定安装有铜杆7,铜杆7的顶部固定安装有位于封装壳1外部的调节块,利用调节块的设定,在稳定半导体芯片2的同时,也方便了该装置可以根据需求而转动封装壳1来增加足够的半导体芯片2,保证了该装置的稳定的同时也增加了该装置的适配范围,极大的提高了该装置的实用性,铜杆7延伸至封装壳1的外部,保护树脂膜12的上下两面均固定安装有散热片8,封装壳1的顶面通过微型固定扣11固定安装有与散热片8相适配的散热网膜10,封装壳1的内部固定安装有稳定装置9,稳定装置9包括顶杆91,顶杆91靠近封装壳1内壁的一端活动套装有稳定套94,顶杆91的另一端固定安装有顶块95,稳定套94内腔远离顶杆91的侧面固定安装有细杆92,细杆92的另一端与顶杆91的侧面活动套装,细杆92的外部活动套装有连接弹簧93,连接弹簧93的上下两端分别与顶杆91和稳定套94内腔之间的侧面固定连接,利用稳定装置9来稳固半导体芯片2,保证了半导体芯片2在安装过程的稳定,也避免了更变新型组装方式导致半导体芯片2的安装不稳定使得在搬运整个组装器械过程碰撞对半导体芯片2的影响,极大的增加了该装置的稳定性,稳定装置9的另一端与半导体芯片2的侧面摩擦连接。
优选的,封装方法,包括以下步骤:
第一步:制备封装用的封装壳1、半导体芯片2和连接头6,第一步中的半导体芯片2的组装都是利用焊锡连接,其中焊盘/焊盘间距=150微米/200微米,使得半导体芯片封装体的嵌入式组装使线路板的表面面积得到充分释放,可以实现系统组装面积大幅缩减,缩减比例可以超过50%;
第二步:在半导体芯片2的外部套装有保护树脂膜12,并在保护树脂膜12的上下两面的中部安装散热片8;接着在封装壳1的内壁按照半导体芯片2的厚度并通过塑封工艺焊接稳定装置9;
第三步:取三个第二步中组装的半导体芯片2,将三个半导体芯片2在相互靠近面的左右两端均使用硅脂3,硅脂3是由精炼合成油作为基础油稠无机稠化剂,并加有结构稳定剂、防腐蚀添加剂精制而成,具有良好的防水密封性、防水、抗溶剂性和抗爬电性能,不腐蚀金属,与橡胶多具有较好的适应性,然后逐层安装起来,并将安装好的半导体芯片2放置在封装壳1内腔的中部,并将多个稳定装置9的一端与半导体芯片2的四侧相互接触,并保证稳定,然后对应安装连接头6和铜杆7;
第四步:密封封装壳1,通过转动调节块稳定使得铜杆7与半导体芯片2相互接触,并在封装壳1的顶部开设有与散热网膜10相适配大小的安装孔,接着将散热网膜10通过微型固定扣11安装稳定。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。
尽管已经示出和描述了本发明的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由所附权利要求及其等同物限定。

Claims (7)

1.一种半导体芯片封装结构,包括封装壳(1),其特征在于:所述封装壳(1)内腔的底面固定安装有半导体芯片(2),所述半导体芯片(2)的外部包裹有保护树脂膜(12),所述封装壳(1)的四侧均固定安装有连接头(6),所述半导体芯片(2)的四侧均电性连接有导线(5),所述导线(5)的另一端与连接头(6)的侧面电性连接,所述半导体芯片(2)的数量为三个,三个半导体芯片(2)两两之间通过硅脂(3)固定连接,所述硅脂(3)位于两个半导体芯片(2)相互靠近面的左右两端,一个所述半导体芯片(2)顶面的左右两端均固定安装有铜杆(7),所述铜杆(7)延伸至封装壳(1)的外部,所述保护树脂膜(12)的上下两面均固定安装有散热片(8),所述封装壳(1)的顶面通过微型固定扣(11)固定安装有与散热片(8)相适配的散热网膜(10),所述封装壳(1)的内部固定安装有稳定装置(9),所述稳定装置(9)的另一端与半导体芯片(2)的侧面摩擦连接。
2.根据权利要求1所述的一种半导体芯片封装结构,其特征在于:所述稳定装置(9)包括顶杆(91),所述顶杆(91)靠近封装壳(1)内壁的一端活动套装有稳定套(94),所述顶杆(91)的另一端固定安装有顶块(95),所述稳定套(94)内腔远离顶杆(91)的侧面固定安装有细杆(92),所述细杆(92)的另一端与顶杆(91)的侧面活动套装,所述细杆(92)的外部活动套装有连接弹簧(93),所述连接弹簧(93)的上下两端分别与顶杆(91)和稳定套(94)内腔之间的侧面固定连接。
3.根据权利要求1所述的一种半导体芯片封装结构,其特征在于:所述半导体芯片(2)的侧面均固定安装有与导线(5)相适配的绝缘套块(4),所述绝缘套块(4)固定套装在导线(5)的外部。
4.根据权利要求1所述的一种半导体芯片封装结构,其特征在于:所述铜杆(7)的顶部固定安装有位于封装壳(1)外部的调节块。
5.根据权利要求1所述的一种半导体芯片封装结构的封装方法,其特征在于:封装方法,包括以下步骤:
第一步:制备封装用的封装壳(1)、半导体芯片(2)和连接头(6);
第二步:在半导体芯片(2)的外部套装有保护树脂膜(12),并在保护树脂膜(12)的上下两面的中部安装散热片(8);接着在封装壳(1)的内壁按照半导体芯片(2)的厚度并通过塑封工艺焊接稳定装置(9);
第三步:取三个第二步中组装的半导体芯片(2),将三个半导体芯片(2)在相互靠近面的左右两端均使用硅脂(3),然后逐层安装起来,并将安装好的半导体芯片(2)放置在封装壳(1)内腔的中部,并将多个稳定装置(9)的一端与半导体芯片(2)的四侧相互接触,并保证稳定,然后对应安装连接头(6)和铜杆(7);
第四步:密封封装壳(1),通过转动调节块稳定使得铜杆(7)与半导体芯片(2)相互接触,并在封装壳(1)的顶部开设有与散热网膜(10)相适配大小的安装孔,接着将散热网膜(10)通过微型固定扣(11)安装稳定。
6.根据权利要求5所述的封装方法,其特征在于:所述第一步中的半导体芯片(2)的组装都是利用焊锡连接,其中焊盘/焊盘间距=150微米/200微米。
7.根据权利要求5所述的封装方法,其特征在于:所述硅脂(3)是由精炼合成油作为基础油稠无机稠化剂,并加有结构稳定剂、防腐蚀添加剂精制而成。
CN201811087354.9A 2018-09-18 2018-09-18 一种半导体芯片封装结构及其封装方法 Active CN109326566B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811087354.9A CN109326566B (zh) 2018-09-18 2018-09-18 一种半导体芯片封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811087354.9A CN109326566B (zh) 2018-09-18 2018-09-18 一种半导体芯片封装结构及其封装方法

Publications (2)

Publication Number Publication Date
CN109326566A CN109326566A (zh) 2019-02-12
CN109326566B true CN109326566B (zh) 2020-08-07

Family

ID=65266057

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811087354.9A Active CN109326566B (zh) 2018-09-18 2018-09-18 一种半导体芯片封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN109326566B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3706520A1 (en) * 2019-03-08 2020-09-09 Mahle International GmbH Mounting devices for semiconductor packages

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7610306A (nl) * 1976-09-16 1978-03-20 Du Pont Contactinrichting voor een geintegreerde schakeling.
US4769744A (en) * 1983-08-04 1988-09-06 General Electric Company Semiconductor chip packages having solder layers of enhanced durability
JPH0613480A (ja) * 1992-06-25 1994-01-21 Kyocera Corp 半導体素子収納用パッケージ
US9431311B1 (en) * 2015-02-19 2016-08-30 Semiconductor Components Industries, Llc Semiconductor package with elastic coupler and related methods
CN106298689B (zh) * 2015-05-28 2018-10-09 台达电子企业管理(上海)有限公司 封装结构
DE102016119631B4 (de) * 2016-02-01 2021-11-18 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit einem Druckeinleitkörper und Anordnung hiermit
CN108010891B (zh) * 2016-11-02 2020-03-17 株洲中车时代电气股份有限公司 功率半导体模块
JP6825306B2 (ja) * 2016-11-02 2021-02-03 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
CN109326566A (zh) 2019-02-12

Similar Documents

Publication Publication Date Title
US10128214B2 (en) Substrate and the method to fabricate thereof
US10681801B2 (en) Mounting assembly with a heatsink
CN111627871A (zh) 半导体封装件
CN110010489A (zh) 用于制作带有侧壁凹陷的半导体器件的方法及相关器件
CN105742262A (zh) 半导体封装及其制造方法
CN109671681A (zh) 半导体封装件
US10128221B2 (en) Package assembly having interconnect for stacked electronic devices and method for manufacturing the same
TW201729655A (zh) 具有磁性裝置的電子模組
CN105990268B (zh) 电子封装结构及其制法
US20110068445A1 (en) Chip package and process thereof
US11410977B2 (en) Electronic module for high power applications
CN109326566B (zh) 一种半导体芯片封装结构及其封装方法
CN104582430A (zh) 具有附连到散热器的焊料球体的电气组件
US20200126884A1 (en) Electronic equipment
US7310224B2 (en) Electronic apparatus with thermal module
EP2883430B1 (en) A printed circuit board arrangement and a method for forming electrical connection at a printed circuit board
US20150115443A1 (en) Semiconductor package
KR101101550B1 (ko) 솔더 볼 및 반도체 패키지
US20070138632A1 (en) Electronic carrier board and package structure thereof
JP2004282032A (ja) 樹脂製配線基板
JP2007188945A (ja) 半導体装置とそれを用いた電子部品モジュール
KR20170092014A (ko) 반도체 장치 및 이의 제조 방법
JP2005259860A (ja) 電子回路装置
KR20150094185A (ko) 반도체 패키지 및 그 제조 방법
KR101363108B1 (ko) 다층구조 인쇄회로기판

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200716

Address after: 221400, No. 8, Mount Huangshan Road, Wuxi Industrial Park, Xinyi, Xuzhou, Jiangsu, Xinyi

Applicant after: Xuzhou Yixin Microelectronics Co., Ltd

Address before: 526500 Gulan Village, Hejiang Village Committee, Yuluo Town, Fengkai County, Zhaoqing City, Guangdong Province

Applicant before: Li Qingyou

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant