JPH0613480A - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JPH0613480A JPH0613480A JP4167806A JP16780692A JPH0613480A JP H0613480 A JPH0613480 A JP H0613480A JP 4167806 A JP4167806 A JP 4167806A JP 16780692 A JP16780692 A JP 16780692A JP H0613480 A JPH0613480 A JP H0613480A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- connector
- package
- package body
- housing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体素子収納用パッケージに関し、他の装
置との接続を容易にする。 【構成】 半導体素子収納用パッケージ１は、半導体素
子２０を収納するための凹部４を有するパッケージ本体
２と、パッケージ本体２と一体に形成されたコネクター
３とを備えている。コネクター３には、他の装置から延
びる接続手段のコネクターを接続し得る。
置との接続を容易にする。 【構成】 半導体素子収納用パッケージ１は、半導体素
子２０を収納するための凹部４を有するパッケージ本体
２と、パッケージ本体２と一体に形成されたコネクター
３とを備えている。コネクター３には、他の装置から延
びる接続手段のコネクターを接続し得る。
Description
【０００１】
【産業上の利用分野】本発明は、パッケージ、特に、半
導体素子を収納するための半導体素子収納用パッケージ
に関する。
導体素子を収納するための半導体素子収納用パッケージ
に関する。
【０００２】
【従来の技術】一般的な半導体素子収納用パッケージ
は、半導体素子を収納するための収納部を有するパッケ
ージ本体と、パッケージ本体から突出するリード端子と
から主に構成されている。このような半導体素子収納用
パッケージでは、パッケージ本体の収納部内に半導体素
子が収納され、収納部が蓋体により気密に封止される。
そして、リード端子により、所定の回路基板上に実装さ
れる。
は、半導体素子を収納するための収納部を有するパッケ
ージ本体と、パッケージ本体から突出するリード端子と
から主に構成されている。このような半導体素子収納用
パッケージでは、パッケージ本体の収納部内に半導体素
子が収納され、収納部が蓋体により気密に封止される。
そして、リード端子により、所定の回路基板上に実装さ
れる。
【０００３】
【発明が解決しようとする課題】たとえばコンピュータ
等の情報処理装置では、半導体素子収納用パッケージを
実装した回路基板を機能毎に複数備えている。そして、
各回路基板は、フラットケーブル等の接続手段により互
いに接続されており、これにより各回路基板に実装され
た半導体素子収納用パッケージ内の半導体素子相互の電
気的接続が図られている。
等の情報処理装置では、半導体素子収納用パッケージを
実装した回路基板を機能毎に複数備えている。そして、
各回路基板は、フラットケーブル等の接続手段により互
いに接続されており、これにより各回路基板に実装され
た半導体素子収納用パッケージ内の半導体素子相互の電
気的接続が図られている。
【０００４】ところで、フラットケーブルのような接続
手段を用いて互いに接続される回路基板は、接続手段を
接続するためのコネクターを半導体素子収納用パッケー
ジとは別に備えている。このため、このような回路基板
は、コネクターの形成部及びコネクターと半導体素子収
納用パッケージとの接続配線を設ける必要があるため小
型化が困難である。また、半導体素子収納用パッケージ
とコネクターとの接続配線により、配線自由度が制限さ
れる。
手段を用いて互いに接続される回路基板は、接続手段を
接続するためのコネクターを半導体素子収納用パッケー
ジとは別に備えている。このため、このような回路基板
は、コネクターの形成部及びコネクターと半導体素子収
納用パッケージとの接続配線を設ける必要があるため小
型化が困難である。また、半導体素子収納用パッケージ
とコネクターとの接続配線により、配線自由度が制限さ
れる。
【０００５】本発明の目的は、半導体素子収納用パッケ
ージに関し、他の装置との接続を容易にすることにあ
る。
ージに関し、他の装置との接続を容易にすることにあ
る。
【０００６】
【課題を解決するための手段】本発明の半導体素子収納
用パッケージは、半導体素子を収納するためのものであ
る。この半導体素子収納用パッケージは、半導体素子を
収納するための収納部を有するパッケージ本体と、パッ
ケージ本体と一体に形成されたコネクターとを備えてい
る。
用パッケージは、半導体素子を収納するためのものであ
る。この半導体素子収納用パッケージは、半導体素子を
収納するための収納部を有するパッケージ本体と、パッ
ケージ本体と一体に形成されたコネクターとを備えてい
る。
【０００７】
【作用】本発明の半導体素子収納用パッケージは、パッ
ケージ本体の収納部内に半導体素子を収納できる。ま
た、このパッケージ本体には、パッケージ本体と一体に
形成されたコネクターにより、他の装置を容易に接続で
きる。
ケージ本体の収納部内に半導体素子を収納できる。ま
た、このパッケージ本体には、パッケージ本体と一体に
形成されたコネクターにより、他の装置を容易に接続で
きる。
【０００８】
【実施例】図１及び図２に、本発明の一実施例に係る半
導体素子収納用パッケージを示す。図において、半導体
素子収納用パッケージ１は、パッケージ本体２とコネク
ター３とから主に構成されている。パッケージ本体２
は、アルミナセラミックス等の電気絶縁材料製でありか
つ複数のグリーンシートを積層して焼成することにより
得られた一体化したシート２ａ，２ｂ，２ｃ，２ｄから
なる概ね正方形の板状であり、図の下面の中央部に半導
体素子を収納するための凹部４を有している。凹部４
は、２段構造であり、階段状の段部５を有している。ま
た、天井部分が半導体素子の固定面４ａになっている。
パッケージ本体２内には、タングステン、モリブデン、
マンガン党の導電性材料からなる内部配線６が形成され
ている。内部配線６は、多層構造であり、ビアホール７
を介して互いに接続されている。内部配線６の一部は、
凹部４の段部５に延びて露出しており、当該露出部には
ニッケルメッキ層及び金メッキ層がこの順に積層されて
いる。また、内部配線６は、多数に分岐してパッケージ
本体２の底面に延びており、電極８を有している。この
電極８には、リードピン９が銀ろう等のろう材により固
定されている。
導体素子収納用パッケージを示す。図において、半導体
素子収納用パッケージ１は、パッケージ本体２とコネク
ター３とから主に構成されている。パッケージ本体２
は、アルミナセラミックス等の電気絶縁材料製でありか
つ複数のグリーンシートを積層して焼成することにより
得られた一体化したシート２ａ，２ｂ，２ｃ，２ｄから
なる概ね正方形の板状であり、図の下面の中央部に半導
体素子を収納するための凹部４を有している。凹部４
は、２段構造であり、階段状の段部５を有している。ま
た、天井部分が半導体素子の固定面４ａになっている。
パッケージ本体２内には、タングステン、モリブデン、
マンガン党の導電性材料からなる内部配線６が形成され
ている。内部配線６は、多層構造であり、ビアホール７
を介して互いに接続されている。内部配線６の一部は、
凹部４の段部５に延びて露出しており、当該露出部には
ニッケルメッキ層及び金メッキ層がこの順に積層されて
いる。また、内部配線６は、多数に分岐してパッケージ
本体２の底面に延びており、電極８を有している。この
電極８には、リードピン９が銀ろう等のろう材により固
定されている。
【０００９】コネクター３は、パッケージ本体２の上面
に設けられている。このコネクター３は、雄型コネクタ
ーであり、パッケージ本体２の上面に突出する多数の接
続ピン１０と接続ピン１０を囲むガイド１１とを主に備
えている。接続ピン１０は、コバールや４２アロイ等の
金属製であり、パッケージ本体２上に整然と配列されて
いる。各接続ピン１０は、パッケージ本体２の上面に設
けられた電極１２に銀ろう等のろう材を用いて固定され
ている。各電極１２は、パッケージ本体２内に設けられ
たビアホール１３を介して内部配線６に接続している。
なお、各接続ピン１０及び各電極１２の表面には、ニッ
ケルメッキ層及び金メッキ層がこの順に形成されてい
る。このメッキ層は、接続ピン１０及び電極１２が腐食
するのを防止するとともに、接続ピン１０と電極１２と
の接合強度を高めるためのものである。
に設けられている。このコネクター３は、雄型コネクタ
ーであり、パッケージ本体２の上面に突出する多数の接
続ピン１０と接続ピン１０を囲むガイド１１とを主に備
えている。接続ピン１０は、コバールや４２アロイ等の
金属製であり、パッケージ本体２上に整然と配列されて
いる。各接続ピン１０は、パッケージ本体２の上面に設
けられた電極１２に銀ろう等のろう材を用いて固定され
ている。各電極１２は、パッケージ本体２内に設けられ
たビアホール１３を介して内部配線６に接続している。
なお、各接続ピン１０及び各電極１２の表面には、ニッ
ケルメッキ層及び金メッキ層がこの順に形成されてい
る。このメッキ層は、接続ピン１０及び電極１２が腐食
するのを防止するとともに、接続ピン１０と電極１２と
の接合強度を高めるためのものである。
【００１０】ガイド１１は、コバールや４２アロイ等の
金属製であり、接続ピン１０を取り囲むようにパッケー
ジ本体２の上面に銀ろう等のろう材を用いて固定されて
いる。次に、上述の半導体素子収納用パッケージ１の製
造方法について説明する。まず、パッケージ本体２を形
成するためのセラミックグリーンシートを用意する。セ
ラミックグリーンシートは、たとえばアルミナ、シリ
カ、カルシア、マグネシア等の原料粉末に適当なバイン
ダー、有機溶剤、溶媒を混合して泥漿状とし、これをド
クターブレード法やカレンダーロール法等の周知の方法
によりシート状に成形すると得られる。
金属製であり、接続ピン１０を取り囲むようにパッケー
ジ本体２の上面に銀ろう等のろう材を用いて固定されて
いる。次に、上述の半導体素子収納用パッケージ１の製
造方法について説明する。まず、パッケージ本体２を形
成するためのセラミックグリーンシートを用意する。セ
ラミックグリーンシートは、たとえばアルミナ、シリ
カ、カルシア、マグネシア等の原料粉末に適当なバイン
ダー、有機溶剤、溶媒を混合して泥漿状とし、これをド
クターブレード法やカレンダーロール法等の周知の方法
によりシート状に成形すると得られる。
【００１１】次に、凹部４、ビアホール７，１３を形成
するための打ち抜き処理を各セラミックグリーンシート
に施す。そして、ビアホール７，１３用に設けた貫通穴
には導電性ペーストを充填する。導電性ペーストは、た
とえば、タングステン、モリブデン、マンガン等の高融
点金属粉末に適当なバインダー、有機溶剤、溶媒を加え
て混合したものである。また、各セラミックグリーンシ
ートの表面には、内部配線６及び電極８，１２を形成す
るための導電性ペーストを所定のパターンに印刷する。
印刷法としては、スクリーン印刷等の周知の方法が採用
され得る。
するための打ち抜き処理を各セラミックグリーンシート
に施す。そして、ビアホール７，１３用に設けた貫通穴
には導電性ペーストを充填する。導電性ペーストは、た
とえば、タングステン、モリブデン、マンガン等の高融
点金属粉末に適当なバインダー、有機溶剤、溶媒を加え
て混合したものである。また、各セラミックグリーンシ
ートの表面には、内部配線６及び電極８，１２を形成す
るための導電性ペーストを所定のパターンに印刷する。
印刷法としては、スクリーン印刷等の周知の方法が採用
され得る。
【００１２】次に、導電性ペーストが印刷されたセラミ
ックグリーンシートを所定の順に積層し、圧着する。こ
うして得られたセラミックグリーンシートの積層体を焼
成すると、パッケージ本体２が得られる。次に、パッケ
ージ本体２をニッケルメッキ槽及び金メッキ槽にこの順
に浸漬する。これにより、電極８，１２及び段部５に露
出する内部配線６にはメッキ層が形成される。
ックグリーンシートを所定の順に積層し、圧着する。こ
うして得られたセラミックグリーンシートの積層体を焼
成すると、パッケージ本体２が得られる。次に、パッケ
ージ本体２をニッケルメッキ槽及び金メッキ槽にこの順
に浸漬する。これにより、電極８，１２及び段部５に露
出する内部配線６にはメッキ層が形成される。
【００１３】次に、上述のパッケージ本体２にコネクタ
ー３を形成する。ここでは、まずパッケージ本体２の電
極１２にそれぞれ接続ピン１０を銀ろう等のろう材を用
いて固定する。そして接続ピン１０を囲むようにパッケ
ージ本体２上にガイド１１を配置し、このガイド１１を
銀ろう等のろう材を用いて固定する。これにより、コネ
クター３が完成する。
ー３を形成する。ここでは、まずパッケージ本体２の電
極１２にそれぞれ接続ピン１０を銀ろう等のろう材を用
いて固定する。そして接続ピン１０を囲むようにパッケ
ージ本体２上にガイド１１を配置し、このガイド１１を
銀ろう等のろう材を用いて固定する。これにより、コネ
クター３が完成する。
【００１４】最後に、パッケージ本体２の電極８にリー
ドピン９を銀ろう等のろう材を用いて固定する。これに
より半導体素子収納用パッケージ１が完成する。次に、
上述の半導体素子収納用パッケージ１の使用方法につい
て説明する。まず、パッケージ本体２の凹部４内には、
図２に示すように、半導体素子２０を装着する。半導体
素子２０は、凹部４の固定面４ａに樹脂、ガラスまたは
ろう材等の接着材により固定する。半導体素子２０の各
端子には、段部５に露出する内部配線パターン６をボン
ディングワイヤ２１を用いて接続する。このように半導
体素子２０が収納された凹部４は、蓋体２２を用いて封
止する。蓋体２２は、金属やセラミック製であり、ガラ
ス、樹脂、はんだ等の封止材によりパッケージ本体２に
接着され、凹部４を気密に封止する。
ドピン９を銀ろう等のろう材を用いて固定する。これに
より半導体素子収納用パッケージ１が完成する。次に、
上述の半導体素子収納用パッケージ１の使用方法につい
て説明する。まず、パッケージ本体２の凹部４内には、
図２に示すように、半導体素子２０を装着する。半導体
素子２０は、凹部４の固定面４ａに樹脂、ガラスまたは
ろう材等の接着材により固定する。半導体素子２０の各
端子には、段部５に露出する内部配線パターン６をボン
ディングワイヤ２１を用いて接続する。このように半導
体素子２０が収納された凹部４は、蓋体２２を用いて封
止する。蓋体２２は、金属やセラミック製であり、ガラ
ス、樹脂、はんだ等の封止材によりパッケージ本体２に
接着され、凹部４を気密に封止する。
【００１５】半導体素子２０が収納された半導体素子収
納用パッケージ１は、リードピン９により所定の回路基
板上に実装される。このように、回路基板に実装された
半導体素子収納用パッケージ１は、コネクター３を有し
ているため、他の回路基板等の他の装置を直接接続する
ことができる。ここでは、他の回路基板等から延びるフ
ラットケーブルの先端に取り付けられた雌型コネクター
をコネクター３に取り付ける。この際、コネクター３
は、ガイド１１を有しているため、フラットケーブルの
雌型コネクターを装着しやすい。なお、ガイド１１は、
外力により接続ピン１０が変形するのを防止することも
できる。
納用パッケージ１は、リードピン９により所定の回路基
板上に実装される。このように、回路基板に実装された
半導体素子収納用パッケージ１は、コネクター３を有し
ているため、他の回路基板等の他の装置を直接接続する
ことができる。ここでは、他の回路基板等から延びるフ
ラットケーブルの先端に取り付けられた雌型コネクター
をコネクター３に取り付ける。この際、コネクター３
は、ガイド１１を有しているため、フラットケーブルの
雌型コネクターを装着しやすい。なお、ガイド１１は、
外力により接続ピン１０が変形するのを防止することも
できる。
【００１６】本実施例の半導体素子収納用パッケージ１
を用いれば、上述のように他の装置を直接接続すること
ができるため、半導体素子収納用パッケージ１を実装す
るための回路基板には他の装置を接続するためのコネク
ターを設ける必要がない。よって、当該回路基板は、コ
ネクターを設ける代わりに他の電子部品を搭載すること
が可能になる。あるいは、コネクターを設ける必要がな
い分だけ小型に構成できる。
を用いれば、上述のように他の装置を直接接続すること
ができるため、半導体素子収納用パッケージ１を実装す
るための回路基板には他の装置を接続するためのコネク
ターを設ける必要がない。よって、当該回路基板は、コ
ネクターを設ける代わりに他の電子部品を搭載すること
が可能になる。あるいは、コネクターを設ける必要がな
い分だけ小型に構成できる。
【００１７】〔他の実施例〕 （ａ） 前記実施例では、コネクター３にガイド１１を
設けたが、ガイド１１を設けない場合も本発明を同様に
実施できる。 （ｂ） 前記実施例では、コネクター３を構成する接続
ピン１０をパッケージ本体２の表面に突出するよう設け
たが、図３に示すように、パッケージ本体２に凹部３０
を設け、この凹部３０内に接続ピン１０を配列した場合
も本発明を同様に実施できる。この場合、接続ピン１０
は、内部配線６の所定部位に直接固定される。また、凹
部３０の壁面が前記実施例におけるガイド１１として機
能する。なお、図３において、前記実施例と同様の部材
には同じ符号が付されている。 （ｃ） 前記実施例では、パッケージ本体２に雄型のコ
ネクター３を設けたが、パッケージ本体２には雌型のコ
ネクターを設けることもできる。雌型のコネクターを備
えた半導体素子収納用パッケージ１の一例を図４に示
す。なお、図４において、前記実施例と同様の部材には
同じ符号が付されている。
設けたが、ガイド１１を設けない場合も本発明を同様に
実施できる。 （ｂ） 前記実施例では、コネクター３を構成する接続
ピン１０をパッケージ本体２の表面に突出するよう設け
たが、図３に示すように、パッケージ本体２に凹部３０
を設け、この凹部３０内に接続ピン１０を配列した場合
も本発明を同様に実施できる。この場合、接続ピン１０
は、内部配線６の所定部位に直接固定される。また、凹
部３０の壁面が前記実施例におけるガイド１１として機
能する。なお、図３において、前記実施例と同様の部材
には同じ符号が付されている。 （ｃ） 前記実施例では、パッケージ本体２に雄型のコ
ネクター３を設けたが、パッケージ本体２には雌型のコ
ネクターを設けることもできる。雌型のコネクターを備
えた半導体素子収納用パッケージ１の一例を図４に示
す。なお、図４において、前記実施例と同様の部材には
同じ符号が付されている。
【００１８】図４において、コネクター３１は、パッケ
ージ本体２の上面が開口する多数の挿入穴３２と、挿入
穴３２を囲むようにパッケージ本体２の上面に取り付け
られたガイド１１とから主に構成されている。挿入穴３
２は、内面がメタライズ層３３により被覆されており、
このメタライズ層３３は内部配線６に接続している。こ
の半導体素子収納用パッケージ１のコネクター３１に
は、図４に示すような雄型コネクター３４を装着し得
る。この雄型コネクター３４は、コネクター３１の挿入
穴３２の配列形状に対応して配列された多数のピン３５
と、ピン３５が固定された基部３６とから主に構成され
ている。この雄型コネクター３４と半導体素子収納用パ
ッケージ１側のコネクター３１との接続では、雄型コネ
クター３４のピン３５が対応する挿入穴３２内に挿入さ
れる。また、基部３６がガイド１１内に配置される。
ージ本体２の上面が開口する多数の挿入穴３２と、挿入
穴３２を囲むようにパッケージ本体２の上面に取り付け
られたガイド１１とから主に構成されている。挿入穴３
２は、内面がメタライズ層３３により被覆されており、
このメタライズ層３３は内部配線６に接続している。こ
の半導体素子収納用パッケージ１のコネクター３１に
は、図４に示すような雄型コネクター３４を装着し得
る。この雄型コネクター３４は、コネクター３１の挿入
穴３２の配列形状に対応して配列された多数のピン３５
と、ピン３５が固定された基部３６とから主に構成され
ている。この雄型コネクター３４と半導体素子収納用パ
ッケージ１側のコネクター３１との接続では、雄型コネ
クター３４のピン３５が対応する挿入穴３２内に挿入さ
れる。また、基部３６がガイド１１内に配置される。
【００１９】図５に、雌型のコネクターを備えた半導体
素子収納用パッケージ１の他の例を示す。図５におい
て、前記実施例と同様の部材には同じ符号が付されてい
る。この半導体素子収納用パッケージ１のコネクター３
７は、図４に示すコネクター３１と同様の挿入穴３２
と、挿入穴３２を取り囲むように設けられた一連の溝３
８とを有している。
素子収納用パッケージ１の他の例を示す。図５におい
て、前記実施例と同様の部材には同じ符号が付されてい
る。この半導体素子収納用パッケージ１のコネクター３
７は、図４に示すコネクター３１と同様の挿入穴３２
と、挿入穴３２を取り囲むように設けられた一連の溝３
８とを有している。
【００２０】このコネクター３７には、図５に示すよう
な雄型コネクター４０を装着し得る。この雄型コネクタ
ー４０は、挿入穴３２の配列形状と対応するよう配列さ
れた多数のピン４１と、このピン４１を取り囲むガイド
４２とから主に構成されている。この雄型コネクター４
０とパッケージ本体２側のコネクター３７との接続で
は、雄型コネクター４０のピン４１及びガイド４２がそ
れぞれコネクター３７側の挿入穴３２及び溝３８に挿入
される。
な雄型コネクター４０を装着し得る。この雄型コネクタ
ー４０は、挿入穴３２の配列形状と対応するよう配列さ
れた多数のピン４１と、このピン４１を取り囲むガイド
４２とから主に構成されている。この雄型コネクター４
０とパッケージ本体２側のコネクター３７との接続で
は、雄型コネクター４０のピン４１及びガイド４２がそ
れぞれコネクター３７側の挿入穴３２及び溝３８に挿入
される。
【００２１】
【発明の効果】本発明の半導体素子収納用パッケージ
は、半導体素子を収納するための収納部を有するパッケ
ージ本体にコネクターを一体に形成したので、他の装置
との接続が容易である。
は、半導体素子を収納するための収納部を有するパッケ
ージ本体にコネクターを一体に形成したので、他の装置
との接続が容易である。
【図１】本発明の一実施例の斜視図。
【図２】図１のII−II断面図。
【図３】他の実施例の図２に相当する図。
【図４】さらに他の実施例の図２に相当する図。
【図５】さらに他の実施例の図２に相当する図。
１ 半導体素子収納用パッケージ ２ パッケージ本体 ３，３１，３７ コネクター ４ 凹部 ２０ 半導体素子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/50 Ｌ 9272−4Ｍ
Claims (1)
- 【請求項１】半導体素子を収納するための半導体素子収
納用パッケージであって、 前記半導体素子を収納するための収納部を有するパッケ
ージ本体と、 前記パッケージ本体と一体に形成されたコネクターと、 を備えた半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4167806A JPH0613480A (ja) | 1992-06-25 | 1992-06-25 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4167806A JPH0613480A (ja) | 1992-06-25 | 1992-06-25 | 半導体素子収納用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0613480A true JPH0613480A (ja) | 1994-01-21 |
Family
ID=15856458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4167806A Pending JPH0613480A (ja) | 1992-06-25 | 1992-06-25 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0613480A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6197151B1 (en) | 1996-03-01 | 2001-03-06 | Hitachi, Ltd. | Plasma processing apparatus and plasma processing method |
| US6902683B1 (en) | 1996-03-01 | 2005-06-07 | Hitachi, Ltd. | Plasma processing apparatus and plasma processing method |
| DE112010005985T5 (de) | 2010-11-09 | 2013-08-14 | Mitsubishi Electric Corporation | Gehäuse |
| CN109326566A (zh) * | 2018-09-18 | 2019-02-12 | 黎庆有 | 一种半导体芯片封装结构及其封装方法 |
-
1992
- 1992-06-25 JP JP4167806A patent/JPH0613480A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6197151B1 (en) | 1996-03-01 | 2001-03-06 | Hitachi, Ltd. | Plasma processing apparatus and plasma processing method |
| US6902683B1 (en) | 1996-03-01 | 2005-06-07 | Hitachi, Ltd. | Plasma processing apparatus and plasma processing method |
| DE112010005985T5 (de) | 2010-11-09 | 2013-08-14 | Mitsubishi Electric Corporation | Gehäuse |
| US9125321B2 (en) | 2010-11-09 | 2015-09-01 | Mitsubishi Electric Corporation | Package |
| CN109326566A (zh) * | 2018-09-18 | 2019-02-12 | 黎庆有 | 一种半导体芯片封装结构及其封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200365476A1 (en) | Radio frequency module | |
| TW521555B (en) | Electronic device sealing electronic element therein and manufacturing method thereof, and printed wiring board suitable for such electronic device | |
| JP2001356064A (ja) | 圧力検出装置用パッケージ | |
| JPH0613480A (ja) | 半導体素子収納用パッケージ | |
| JP2003318314A (ja) | 多数個取り配線基板 | |
| JPH02301182A (ja) | 薄型実装構造の回路基板 | |
| JPH05335433A (ja) | 半導体素子収納用パッケージ | |
| GB2053566A (en) | Integrated circuit package | |
| JP2001274280A (ja) | 多数個取りセラミック配線基板 | |
| JP2002299520A (ja) | 配線基板および多数個取り配線基板 | |
| JP2003198310A (ja) | 圧電振動子収納用パッケージ | |
| US4494170A (en) | Decoupling capacitor and method of manufacture thereof | |
| JPH0878954A (ja) | 発振器およびその製造方法 | |
| JP2002231845A (ja) | 電子部品収納用パッケージ | |
| JPH0458189B2 (ja) | ||
| JP2878046B2 (ja) | 電子部品収納用パッケージ | |
| JP2003347689A (ja) | 多数個取り配線基板 | |
| JPS63283051A (ja) | 混成集積回路装置用基板 | |
| JPH0722730A (ja) | 複合電子部品 | |
| JP2715957B2 (ja) | 混成集積回路装置 | |
| JP2003110041A (ja) | 電子部品収納用パッケージ | |
| JPH04216653A (ja) | 半導体集積回路用パッケージおよびその実装方法 | |
| JPS62179794A (ja) | 電気回路配線板 | |
| JPH042478Y2 (ja) | ||
| JP3181011B2 (ja) | 半導体素子収納用パッケージ |