CN203481213U - 一种基于框架采用键合线连接技术的封装件 - Google Patents

一种基于框架采用键合线连接技术的封装件 Download PDF

Info

Publication number
CN203481213U
CN203481213U CN201320335198.XU CN201320335198U CN203481213U CN 203481213 U CN203481213 U CN 203481213U CN 201320335198 U CN201320335198 U CN 201320335198U CN 203481213 U CN203481213 U CN 203481213U
Authority
CN
China
Prior art keywords
chip
silver
silver coating
bonding line
salient point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN201320335198.XU
Other languages
English (en)
Inventor
孙青秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Chippacking Technology Co ltd
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201320335198.XU priority Critical patent/CN203481213U/zh
Application granted granted Critical
Publication of CN203481213U publication Critical patent/CN203481213U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型涉及了一种基于框架采用键合线连接技术的封装件，所述封装件包括有芯片、塑封体、镀银层和键合线。所述镀银层为相互独立的镀银层段，部分镀银层上有芯片，所述芯片和无芯片的部分镀银层通过键合线连接，塑封体包围了芯片、镀银层和键合线，芯片、镀银层和键合线构成了电路的电源和信号通道。所述封装件还包括有金属凸点。本实用新型通过电镀银之后在植有的金属凸点上直接压焊，也可通过电镀银后直接打线的方法实现了框架图形的设计在框架制作时期就完成，缩短了制作周期，更好得实现芯片与载体的互联，使I/O更加密集，成本更低。

Description

一种基于框架采用键合线连接技术的封装件
技术领域
本实用新型属于集成电路封装技术领域，具体是一种基于框架采用键合线连接技术的封装件。 
背景技术
集成电路扁平无引脚封装是在近几年随着通讯及便携式小型数码电子产品的产生(数码相机、手机、PC、MP3)而发展起来的，适用于高频、宽带、低噪声、高导热、小体积、高速度等电性要求的中小规模集成电路的封装。集成电路扁平无引脚封装有效地利用了引线脚的封装空间，从而大幅度地提高了封装效率。该封装由于引线短小、塑封体尺寸小、封装体薄，可以使CPU体积缩小30%-50%。所以它能提供卓越的电性能，同时还提供了出色的散热性能。 
普通的集成电路扁平无引脚封装封装主要存在以下不足：框架载体的集成电路扁平无引脚封装产品需要根据芯片尺寸及电路连通设计框架图形，再用腐蚀等方法将框架加工成设计好的图形，设计及制作周期长，成本比较高。并且目前的集成电路扁平无引脚封装系列封装件在凸点的排布以及I/O的密集程度上也由于框架设计及框架制造工艺而有所限制。
实用新型内容
为了克服上述现有技术存在的问题，本实用新型提供了一种基于框架采用键合线连接技术的封装件，本实用新型通过电镀银之后在植有的金属凸点上直接压焊，也可通过电镀银后直接打线的方法实现了框架图形的设计在框架制作时期就完成，缩短了制作周期，更好得实现芯片与载体的互联，使I/O更加密集，成本更低。 
一种基于框架采用键合线连接技术的封装件包括有芯片、塑封体、镀银层和键合线。所述镀银层为相互独立的镀银层段，部分镀银层上有芯片，所述芯片和无芯片的部分镀银层通过键合线连接，塑封体包围了芯片、镀银层和键合线，芯片、镀银层和键合线构成了电路的电源和信号通道。
一种基于框架采用键合线连接技术的封装件还包括有金属凸点。所述镀银层为相互独立的镀银层段，部分镀银层上有芯片，部分镀银层上有金属凸点，所述芯片和金属凸点通过键合线连接，塑封体包围了金属凸点、芯片、镀银层和键合线，金属凸点、芯片、镀银层和键合线构成了电路的电源和信号通道。
一种基于框架采用键合线连接技术的封装件的工艺流程如下：框架镀银→晶圆减薄→划片→上芯→做金属凸点→压焊→塑封→腐蚀框架→切割→包装。
所述做金属凸点的流程可省略。
附图说明
图1为引线框架剖面图； 
图2为引线框架镀银后剖面图；
图3为产品上芯后剖面图；
图4为框架植金属凸点后剖面图；
图5为产品压焊后剖面图；
图6为产品塑封后剖面图；
图7为产品腐蚀框架后剖面图；
图8为产品无金属凸点压焊后剖面图；
图9为产品无金属凸点塑封后剖面图；
图10为产品无金属凸点腐蚀框架后剖面图。
图中，1为引线框架、2为金属凸点、3为芯片、4为塑封体、5为镀银层、6为键合线。
具体实施方式
下面结合附图说明对本实用新型做进一步的说明。 
如图10所示，一种基于框架采用键合线连接技术的封装件包括有芯片3、塑封体4、镀银层5和键合线6。所述镀银层5为相互独立的镀银层段，部分镀银层5上有芯片3，所述芯片3和无芯片3的部分镀银层5通过键合线6连接，塑封体4包围了芯片3、镀银层5和键合线6，芯片3、镀银层5和键合线6构成了电路的电源和信号通道。
如图7所示，一种基于框架采用键合线连接技术的封装件还包括有金属凸点2。所述镀银层5为相互独立的镀银层段，部分镀银层5上有芯片3，部分镀银层5上有金属凸点2，所述芯片3和金属凸点2通过键合线6连接，塑封体4包围了金属凸点2、芯片3、镀银层5和键合线6，金属凸点2、芯片3、镀银层5和键合线6构成了电路的电源和信号通道。
一种基于框架采用键合线连接技术的封装件的工艺流程如下：框架镀银→晶圆减薄→划片→上芯→做金属凸点→压焊→塑封→腐蚀框架→切割→包装。
所述做金属凸点的流程可省略。
如图1至图10所示，一种基于框架采用键合线连接技术的封装件的制作工艺，按照以下步骤进行：
第一步、框架镀银：在引线框架1的图形部分镀一层3~20um的镀银层5。在框架制作厂家制作过程中，先设计好框架的图形，然后镀银。采用普通框架镀银即可进行产品制作，无需过多加工框架载体，可实现电路连通，缩短设计及制作周期，降低成本。
第二步、晶圆减薄：减薄厚度50μm～200μm，粗糙度Ra 0.10mm～0.05mm。
第三步、划片：150μm以上晶圆同普通集成电路扁平封装件划片工艺，但厚度在150μm以下晶圆，使用双刀划片机及其工艺。
第四步、上芯：芯片3通过镀银层5和引线框架1连通。
第五步、做金属凸点，压焊：在引线框架1镀银层5的部分做金属凸点2，然后在芯片3的焊区直接打键合线6到金属凸点2上，无需过多加工框架载体，即可实现电路连通。
此步骤可以在省略的情况下，产品上芯后直接从芯片3压区到引线框架1的镀银层5压焊键合线6形成电路连通。
第六步、塑封同常规方法。 
第七步、框架腐蚀：产品塑封后使用化学溶液腐蚀掉全部引线框架1，露出的镀银层5即可实现线路导通。此法可缩短设计及制作周期，降低成本。
第八步、切割、包装同常规方法。
在凸点排布及I/O数不受框架设计及制作限制的前提下，本实用新型通过电镀银之后倒装上芯的方法，实现了框架图形设计可在框架制作时期就完成，缩短了制作周期，更好的实现芯片与载体的互联，使I/O更加密集，成本更低。

Claims (2)

1.一种基于框架采用键合线连接技术的封装件，其特征在于：所述封装件包括有芯片（3）、塑封体（4）、镀银层（5）和键合线（6）；所述镀银层（5）为相互独立的镀银层段，部分镀银层（5）上有芯片（3），所述芯片（3）和无芯片（3）的部分镀银层（5）通过键合线（6）连接，塑封体（4）包围了芯片（3）、镀银层（5）和键合线（6），芯片（3）、镀银层（5）和键合线（6）构成了电路的电源和信号通道。
2.根据权利要求1所述的一种基于框架采用键合线连接技术的封装件，其特征在于：所述封装件还包括有金属凸点（2），所述部分镀银层（5）上有金属凸点（2），所述芯片（3）和金属凸点（2）通过键合线（6）连接，塑封体（4）包围了金属凸点（2）、芯片（3）、镀银层（5）和键合线（6），金属凸点（2）、芯片（3）、镀银层（5）和键合线（6）构成了电路的电源和信号通道。
CN201320335198.XU 2013-06-10 2013-06-10 一种基于框架采用键合线连接技术的封装件 Expired - Lifetime CN203481213U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201320335198.XU CN203481213U (zh) 2013-06-10 2013-06-10 一种基于框架采用键合线连接技术的封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201320335198.XU CN203481213U (zh) 2013-06-10 2013-06-10 一种基于框架采用键合线连接技术的封装件

Publications (1)

Publication Number Publication Date
CN203481213U true CN203481213U (zh) 2014-03-12

Family

ID=50229491

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201320335198.XU Expired - Lifetime CN203481213U (zh) 2013-06-10 2013-06-10 一种基于框架采用键合线连接技术的封装件

Country Status (1)

Country Link
CN (1) CN203481213U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465601A (zh) * 2014-12-26 2015-03-25 江苏长电科技股份有限公司 利用框架封装重布线的倒装封装结构及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465601A (zh) * 2014-12-26 2015-03-25 江苏长电科技股份有限公司 利用框架封装重布线的倒装封装结构及其制造方法

Similar Documents

Publication Publication Date Title
CN103346135A (zh) 一种基于框架采用键合线连接技术的封装件及其制作工艺
CN103474406A (zh) 一种aaqfn框架产品无铜扁平封装件及其制作工艺
CN102231372B (zh) 多圈排列无载体ic芯片封装件及其生产方法
CN203481213U (zh) 一种基于框架采用键合线连接技术的封装件
CN105514079A (zh) 集成电路封装结构及其生产工艺
CN203260570U (zh) 一种基于框架腐蚀凸点的无载体式新型封装件
CN102446868A (zh) 一种新型双界面智能卡模块及其实现方式
CN204348715U (zh) 一种超薄封装件
CN103606539A (zh) 一种基于框架采用开孔优化技术的扁平封装件及其制作工艺
CN103346140A (zh) 一种基于框架采用镀银技术的封装件及其制作工艺
CN203690287U (zh) 一种基于框架采用镀银技术的封装件
CN103021996A (zh) 一种带有方形凹槽的冲压框架的扁平多芯片封装件及其制作方法
CN105895615A (zh) 一种超薄封装元件及其制作工艺
CN105870100A (zh) 一种超薄封装件及其制作工艺
CN103094128A (zh) 一种Fan-out Panel Level BGA封装件的制作工艺
CN102832141A (zh) 一种基于框架的无载体式封装件的制作工艺
CN202111082U (zh) 多圈排列ic芯片封装件
CN203481222U (zh) 一种基于不同尺寸芯片采用植球优化技术的框架csp封装件
CN112349673A (zh) 一种基于键合线连接的超薄封装件及其制作工艺
CN203260569U (zh) 一种扩展引脚的扇入扩散式面板型bga封装件
CN203481221U (zh) 一种采用植球优化技术的框架csp封装件
CN203103287U (zh) 一种带有方形凹槽的冲压框架的扁平多芯片封装件
CN203339152U (zh) 一种基于冲压框架的单芯片扁平封装件
CN203521396U (zh) 一种aaqfn框架产品无铜扁平封装件
CN105551971A (zh) 基于Flip-chip连接的集成电路封装结构及封装工艺

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: CHINA CHIPPACKING TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: SUN QINGXIU

Effective date: 20141102

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 710018 XI'AN, SHAANXI PROVINCE TO: 518111 SHENZHEN, GUANGDONG PROVINCE

TR01 Transfer of patent right

Effective date of registration: 20141102

Address after: Longgang District of Shenzhen City, Guangdong province 518111 Pinghu Street Community Ping Wo Flower New Street No. 165 Building 1 floor 105 Hengshun Factory 1, 2-5 floor

Patentee after: China Chippacking Technology Co.,Ltd.

Address before: The essence of the door No. 50 Wenjing road 710018 Shaanxi province Weiyang District of Xi'an city 6-2206 room

Patentee before: Sun Qingxiu

CX01 Expiry of patent term

Granted publication date: 20140312

CX01 Expiry of patent term