JP2008047613A - 積層セラミック基板に表面実装部品の固定部を形成する方法及び、その固定部に表面実装部品を固定する方法、並びに、これらの方法に用いる積層セラミック基板 - Google Patents

積層セラミック基板に表面実装部品の固定部を形成する方法及び、その固定部に表面実装部品を固定する方法、並びに、これらの方法に用いる積層セラミック基板 Download PDF

Info

Publication number
JP2008047613A
JP2008047613A JP2006219723A JP2006219723A JP2008047613A JP 2008047613 A JP2008047613 A JP 2008047613A JP 2006219723 A JP2006219723 A JP 2006219723A JP 2006219723 A JP2006219723 A JP 2006219723A JP 2008047613 A JP2008047613 A JP 2008047613A
Authority
JP
Japan
Prior art keywords
ceramic substrate
multilayer ceramic
fixing
conductive paste
mounting component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006219723A
Other languages
English (en)
Inventor
Satoshi Iseno
総 伊勢野
Ryuichiro Hikita
竜一郎 引田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JATCO Ltd
Original Assignee
JATCO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JATCO Ltd filed Critical JATCO Ltd
Priority to JP2006219723A priority Critical patent/JP2008047613A/ja
Publication of JP2008047613A publication Critical patent/JP2008047613A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】積層セラミック基板に表面実装部品を固定するに当たり、歩留りが良く、表面実装部品の固定部を形成するに当たっての備品の使用が不要な積層セラミック基板に表面実装部品の固定部を形成する方法及び、その固定部に容易に表面実装部品を固定する方法、並び、これらの方法に用いる積層セラミック基板を提供する。
【解決手段】本発明は、積層セラミック基板10の表面10fに、表面実装部品Dの固定部11を形成する方法であって、基板10の表面10fに導電性ペーストPを載せたのち、このペーストPを基板10の表面10fに沿って擦り付けて当該表面10fに形成した凹部16に埋め込んで固定部11を形成する。ペーストPを凹部16に埋め込んだ後は、当該凹部16を有する表面層12を剥離させることができる。
【選択図】図1

Description

本発明は、複数のセラミックプレートを積層してなる積層セラミック基板の表面に電子部品等の表面実装部品の固定部を形成する方法及びその固定部に表面実装部品を固定する方法、並びに、これらの方法に用いる積層セラミック基板に関するものである。
車両の自動変速機等の制御装置に搭載される基板に表面実装部品を固定するにあたっては、基板の表面をメタルスクリーン等の印刷マスクで覆い、当該印刷マスクを通して開放される目的部分にのみ、軟性の半田や銀ペーストに代表される導電性ペーストを塗布したのち、当該半田を炉等で溶融させて表面実装部品を接続させるものがある(例えば、特許文献1参照。)。
特開平5−315736号公報
図5(a)〜(c)はそれぞれ、上記従来方法を用いて積層セラミック基板に表面実装部品を固定するにあたり、当該積層セラミック基板の表面に、銀ペーストに代表される導電性ペーストを塗布して固定部を形成するための方法を説明する模式断面図である。
この従来の固定部形成方法は、導電性ペーストを基板の表面に設けた部品搭載パッド(図5では省略。)上に、印刷マスクとスキージとを用いて固定部を印刷する方法である。
図5を参照して説明すると、先ず図5(a)に示すように、基板50上に印刷マスク60を載せてマスクし、この印刷マスク60のスリット60s(図面では便宜上1つのみ例示。)を通して露出する回路パターン上に更に、この回路パターン上にある固定部の一部として導電性ペーストPを載せ置く。次に、図5(b)に示すように、スキージ61を矢印方向に動かすことにより、印刷マスク60のスリット60sを通して導電性ペーストPを基板50の表面上に塗り込む。
導電性ペーストPを塗り込んだのち、図5(c)に示すように、基板50から印刷マスク60を剥がせば、基板50上の該当部分にのみ、導電性ペーストPが残る。これにより、積層セラミック基板50上の目的の箇所に、導電性ペーストPからなる固定部51(図面では便宜上1つのみ例示。)を印刷した基板が完成する。
図6(a),(b)はそれぞれ、基板50に形成した固定部51に、トランジスタや抵抗等に代表される表面実装部品を固定するための方法を説明する模式断面図である。
この方法では、導電性ペーストPを印刷して固定部51を形成した後、チップマウンタMを用いて表面実装部品Dを搭載する。
図6を参照して説明すると、先ず図6(a)に示すように、チップマウンタMのノズルNmに表面実装部品Dを吸着させ、当該表面実装部品Dを積層セラミック基板50上の搭載位置まで移動させる。次に、図6(b)に示すように、ノズルNmを矢印方向に下降させることにより、表面実装部品Dを固定部51(図面では便宜上対応する2つのみ例示。)に押し付けて積層セラミック基板50上に固定する。
表面実装部品Dを固定したのちは、硬化炉で加熱して導電性ペーストPを熱硬化させる。これにより、表面実装部品Dは、固定部51と共に回路パターンと導通し、表面実装部品Dを積層セラミック基板50上に固定された実装基板が完成する。
一方、積層セラミック基板は、機器の小型化を目的として採用されることが多く、複数のセラミックプレートを積層してなる1枚のシート材に複数の部品搭載パッドを設けて積層セラミック基板として区画したのち、これら部品搭載パッドに沿って当該シート材を分割することにより、複数の積層セラミック基板として取り出すことができる。
しかしながら、シート材は、焼成誤差が一様でなく個々のバラツキが大きい。特に、シート材の表面積が大きくなればなるほど、基準点から遠ざかったところでは、そのズレ幅も大きくなる。このため、積層されたセラミックプレートを焼成したのち、積層セラミック基板を取り出すと、積層セラミック基板の寸法に加熱による収縮で寸法誤差が生じ、1枚のシート材から所望数の積層セラミック基板を取ることができず、歩留りが悪くなる場合がある。
しかも、積層セラミック基板に寸法誤差が生じたまま、上述した従来のマスク印刷方法を用いて積層セラミック基板に表面実装部品の固定部を形成すれば、当該印刷マスクが焼成による寸法誤差を含んでいないことにより、更に歩留りが低くなる場合がある。
更に、印刷マスクを用いて固定部を形成する場合、印刷後のマスクを洗浄する必要があるが、この洗浄には、酢酸エチルに代表される劇薬を用いる場合があり、その取り扱い等を考慮すると、固定部を形成した後の備品処理が煩雑であるという不都合がある。
加えて、銀ペーストに代表される導電性接着剤を用いる場合には、熱硬化により接着されるため、セルフアライメントの効果が少ない。従って、基板上に形成した固定部と表面実装部品との位置関係に精度が求められるため、表面実装部品を固定する際には、精度の良い部品搭載技術が必要である。
本発明は、こうした事実認識の下になされたものであり、その解決すべき課題は、積層セラミック基板に表面実装部品を固定するに当たり、歩留りが良く、表面実装部品の固定部を形成するに当たっての備品の使用が不要な、積層セラミック基板に表面実装部品の固定部を形成する方法及び、その固定部に容易に表面実装部品を固定する方法、並び、これらの方法に用いる積層セラミック基板を提供することにあり、特に、表面実装部品を固定するに当たっては更に、表面実装部品の容易な組み付けを可能にすることにもある。
本発明は、積層セラミック基板の表面に、表面実装部品の固定部を形成する方法であって、前記積層セラミック基板の表面に導電性ペーストを載せたのち、この導電性ペーストを前記積層セラミック基板の表面に沿って擦り付けて当該表面に形成した凹部に埋め込んで前記固定部を形成することを特徴とする方法である。
上記発明は、前記導電性ペーストを前記凹部に埋め込んだ後、当該凹部を有する表面層を剥離させることができる。
また、本発明は、上記いずれかの方法により前記積層セラミック基板の前記凹部に前記導電性ペーストを埋め込んで前記固定部に形成した後、当該固定部に表面実装部品を固定する方法であって、前記表面実装部品の端子を突起とし、当該突起を前記凹部に埋め込まれた状態の前記固定部に押圧させて当該表面実装部品を固定することを特徴とする方法である。
更に、本発明は、表面実装部品を固定するための導電性ペーストが塗布される、積層セラミック基板であって、この積層セラミック基板の表面層に、前記導電性ペーストを埋め込む凹部を備えることを特徴とするものである。
上記積層セラミック基板は、その表面層を剥離可能とすることができる。
本発明によれば、積層セラミック基板を焼成することにより、当該積層セラミック基板に寸法誤差が生じても、積層セラミック基板の表面層に形成した凹部は、当該表面層の縮小(収縮)に合せて変化する。
これにより、積層セラミック基板の表面層上に導電性ペーストを載せたのち、この導電性ペーストを前記積層セラミック基板の表面層に沿って擦り付けて当該表面層に形成した凹部に埋め込めば、焼成誤差を考慮することなく、積層セラミック基板上の所望の位置に、表面実装部品の固定部を形成することができる。
従って、本発明によれば、積層セラミック基板の焼成により寸法誤差が生じても、かかる寸法誤差に係らず、当該積層セラミック基板上の所望する位置に表面実装部品の固定部を形成できるため、焼成に起因する歩留りの悪化を改善し、結果として、全体としての歩留りを良くすることができる。
更に、本発明によれば、上述した技術技術のように、印刷マスク等のセラミック基板と異なる備品を別途使用する必要がない。このため、印刷マスク等の備品を使用した時の、備品使用後の洗浄等の煩雑な処理が不要となり、作業性も向上する。
加えて、表面実装部品の端子を突起とし、当該突起を前記凹部に埋め込まれた状態の前記固定部に押圧させて当該表面実装部品を固定するようにすれば、セルフアライメントの効果が小さい銀ペーストを導電性ペーストとして使用した場合でも、精度の良い部品搭載技術を用いることなく、表面実装部品の容易な組み付けを実現することができる。
以下、図面を参照して、本発明である、積層セラミック基板に表面実装部品の固定部を形成する方法及び、その固定部に表面実装部品を固定する方法、並びに、これらの方法に用いる積層セラミック基板の好適な形態を詳細に説明する。
図1(a),(b)はそれぞれ、本発明の第一の形態である、積層セラミック基板10に表面実装部品Dを固定するにあたり、積層セラミック基板10の表面に導電性ペーストPを塗布して固定部11を形成するための方法を説明する模式断面図である。
積層セラミック基板10は、セラミックプレートからなる4つの層12〜15を積層してなり、表面実装部品Dを固定するための銀ペーストからなる導電性ペーストDを載せ置く第1層(以下、「表面層」という。)12と、この表面層12に隣接する第2層(以下、「隣接層」という。)13とを有し、表面層12と隣接層13との間には、銅等の導電体で配線された回路パターンCpが形成されている。同様に、隣接層13には順次第3層14及び第4層15が積層され、それぞれの層13,14(14,15)の相互間にも適宜回路パターンCpが形成されているが、本図では便宜上省略する。
符号16は、積層セラミック基板10(表面層12)の表面10fに設けられた、導電性ペーストDを埋め込む凹部である。凹部16は、表面層12と隣接層13との間に配した回路パターンCpに表面実装部品Dを固定するための目標部分の位置にそれぞれ設けられたスリット10sからなり、このスリット10sは、表面層12を厚さ方向に貫通して隣接層13の表面13fを開放し、表面層12に沿って擦り付けた導電性ペーストPを隣接層13の表面13fに塗布させることができる。
本発明に係る固定部11を形成する方法は、導電性ペーストPを積層セラミック基板10の表面10fに設けた部品搭載パッド(図1では省略。)上に、例えば、前述のスキージ61を用いて行う。
図1を参照して説明すると、先ず図1(a)に示すように、積層セラミック基板10の表面層12上に導電性ペーストPを載せ置く。次に、図1(b)に示すように、スキージ61を矢印方向に動かすことにより、導電性ペーストPを表面層12に沿って擦り付けて表面層12(積層セラミック基板10)の表面10fに形成した凹部16に埋め込む。これにより、導電性ペーストPを表面層12に沿って擦り付けるだけで、スリット10sを通して該当する回路パターンCpの目標部分のみ、又は、当該回路パターンCpの目標部分及びその周辺の隣接層13の表面13fに当該導電性ペーストPを塗布することができ、積層セラミック基板10上の目的の箇所に、導電性ペーストPからなる固定部11を印刷したプリント基板が完成する。
即ち、本発明によれば、積層セラミックプレートを焼成することにより、積層セラミック基板10を形成するにあたり、当該積層セラミック基板10に寸法誤差が生じても、積層セラミック基板10の表面層12に形成した凹部16は、当該表面層12の縮小(収縮)に合せて変化する。
これにより、積層セラミック基板10の表面10fに導電性ペーストPを載せたのち、この導電性ペーストPを積層セラミック基板10の表面10fに沿って擦り付けて当該表面10fに形成した凹部16に埋め込めば、焼成誤差を考慮することなく、積層セラミック基板10の表面10f上の所望の位置に、表面実装部品Dの固定部11を形成することができる。
従って、かかる構成によれば、積層セラミックプレートを焼成して積層セラミック基板10を形成するにあたり、焼成により積層セラミック基板10に寸法誤差が生じても、かかる寸法誤差に係らず、当該積層セラミック基板10上の所望する位置に表面実装部品Dの固定部11を形成できるため、焼成に起因する歩留りの悪化を改善し、結果として、全体としての歩留りを良くすることができる。
更に、かかる構成によれば、上述した技術技術のように、印刷マスク等の積層セラミック基板10と異なる備品を別途使用する必要がない。このため、印刷マスク等の備品を使用した時の、備品使用後の洗浄等の煩雑な処理が不要となり、作業性も向上する。
上述の固定部形成方法で積層セラミック基板10に表面実装部品Dの固定部11を形成した場合、図6にて説明のチップマウンタM等を用いて、図2(a)に示すように表面実装部品Dを搭載する。
本発明に従い積層セラミック基板10に形成した固定部11に表面実装部品Dを固定するに当たっては、本発明である表面実装部品の固定方法の第一の形態として、図2(a)に示すように、表面実装部品Dの端子を突起tpとし、当該突起tpを凹部16に埋め込まれた状態の固定部11に押圧させて当該表面実装部品Dを固定することが好ましい。
即ち、図6(a)に示すようにチップマウンタM等を用いて、表面実装部品Dの突起tpを凹部16に埋め込まれた状態の固定部11に押し付けて積層セラミック基板10上に固定したのち、硬化炉で加熱して銀ペーストからなる導電性ペーストPを熱硬化させる。これにより、積層セラミック基板10上に表面実装部品Dが固定された実装基板が完成する。
この場合、セルフアライメントの効果が小さい銀ペーストを導電性ペーストPとして使用した場合でも、精度の良い部品搭載技術を用いることなく、表面実装部品Dの容易な組み付けを実現することができる。
図3(a)〜(c)はそれぞれ、表面実装部品Dを固定するための第二の形態として、表面実装部品Dの端子である突起tpをワイヤ状にして突起tpの間隔を狭小化したものである。このようにワイヤ状に狭小化すれば、固定部11又は凹部16に対する挿入が更に容易になる。なお、本形態では、積層セラミック基板10を3層構造としている。
図3(a)に示す積層セラミック基板10は、基板焼成により基準サイズに収縮したものである。これに対し、図3(b)に示す積層セラミック基板10は、基板焼成により基準サイズまで収縮しない場合(+ΔL;ΔL>0)である。本発明に係る積層セラミック基板10は、図3(b)の状態を参照して、2つの凹部16間の最小間隔(L3+ΔL)を、表面実装部品Dの突起tpの最小間隔L1よりも狭くなるようにしている。これにより、積層セラミック基板10が、図3(b)に示すように、基板焼成により基準サイズまで収縮しなくても、こうした小さな収縮に対応させることができる。
また、図3(c)に示す積層セラミック基板10は、基板焼成により基準サイズよりも更に収縮した場合(−ΔL;ΔL>0)である。本発明に係る積層セラミック基板10は、図3(c)の状態を参照して、2つの凹部16間の最大間隔(L4−ΔL)を、表面実装部品Dの突起tpの最大間隔L2よりも広くなるようにしている。これにより、積層セラミック基板10が、図3(c)に示すように、基板焼成により基準サイズ以上に収縮しても、こうした大きな収縮に対応させることができる。
更に、本発明である固定部形成方法の第二の形態として、表面層12は、凹部16を形作る表面部分として、図2(b)に示すように隣接層13から剥離させることができる。この場合、導電性ペーストPを塗り込んだのち、図2(b)に示すように、隣接層13から表面層12を剥がせば、隣接層13を最外層とする積層セラミック基板10上の該当部分にのみ、導電性ペーストPが残る。これにより、隣接層13を最外層とする積層セラミック基板10上の目的の箇所に、隣接層13の表面13f上から突出してなる固定部11を備えるプリント基板が完成する。
上述の固定部形成方法で積層セラミック基板10に凸状の固定部11を形成した場合、図6で説明した手順に沿って、チップマウンタM等を用いて表面実装部品Dを搭載する。
即ち、先ず図6(a)に示すように、チップマウンタMのノズルNmに表面実装部品Dを吸着させ、当該表面実装部品Dを積層セラミック基板10上の搭載位置まで移動させる。次に、図6(b)に示すように、ノズルNmを矢印方向に下降させて表面実装部品Dを固定部11に押し付けて積層セラミック基板10上に固定したのち、硬化炉で加熱して銀ペーストからなる導電性ペーストPを熱硬化させる。これにより、積層セラミック基板10上に表面実装部品Dが固定された実装基板が完成する。
なお、図4(a)は、本発明に係る、回路パターンCpを有する積層セラミック基板10に固定部11を形成した状態を示す平面図であり、図4(b)は、同セラミック基板10の固定部11に表面実装部品Dを固定した状態を仮想線で示す平面図である。
上述したところは、本発明の好適な形態を示したものであるが、特許請求の範囲内において、種々の変更を加えることができる。例えば、上述した形態の各構成要素は、用途等に応じて適宜組み合わせることができる。
(a),(b)はそれぞれ、本発明の第一の形態であるセラミック基板に表面実装部品を固定するにあたり、積層セラミック基板の表面に導電性ペーストを塗布して固定部を形成するための方法を説明する模式断面図である。 (a),(b)はそれぞれ、本発明に従う方法で表面実装部品を固定するための第一の形態を説明する模式断面図及び、積層セラミック基板の表面に導電性ペーストを塗布して固定部を形成するための第三の形態を説明する模式断面図である。 (a)-(c)はそれぞれ、表面実装部品の端子をワイヤ状に狭小化した突起として当該表面実装部品を固定するための第二の形態を説明する模式断面図、同形態の基板焼成により基準サイズまで収縮しなかった場合を示す模式断面図及び、同形態の基板焼成により基準サイズよりも収縮した場合を示す模式断面図である。 (a),(b)はそれぞれ、回路パターンを有する本発明に係る積層セラミック基板に固定部を形成した状態を示す平面図及び、同セラミック基板の固定部に表面実装部品を固定した状態を仮想線で示す平面図である。 (a)〜(c)はそれぞれ、従来方法を用いて回路パターンを有する基板に表面実装部品を固定するにあたり、基板の表面に導電性ペーストを塗布して固定部を形成するための方法を説明する模式断面図である。 (a),(b)はそれぞれ、同従来方法で固定部を形成した基板に表面実装部品を固定するための方法を説明する模式断面図である。
符号の説明
10 積層セラミック基板
10f 積層セラミック基板(第1層)の表面
11 固定部
12 第1層(表面層)
13 第2層(隣接層)
13f 第2層の表面
14 第3層
15 第4層
16 凹部
Cp 回路パターン
D 表面実装部品
tp 端子突起
M チップマウンタ
Nm チップマウンタノズル
P ペースト

Claims (5)

  1. 積層セラミック基板の表面に、表面実装部品の固定部を形成する方法であって、
    前記積層セラミック基板の表面に導電性ペーストを載せたのち、この導電性ペーストを前記積層セラミック基板の表面に沿って擦り付けて当該表面に形成した凹部に埋め込んで前記固定部を形成することを特徴とする、積層セラミック基板に表面実装部品の固定部を形成する方法。
  2. 前記導電性ペーストを前記凹部に埋め込んだ後、当該凹部を有する表面層を剥離させることを特徴とする、請求項1に記載の積層セラミック基板に表面実装部品の固定部を形成する方法。
  3. 請求項1又は2に記載の方法により前記積層セラミック基板の前記凹部に前記導電性ペーストを埋め込んで前記固定部に形成した後、当該固定部に表面実装部品を固定する方法であって、
    前記表面実装部品の端子を突起とし、当該突起を前記凹部に埋め込まれた状態の前記固定部に押圧させて当該表面実装部品を固定することを特徴とする、積層セラミック基板に形成した固定部に表面実装部品を固定する方法。
  4. 表面実装部品を固定するための導電性ペーストが塗布される、積層セラミック基板であって、
    この積層セラミック基板の表面層に、前記導電性ペーストを埋め込む凹部を備えることを特徴とする、積層セラミック基板。
  5. 前記表面層を剥離可能としたことを特徴とする、請求項4に記載の積層セラミック基板。
JP2006219723A 2006-08-11 2006-08-11 積層セラミック基板に表面実装部品の固定部を形成する方法及び、その固定部に表面実装部品を固定する方法、並びに、これらの方法に用いる積層セラミック基板 Pending JP2008047613A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006219723A JP2008047613A (ja) 2006-08-11 2006-08-11 積層セラミック基板に表面実装部品の固定部を形成する方法及び、その固定部に表面実装部品を固定する方法、並びに、これらの方法に用いる積層セラミック基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006219723A JP2008047613A (ja) 2006-08-11 2006-08-11 積層セラミック基板に表面実装部品の固定部を形成する方法及び、その固定部に表面実装部品を固定する方法、並びに、これらの方法に用いる積層セラミック基板

Publications (1)

Publication Number Publication Date
JP2008047613A true JP2008047613A (ja) 2008-02-28

Family

ID=39181086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006219723A Pending JP2008047613A (ja) 2006-08-11 2006-08-11 積層セラミック基板に表面実装部品の固定部を形成する方法及び、その固定部に表面実装部品を固定する方法、並びに、これらの方法に用いる積層セラミック基板

Country Status (1)

Country Link
JP (1) JP2008047613A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02158191A (ja) * 1988-12-12 1990-06-18 Furukawa Electric Co Ltd:The 部品実装回路基板の製造方法
JPH03284894A (ja) * 1990-03-30 1991-12-16 Kyocera Corp 厚膜回路基板及びその製造方法
JPH07202422A (ja) * 1993-02-02 1995-08-04 Matsushita Electric Ind Co Ltd セラミック基板とその製造方法
JPH07335992A (ja) * 1994-06-13 1995-12-22 Sony Corp 配線基板と配線基板の製造方法
JPH0983141A (ja) * 1995-09-08 1997-03-28 Matsushita Electric Ind Co Ltd セラミック多層基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02158191A (ja) * 1988-12-12 1990-06-18 Furukawa Electric Co Ltd:The 部品実装回路基板の製造方法
JPH03284894A (ja) * 1990-03-30 1991-12-16 Kyocera Corp 厚膜回路基板及びその製造方法
JPH07202422A (ja) * 1993-02-02 1995-08-04 Matsushita Electric Ind Co Ltd セラミック基板とその製造方法
JPH07335992A (ja) * 1994-06-13 1995-12-22 Sony Corp 配線基板と配線基板の製造方法
JPH0983141A (ja) * 1995-09-08 1997-03-28 Matsushita Electric Ind Co Ltd セラミック多層基板の製造方法

Similar Documents

Publication Publication Date Title
JP3666955B2 (ja) 可撓性回路基板の製造法
KR20040101000A (ko) 전자 회로의 접속 구조와 그 접속 방법
US20130213695A1 (en) Method of manufacturing flying tail type rigid-flexible printed circuit board and flying tail type rigid-flexible printed circuit board manufactured by the same
WO2019181626A1 (ja) 電子回路装置および回路基板の製造方法
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2006261598A (ja) シールドケースを有する電子部品
JP5426567B2 (ja) プリント回路基板及びその製造方法並びにプリント回路基板製造用のパネル
JP2009124080A (ja) プリント配線板、及び電子機器
JP2006319197A (ja) フレックスリジッド基板
JP2008047613A (ja) 積層セラミック基板に表面実装部品の固定部を形成する方法及び、その固定部に表面実装部品を固定する方法、並びに、これらの方法に用いる積層セラミック基板
JP4381248B2 (ja) 電極端子の固定構造およびその固定方法
JPH10117057A (ja) プリント基板への実装方法及びプリント基板
JP2004303944A (ja) モジュール基板及びその製造方法
JP2005332906A (ja) フレキシブルプリント配線板及びその製造方法
JP2005353751A (ja) プリント配線基板
JP5413748B2 (ja) プリント配線基板及びその製造方法
WO2016185607A1 (ja) プリント配線基板及びプリント配線基板の製造方法
JP7427378B2 (ja) プリント基板
TW560231B (en) Fabrication method of circuit board
JP2009010257A (ja) はんだ印刷方法と、そのためのマスクと、はんだ印刷した基板
JP2005294650A (ja) 回路基板およびその製造方法
TW201440583A (zh) 具有對應焊墊結構設計之線路板
JP2008060404A (ja) フレキシブル配線基板およびフレキシブル配線基板の作製方法
TW201119536A (en) Method of manufacturing insulating protective layer of printed circuit board
JP2011044683A (ja) セラミック基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20080208

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20090521

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090722

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090722

RD04 Notification of resignation of power of attorney

Effective date: 20090722

Free format text: JAPANESE INTERMEDIATE CODE: A7424

A131 Notification of reasons for refusal

Effective date: 20100126

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100608