TW201909348A - 封裝結構及其製造方法 - Google Patents
封裝結構及其製造方法 Download PDFInfo
- Publication number
- TW201909348A TW201909348A TW106123710A TW106123710A TW201909348A TW 201909348 A TW201909348 A TW 201909348A TW 106123710 A TW106123710 A TW 106123710A TW 106123710 A TW106123710 A TW 106123710A TW 201909348 A TW201909348 A TW 201909348A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- resin
- circuit layer
- sealant
- composite
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
一種封裝結構,包括金屬層、非導體無機材料與有機材料的複合層、封膠、晶片、線路層結構以及絕緣保護層。非導體無機材料與有機材料的複合層配置於金屬層上。封膠結合於非導體無機材料與有機材料的複合層上。晶片嵌埋於封膠中,且晶片具有複數個電極墊。線路層結構形成於封膠以及晶片上。線路層結構包括至少一介電層以及至少一線路層,介電層具有複數個導電盲孔,線路層位於介電層上,且最底層之線路層藉由導電盲孔電性連接於電極墊。絕緣保護層形成於線路層結構上。絕緣保護層具有複數個開口,使得線路層結構之部分表面外露於開口中。
Description
本發明是有關於一種封裝結構及其製造方法。
隨著半導體封裝技術的演進,除了傳統打線式(Wire bonding)半導體封裝技術以外,目前半導體裝置(Semiconductor device)已開發出不同的封裝型態,例如直接在封裝基板(package substrate)中嵌埋並電性整合具有積體電路之半導體晶片,以縮減整體體積並提昇電性功能。
為了符合縮短導線長度及降低整體結構厚度、及因應高頻化、微小化的趨勢要求,遂發展出於無核心層(coreless)之承載板上對嵌埋晶片基板進行加工的方法。然而,由於無核心層之承載板缺乏硬質之核心板體作支撐,導致強度不足,因而整體結構容易發生翹曲(warpage)現象。
有鑑於此,本發明之一目的在於提出一種可解決上述問題的封裝結構及其製造方法。
為了達到上述目的,依據本發明之一實施方式, 一種封裝結構,包括金屬層、非導體無機材料與有機材料的複合層、封膠、晶片、線路層結構以及絕緣保護層。非導體無機材料與有機材料的複合層配置於金屬層上。封膠結合於非導體無機材料與有機材料的複合層上。晶片嵌埋於封膠中,且晶片具有複數個電極墊,電極墊外露於封膠。線路層結構形成於封膠以及晶片上。線路層結構包括至少一介電層以及至少一線路層,介電層具有複數個導電盲孔,線路層位於介電層上,並延伸至導電盲孔中,且最底層之線路層藉由導電盲孔電性連接於電極墊。絕緣保護層形成於線路層結構上。絕緣保護層具有複數個開口,使得線路層結構之部分表面外露於開口中。
於本發明之一或多個實施方式中,上述的晶片具有晶片底面,晶片底面外露於封膠。
於本發明之一或多個實施方式中,上述的非導體無機材料與有機材料的複合層的材質包括由一陶瓷材料與一高分子材料所組成的一複合材料。
於本發明之一或多個實施方式中,上述的陶瓷材料包括氧化鋯、氧化鋁、氮化矽、碳化矽、氧化矽或前述之組合,而該高分子材料包括環氧樹脂、聚亞醯胺、液晶聚合物、甲基丙烯酸酯型樹脂、乙烯苯基型樹脂、烯丙基型樹脂、聚丙烯酸酯型樹脂、聚醚型樹脂、聚烯烴型樹脂、聚胺型樹脂、聚矽氧烷型樹脂或前述之組合。
於本發明之一或多個實施方式中,上述的非導體無機材料與有機材料的複合層為一仿珍珠層。
依據本發明之另一實施方式,一種封裝結構的製 造方法包括下列步驟。首先,提供承載板,承載板包括具有相對兩表面之支持層、配置於兩表面上之剝離層,以及配置於剝離層上之金屬層。接著,配置非導體無機材料與有機材料的複合層於金屬層上。然後,結合嵌埋晶片基板於非導體無機材料與有機材料的複合層上,其中嵌埋晶片基板包括複數個晶片以及封膠,晶片嵌埋於封膠中,且晶片具有複數個電極墊,電極墊外露於封膠。接著,形成線路層結構於嵌埋晶片基板上,其中線路層結構包括至少一介電層以及至少一線路層,其中介電層具有複數個導電盲孔,線路層位於介電層上,並延伸至該些導電盲孔中,且最底層之線路層藉由導電盲孔電性連接於電極墊。然後,形成絕緣保護層於線路層結構上,其中絕緣保護層具有複數個開口,使得線路層結構之部分表面外露於開口中。最後,移除支持層以及剝離層以形成兩封裝基板,以及切割封裝基板,以得到複數個封裝結構。
於本發明之一或多個實施方式中,上述的封膠具有封膠底面,晶片具有晶片底面,上述的結合各該些嵌埋晶片基板於各該些非導體無機材料與有機材料的複合層上的步驟包括下列步驟。研磨封膠底面至外露出晶片底面,以形成一研磨後的嵌埋晶片基板;以及結合研磨後的嵌埋晶片基板於非導體無機材料與有機材料的複合層上。
於本發明之一或多個實施方式中,上述的非導體無機材料與有機材料的複合層的材質包括由一陶瓷材料與一高分子材料所組成的一複合材料。
於本發明之一或多個實施方式中,上述的陶瓷材 料包括氧化鋯、氧化鋁、氮化矽、碳化矽、氧化矽或前述之組合,而該高分子材料包括環氧樹脂、聚亞醯胺、液晶聚合物、甲基丙烯酸酯型樹脂、乙烯苯基型樹脂、烯丙基型樹脂、聚丙烯酸酯型樹脂、聚醚型樹脂、聚烯烴型樹脂、聚胺型樹脂、聚矽氧烷型樹脂或前述之組合。
於本發明之一或多個實施方式中,上述的非導體無機材料與有機材料的複合層為一仿珍珠層。
綜上所述,本發明的封裝結構及其製造方法係在非導體無機材料與有機材料的複合層上形成封裝基板,也就是說,可將非導體無機材料與有機材料的複合層視為一強化層,其相較於一般的介電層及封裝材料具有較高的硬度。因此,本發明的封裝結構及其製造方法可透過非導體無機材料與有機材料的複合層來強化整體的結構強度,以防止承載板產生翹曲現象,藉此不但可以提升製程良率,也能提升封裝結構的可靠度。
以上所述僅係用以闡述本發明所欲解決的問題、解決問題的技術手段、及其產生的功效等等,本發明之具體細節將在下文的實施方式及相關圖式中詳細介紹。
10‧‧‧承載板
100‧‧‧支持層
100A、100B‧‧‧表面
102‧‧‧剝離層
104‧‧‧金屬層
106‧‧‧非導體無機材料與有機材料的複合層
108‧‧‧第一介電層
108H‧‧‧第一導電盲孔
110‧‧‧第一線路層
112‧‧‧絕緣保護層
112O‧‧‧開口
12‧‧‧嵌埋晶片基板
12A‧‧‧研磨後的嵌埋晶片基板
12S‧‧‧基板底面
120‧‧‧晶片
120P‧‧‧電極墊
120S‧‧‧晶片底面
122‧‧‧封膠
122S‧‧‧封膠底面
14‧‧‧線路層結構
16‧‧‧封裝基板
18、18A‧‧‧封裝結構
208‧‧‧第二介電層
208H‧‧‧第二導電盲孔
210‧‧‧第二線路層
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂,所附圖式之說明如下:第1A~1G圖為本發明一實施方式之封裝結構的製造方法的各步驟的剖面圖。
第2A~2B圖為本發明另一實施方式之封裝結構的製造方法的局部步驟的剖面圖。
第3圖為根據第2A~2B圖的製造方法所得到之封裝結構的剖面圖。
以下將以圖式揭露本發明之複數個實施方式,為明確說明起見,許多實務上的細節將在以下敘述中一併說明。然而,應瞭解到,這些實務上的細節不應用以限制本發明。也就是說,在本發明部分實施方式中,這些實務上的細節是非必要的。此外,為簡化圖式起見,一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
第1A~1G圖為本發明一實施方式之封裝結構18的製造方法的各步驟的剖面圖。首先,如第1A圖所示,提供承載板10,承載板10包括具有相對兩表面100A、100B之支持層100、配置於相對兩表面100A、100B上之剝離層102,以及配置於剝離層102上之金屬層104。支持層100之材質例如可以是雙順丁烯二酸醯亞胺/三氮阱(Bismaleimide triazine,BT)等的有機聚合材料,且支持層100亦可為相對兩表面100A、100B全面結合有介電材(例如為預浸材(prepreg))之銅箔基板(Copper Clad Laminate,CCL)(圖未示)。剝離層102可為離型膜(release film),或者可運用其他技術來提供剝離層102,如:Mitsui、Nippon-Denk、Furukawa、或Olin等公司所提供之銅箔結合剝離層等材料。金屬層104的厚度可選自1微米 至10微米的範圍,且金屬層104之材質可為銅。
在一些實施方式中,支持層100之相對兩表面100A、100B與剝離層102之間亦可包括另一金屬層,且該另一金屬層的厚度可選自5微米至40微米的範圍,其材料可相同或不同於金屬層104,例如可為銅。
接著,如第1B圖所示,配置非導體無機材料與有機材料的複合層106於金屬層104上。
進一步來說,本實施例的非導體無機材料與有機材料的複合層106的材質例如是由一陶瓷材料與一高分子材料所組成的一複合材料,其中陶瓷材料包括氧化鋯、氧化鋁、氮化矽、碳化矽、氧化矽或前述之組合,而高分子材料包括環氧樹脂、聚亞醯胺、液晶聚合物、甲基丙烯酸酯型樹脂、乙烯苯基型樹脂、烯丙基型樹脂、聚丙烯酸酯型樹脂、聚醚型樹脂、聚烯烴型樹脂、聚胺型樹脂、聚矽氧烷型樹脂或前述之組合。陶瓷材料可以是陶瓷層片或陶瓷粉末,但本實施例的陶瓷材料並不以此為限。
在陶瓷粉末實施例中,非導體無機材料與有機材料的複合層106的製作方法可運用真空浸漬技術將高分子材料浸滲於陶瓷粉末中,以製備出由陶瓷粉末與高分子材料組成之複合材料所構成的非導體無機材料與有機材料的複合層106。高分子材料例如是環氧系樹脂和醯亞胺系樹脂的感光性樹脂組合物的實施例中,例如透過熱壓合或者真空浸漬後照射紫外光及加熱的方式將非導體無機材料與有機材料的複合層106配置於金屬層104上。
在陶瓷層片實施例中,非導體無機材料與有機材料的複合層106的製作方法可運用真空浸漬技術將高分子材料浸滲於陶瓷層片中,以製備出由陶瓷層片與高分子材料組成之複合材料所構成的非導體無機材料與有機材料的複合層106。然而,本實施例的非導體無機材料與有機材料的複合層106的製造方法並不以此為限,亦可採用其他能夠使高分子材料與陶瓷材料形成複合材料的方法。在陶瓷層片實施例中,更詳細而言,非導體無機材料與有機材料的複合層106包含有機質與無機物的複合組成(例如高分子材料與陶瓷層片的複合組成),基於有機質對無機物的黏附作用,非導體無機材料與有機材料的複合層106的陶瓷層片具有片狀、磚狀或其組合排列的微觀層疊結構,這種排列抑制了橫向破裂力量的傳導,進而顯著地增加其堅硬度。如此一來,使得材質堅固而具有彈性,能夠提高陶瓷強度並改善陶瓷脆性,同時具有極好的韌性。非導體無機材料與有機材料的複合層106可為一仿珍珠層(imitation nacreous layer)。
此處,非導體無機材料與有機材料的複合層106的楊氏係數例如為介於20GPa至100GPa之間。相較於習知常用的介電層(其楊氏係數不大於10GPa)以及封裝材料(其楊氏係數不大於20GPa)而言,本實施例的非導體無機材料與有機材料的複合層106具有極好的硬度,可有效強化封裝結構的結構強度。
然後,如第1C圖所示,結合嵌埋晶片基板12於非導體無機材料與有機材料的複合層106上,其中嵌埋晶片基板 12包括複數個晶片120以及封膠122,這些晶片120嵌埋於封膠122中,且各個晶片120具有複數個電極墊120P,電極墊120P外露於封膠122。
結合嵌埋晶片基板12於非導體無機材料與有機材料的複合層106上的方法例如可藉由一黏著層(圖未示)來進行。具體而言,可先將黏著層黏著於嵌埋晶片基板12之基板底面12S,再將嵌埋晶片基板12結合於非導體無機材料與有機材料的複合層106上。上述之黏著層可包括散熱性強或耐高溫之散熱劑,但本發明不以此為限。
接著,如第1D~1E圖所示,形成線路層結構14於嵌埋晶片基板12上,其中各個線路層結構14包括至少一介電層以及至少一線路層,各個介電層具有複數個導電盲孔,各個線路層分別位於各個介電層上,並延伸至導電盲孔中,且最底層之線路層藉由導電盲孔電性連接於電極墊120P。
構成線路層結構14之最小單位為至少一介電層以及至少一線路層,本發明所屬技術領域中具有通常知識者可以視實際需要彈性選擇介電層以及線路層的層數。在本實施方式中,將以線路層結構14包括兩層介電層(第一介電層108、第二介電層208)以及兩層線路層(第一線路層110、第二線路層210)為例說明。
首先,如第1D圖所示,形成第一介電層108於嵌埋晶片基板12上,其中各個第一介電層108具有複數個第一導電盲孔108H。第一介電層108之材質可包含樹脂與玻璃纖維。樹脂可為酚醛樹脂、環氧樹脂、聚亞醯胺樹脂或聚四氟乙烯。 或者,第一介電層108之材質也可包含感光介電材(PhotoimageableDielectric,PID)。第一介電層108的形成方法例如可為層壓(Lamination)。第一導電盲孔108H的形成方法包括但不限於對第一介電層108用雷射燒蝕(Laser ablation),或是第一介電層108之材質選用感光介電材以曝光顯影形成第一導電盲孔108H。
請繼續參照第1D圖。然後,形成第一線路層110於第一介電層108上,第一線路層110並延伸至第一導電盲孔108H中,使得第一線路層110藉由第一導電盲孔108H電性連接於電極墊120P。第一線路層110的形成方法例如可為:首先在第一介電層108上形成例如是乾膜的光阻層(圖未示),光阻層再經由微影製程而圖案化露出部分第一介電層108,之後再進行電鍍製程與光阻層的移除製程而形成第一線路層110。第一線路層110之材質例如可為銅。
在一些實施方式中,可於形成第一線路層110之前,先在第一介電層108上形成晶種層(seed layer)。晶種層可為單層結構或是由不同材料之子層所組成的多層結構,例如可為包含鈦層以及位於鈦層上的銅層之金屬層。晶種層的形成方法包括但不限於物理方式,例如濺鍍鈦銅,或者化學方式,例如化鍍鈀銅加電鍍銅。
接著,如第1E圖所示,形成第二介電層208於第一介電層108以及第一線路層110上,其中第二介電層208具有複數個第二導電盲孔208H。然後,形成第二線路層210於第二介電層208上,第二線路層210並延伸至第二導電盲孔208H 中,使得第二線路層210藉由第二導電盲孔208H電性連接於第一線路層110。
如此,即形成了線路層結構14於嵌埋晶片基板12上,其中線路層結構14包括第一介電層108、第一線路層110、第二介電層208以及第二線路層210。第一介電層108具有複數個第一導電盲孔108H,第一線路層110藉由第一導電盲孔108H電性連接於電極墊120P。第二介電層208具有複數個第二導電盲孔208H,第二線路層210藉由第二導電盲孔208H電性連接於第一線路層110。也就是說,線路層結構14包括至少一介電層(第一介電層108、第二介電層208)以及至少一線路層(第一線路層110、第二線路層210),各個介電層具有複數個導電盲孔(第一導電盲孔108H、第二導電盲孔208H),各個線路層分別位於各個介電層上,並延伸至導電盲孔中,且最底層之線路層(第一線路層110)藉由導電盲孔(第一導電盲孔108H)電性連接於電極墊120P。
有關第二介電層208、第二線路層210以及第二導電盲孔208H之形成方法和材質例如可分別與前述第一介電層108、第一線路層110以及第一導電盲孔108H之形成方法和材質相同,在此不再贅述。此外,於第二線路層210形成之前,亦可先在第二介電層208上形成前述之晶種層,在此不再贅述。
請繼續參照第1E圖。然後,形成絕緣保護層112於線路層結構14上,其中各個絕緣保護層112具有複數個開口112O,使得線路層結構14之部分表面外露於開口112O中。具體而言,如第1E圖所示,線路層結構14最外層之第二線路層 210之部分表面外露於開口112O中。
絕緣保護層112之材質可為防焊材料,也可為樹脂材料,例如環氧樹脂。或者,絕緣保護層112之材質也可與上述第一介電層108或第二介電層208之材質一致。絕緣保護層112的形成方法可為貼合、印刷或塗佈等方式。
接著,如第1F圖所示,移除支持層100以及剝離層102以形成兩封裝基板16。因此,相較於傳統單面製作容易因為結構的不對稱而導致發生翹曲現象,本實施方式藉由同時於支持層100之相對兩表面100A、100B上進行相同製程來形成上下對稱的兩封裝基板16,可以避免支持層100兩端發生翹曲現象,以提升整體封裝結構的可靠度。
最後,如第1G圖所示,切割封裝基板16,以得到複數個封裝結構18。由此可知,若每個封裝基板16能夠產生N個封裝結構18,則經由第1A~1F圖的製造方法所形成的兩個封裝基板16就能產生2N個封裝結構18,因而能夠有效地提升產品生產的數量。
如此,即完成了本實施方式之封裝結構18,其包括:金屬層104、非導體無機材料與有機材料的複合層106、封膠122、晶片120、線路層結構14以及絕緣保護層112。非導體無機材料與有機材料的複合層106配置於金屬層104上。封膠122結合於非導體無機材料與有機材料的複合層106上。晶片120嵌埋於封膠122中,且晶片120具有複數個電極墊120P,電極墊120P外露於封膠122。線路層結構14形成於封膠122以及晶片120上。線路層結構14包括至少一介電層以及 至少一線路層,介電層具有複數個導電盲孔,線路層位於介電層上,並延伸至導電盲孔中,且最底層之線路層藉由導電盲孔電性連接於電極墊120P。絕緣保護層112形成於線路層結構14上。絕緣保護層112具有複數個開口112O,使得線路層結構14之部分表面外露於開口112O中。
本發明的封裝結構18及其製造方法係在非導體無機材料與有機材料的複合層106上形成封裝基板16,也就是說,可將非導體無機材料與有機材料的複合層106視為一強化層,其相較於一般的介電層及封裝材料具有較高的硬度。因此,本發明的封裝結構18及其製造方法可透過非導體無機材料與有機材料的複合層106來強化整體的結構強度,以防止承載板產生翹曲現象,藉此不但可以提升製程良率,也能提升封裝結構18的可靠度。
不僅如此,由於封裝結構18之底部具有金屬層104,因此晶片120所產生的熱能可以藉由金屬層104的傳導而排除,進而達到散熱的效果。
第2A~2B圖為本發明另一實施方式之封裝結構18A的製造方法的局部步驟的剖面圖。第3圖為根據第2A~2B圖的製造方法所得到之封裝結構18A的剖面圖。本實施方式的封裝結構18A的製造方法與上述的封裝結構18的製造方法相似,兩者的差異在於:結合嵌埋晶片基板12於非導體無機材料與有機材料的複合層106上的步驟更包括研磨封膠底面122S至外露出晶片底面120S的子步驟。
請同時參照第2A圖以及第1C圖。本實施方式與 第1C圖所示的步驟之差異在於,在將嵌埋晶片基板12結合於非導體無機材料與有機材料的複合層106上之前,研磨封膠底面122S至外露出晶片底面120S,以形成一研磨後的嵌埋晶片基板12A。研磨封膠底面122S的方法例如可為化學機械研磨(Chemical-Mechanical Polishing,CMP)。
接著,如第2B圖所示,結合研磨後的嵌埋晶片基板12A於非導體無機材料與有機材料的複合層106上。也就是說,當研磨後的嵌埋晶片基板12A結合至非導體無機材料與有機材料的複合層106上時,晶片底面120S是外露於封膠122的。
此處結合研磨後的嵌埋晶片基板12A於非導體無機材料與有機材料的複合層106上的方法例如可藉由一黏著層(圖未示)來進行,具體步驟可參考前一個實施方式,在此不再贅述。
然後,再接續第1D~1G圖的步驟即可得到如第3圖所示之封裝結構18A。在本實施方式中,由於晶片底面120S外露於封膠122,不但使金屬層104能夠更有效地傳導晶片120所產生的熱能,進一步提升了散熱效果,同時也減少了封裝結構18A的厚度,有利於產品的薄型化設計。
由以上對於本發明之具體實施方式之詳述,可以明顯地看出,本發明的封裝結構及其製造方法係在非導體無機材料與有機材料的複合層上形成封裝基板,也就是說,可將非導體無機材料與有機材料的複合層視為一強化層,其相較於一般的介電層及封裝材料具有較高的硬度。因此,本發明的封裝結構及其製造方法可透過非導體無機材料與有機材料的複合 層來強化整體的結構強度,以防止承載板產生翹曲現象,藉此不但可以提升製程良率,也能提升封裝結構的可靠度。
雖然本發明已以實施方式揭露如上,然其並不用以限定本發明,任何熟習此技藝者,在不脫離本發明的精神和範圍內,當可作各種的更動與潤飾,因此本發明的保護範圍當視後附的申請專利範圍所界定者為準。
Claims (10)
- 一種封裝結構,包括:一金屬層;一非導體無機材料與有機材料的複合層,配置於該金屬層上;一封膠,結合於該非導體無機材料與有機材料的複合層上;一晶片,嵌埋於該封膠中,且該晶片具有複數個電極墊,該些電極墊外露於該封膠;一線路層結構,形成於該封膠以及該晶片上,其中該線路層結構包括至少一介電層以及至少一線路層,該介電層具有複數個導電盲孔,該線路層位於該介電層上,並延伸至該些導電盲孔中,且最底層之該線路層藉由該些導電盲孔電性連接於該些電極墊;以及一絕緣保護層,形成於該線路層結構上,其中該絕緣保護層具有複數個開口,使得該線路層結構之部分表面外露於該些開口中。
- 如請求項1所述之封裝結構,其中該晶片具有一晶片底面,該晶片底面外露於該封膠。
- 如請求項1至2中任一項所述之封裝結構,其中該非導體無機材料與有機材料的複合層的材質包括由一陶瓷材料與一高分子材料所組成的一複合材料。
- 如請求項3所述之封裝結構,其中該陶瓷材料包括氧化鋯、氧化鋁、氮化矽、碳化矽、氧化矽或前述之組合,而該高分子材料包括環氧樹脂、聚亞醯胺、液晶聚合物、甲基丙烯酸酯型樹脂、乙烯苯基型樹脂、烯丙基型樹脂、聚丙烯酸酯型樹脂、聚醚型樹脂、聚烯烴型樹脂、聚胺型樹脂、聚矽氧烷型樹脂或前述之組合。
- 如請求項1所述之封裝結構,其中該非導體無機材料與有機材料的複合層為一仿珍珠層。
- 一種封裝結構的製造方法,包括:提供一承載板,該承載板包括具有相對兩表面之一支持層、配置於各該兩表面上之一剝離層,以及配置於各該些剝離層上之一金屬層;配置一非導體無機材料與有機材料的複合層於各該些金屬層上;結合一嵌埋晶片基板於各該些非導體無機材料與有機材料的複合層上,其中各該些嵌埋晶片基板包括複數個晶片以及一封膠,該些晶片嵌埋於該封膠中,且各該些晶片具有複數個電極墊,該些電極墊外露於該封膠;形成一線路層結構於各該些嵌埋晶片基板上,其中各該些線路層結構包括至少一介電層以及至少一線路層,該介電層具有複數個導電盲孔,該線路層位於該介電層上,並延伸至該些導電盲孔中,且最底層之該線路層藉由該些導電盲孔電性連接於該些電極墊; 形成一絕緣保護層於各該些線路層結構上,其中各該些絕緣保護層具有複數個開口,使得各該些線路層結構之部分表面外露於該些開口中;移除該支持層以及該些剝離層以形成兩封裝基板;以及切割各該些封裝基板,以得到複數個封裝結構。
- 如請求項6所述之製造方法,其中各該些封膠具有一封膠底面,各該些晶片具有一晶片底面,其中結合各該些嵌埋晶片基板於各該些非導體無機材料與有機材料的複合層上的步驟包括:研磨該封膠底面至外露出該晶片底面,以形成一研磨後的嵌埋晶片基板;以及結合該研磨後的嵌埋晶片基板於各該些非導體無機材料與有機材料的複合層上。
- 如請求項6至7中任一項所述之製造方法,其中各該些非導體無機材料與有機材料的複合層的材質包括由一陶瓷材料與一高分子材料所組成的一複合材料。
- 如請求項8所述之製造方法,其中該陶瓷材料包括氧化鋯、氧化鋁、氮化矽、碳化矽、氧化矽或前述之組合,而該高分子材料包括環氧樹脂、聚亞醯胺、液晶聚合物、甲基丙烯酸酯型樹脂、乙烯苯基型樹脂、烯丙基型樹脂、聚丙烯酸酯型樹脂、聚醚型樹脂、聚烯烴型樹脂、聚胺型樹脂、聚矽氧烷型樹脂或前述之組合。
- 如請求項6所述之製造方法,其中各該些非導體無機材料與有機材料的複合層為一仿珍珠層。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106123710A TWI621224B (zh) | 2017-07-14 | 2017-07-14 | 封裝結構及其製造方法 |
US16/379,816 US11445617B2 (en) | 2011-10-31 | 2019-04-10 | Package structure and manufacturing method thereof |
US16/672,512 US20200068721A1 (en) | 2011-10-31 | 2019-11-03 | Package structure and manufacturing method thereof |
US17/194,323 US11895780B2 (en) | 2011-10-31 | 2021-03-08 | Manufacturing method of package structure |
US17/818,006 US20220375919A1 (en) | 2011-10-31 | 2022-08-08 | Manufacturing method of package structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106123710A TWI621224B (zh) | 2017-07-14 | 2017-07-14 | 封裝結構及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI621224B TWI621224B (zh) | 2018-04-11 |
TW201909348A true TW201909348A (zh) | 2019-03-01 |
Family
ID=62639887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106123710A TWI621224B (zh) | 2011-10-31 | 2017-07-14 | 封裝結構及其製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI621224B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI713185B (zh) * | 2019-08-26 | 2020-12-11 | 欣興電子股份有限公司 | 封裝結構及其製造方法 |
TWI728480B (zh) * | 2019-03-26 | 2021-05-21 | 新加坡商Pep創新私人有限公司 | 封裝方法及面板組件 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11990349B2 (en) * | 2018-12-14 | 2024-05-21 | Mitsubishi Gas Chemical Company, Inc. | Method for producing package substrate for loading semiconductor device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11127664B2 (en) * | 2011-10-31 | 2021-09-21 | Unimicron Technology Corp. | Circuit board and manufacturing method thereof |
TWI579994B (zh) * | 2014-06-26 | 2017-04-21 | Siliconware Precision Industries Co Ltd | 封裝結構 |
TWI560827B (en) * | 2014-09-15 | 2016-12-01 | Siliconware Precision Industries Co Ltd | Semiconductor package and its carrier structure and method of manufacture |
US9449935B1 (en) * | 2015-07-27 | 2016-09-20 | Inotera Memories, Inc. | Wafer level package and fabrication method thereof |
-
2017
- 2017-07-14 TW TW106123710A patent/TWI621224B/zh active
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI728480B (zh) * | 2019-03-26 | 2021-05-21 | 新加坡商Pep創新私人有限公司 | 封裝方法及面板組件 |
US11062917B2 (en) | 2019-03-26 | 2021-07-13 | Pep Innovation Pte. Ltd. | Packaging method, panel assembly, wafer package and chip package |
TWI753304B (zh) * | 2019-03-26 | 2022-01-21 | 新加坡商Pep創新私人有限公司 | 封裝方法及面板組件 |
TWI755652B (zh) * | 2019-03-26 | 2022-02-21 | 新加坡商Pep創新私人有限公司 | 封裝方法、面板組件以及晶片封裝體 |
US11538695B2 (en) | 2019-03-26 | 2022-12-27 | Pep Innovation Pte. Ltd. | Packaging method, panel assembly, wafer package and chip package |
TWI796522B (zh) * | 2019-03-26 | 2023-03-21 | 新加坡商Pep創新私人有限公司 | 半導體器件封裝方法及半導體器件 |
TWI713185B (zh) * | 2019-08-26 | 2020-12-11 | 欣興電子股份有限公司 | 封裝結構及其製造方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI621224B (zh) | 2018-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI325745B (en) | Circuit board structure and fabrication method thereof | |
US11127664B2 (en) | Circuit board and manufacturing method thereof | |
JP5873323B2 (ja) | 半導体デバイスパッケージを製作するための方法 | |
US8704100B2 (en) | Heat dissipating substrate and method of manufacturing the same | |
US11895780B2 (en) | Manufacturing method of package structure | |
TW200941659A (en) | Thermally enhanced package with embedded metal slug and patterned circuitry | |
TW202139373A (zh) | 嵌入式晶片封裝及其製造方法 | |
TW200302529A (en) | Flip chip type semiconductor device and method of manufacturing the same | |
TW201232672A (en) | Package carrier and manufacturing method thereof | |
US20080145975A1 (en) | Method for fabricating circuit board structure with embedded semiconductor chip | |
TWI621224B (zh) | 封裝結構及其製造方法 | |
TWI611541B (zh) | 具有內建電性隔離件以及防潮蓋之線路板製備方法及其半導體組體 | |
TW201027697A (en) | Mount board and semiconductor module | |
US20220375919A1 (en) | Manufacturing method of package structure | |
JP3841079B2 (ja) | 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法 | |
TWI663693B (zh) | 封裝結構及其製造方法 | |
CN109273426B (zh) | 封装结构及其制造方法 | |
JP5411174B2 (ja) | 回路板およびその製造方法 | |
JP4457943B2 (ja) | 配線基板、及び配線基板の製造方法 | |
US11393761B2 (en) | Circuit board and its manufacturing method | |
TWI275150B (en) | Embedded chip package structure | |
TWI713185B (zh) | 封裝結構及其製造方法 | |
CN108012402B (zh) | 线路板及其制作方法 | |
US20200068721A1 (en) | Package structure and manufacturing method thereof | |
TWI700788B (zh) | 覆晶封裝基板及其製法 |