JP6715024B2 - 基板内層用チップ抵抗器 - Google Patents

基板内層用チップ抵抗器 Download PDF

Info

Publication number
JP6715024B2
JP6715024B2 JP2016032409A JP2016032409A JP6715024B2 JP 6715024 B2 JP6715024 B2 JP 6715024B2 JP 2016032409 A JP2016032409 A JP 2016032409A JP 2016032409 A JP2016032409 A JP 2016032409A JP 6715024 B2 JP6715024 B2 JP 6715024B2
Authority
JP
Japan
Prior art keywords
resistor
chip resistor
pair
resin layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016032409A
Other languages
English (en)
Other versions
JP2017152495A (ja
Inventor
松本 健太郎
健太郎 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2016032409A priority Critical patent/JP6715024B2/ja
Publication of JP2017152495A publication Critical patent/JP2017152495A/ja
Application granted granted Critical
Publication of JP6715024B2 publication Critical patent/JP6715024B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Details Of Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、積層回路基板等に内蔵されて使用される基板内層用チップ抵抗器関するものである。
近年、電子機器の小型・軽量化や回路構成の複雑化に伴って、チップ抵抗器を回路基板の表面だけでなく内層にも実装して部品実装密度を高めるようにした部品内蔵型回路基板が実用に供されている。
この種の部品内蔵型回路基板では、通常、絶縁性の樹脂層からなるベース基板にチップ抵抗器を埋め込んだ後、この樹脂層にレーザ光を照射してビアホールを形成すると共に、そのビアホール内に銅メッキ処理等からなる接続ビアを形成することにより、この接続ビアと内層されたチップ抵抗器の電極とを接続するようにしている。
従来より、基板内層用チップ抵抗器の表面に広い面積を有する外部電極を形成し、この外部電極に向けてビアホールを形成することにより、内層されたチップ抵抗器を介してベース基板上の配線パターン間を導通させるようにした部品内蔵型回路基板が提案されている(例えば、特許文献1参照)。
上記特許文献1に開示されたチップ抵抗器は、直方体形状の絶縁基板の表面に所定間隔を存して形成された一対の内部電極と、これら内部電極間に形成された抵抗体と、内部電極の一部を露出させると共に抵抗体の全体を覆うように形成された保護膜と、内部電極の露出部分と保護膜の端部を覆うように形成された一対の外部電極とを備えて構成されている。
このように構成された基板内層用チップ抵抗器をベース基板の樹脂層に内層して部品内蔵型回路基板を製造する場合、抵抗体や外部電極等が形成された一面を上に向けた姿勢でチップ抵抗器を樹脂層に埋め込んだ後、樹脂層の表面から内部に延びるビアホールを形成することにより、ベース基板上の配線パターンとチップ抵抗器の外部電極がビアホールを介して接続されるようになっている。その際、チップ抵抗器がビアホールと接続可能な広面積の外部電極を有しているため、ビアホールの形成位置が正規の位置に対して多少ずれたとしても、チップ抵抗器の外部電極とビアホールを確実に接続することができる。
特開2011−91140号公報
特許文献1に開示された基板内層用チップ抵抗器は、ビアホールと接続される外部電極が抵抗体や内部電極と同一面上に形成されているため、抵抗体の形成面を上向きにした姿勢でチップ抵抗器を樹脂層に埋め込む必要がある。このため、抵抗体で発生した熱によって樹脂層の表面温度が上昇し易くなり、ベース基板上に表面実装された電子部品や、多層基板の場合は他の樹脂層に内層されたチップ部品に悪影響を及ぼしてしまうという問題があった。
また、この種の部品内蔵型回路基板では、ベース基板の反り等によって樹脂層に埋め込まれたチップ抵抗器の絶縁基板に曲げ応力が加わることがあり、その場合、内部電極の間隔が拡がるような曲げ応力が加わると抵抗値は上昇し、その反対に内部電極の間隔が狭くなるような曲げ応力が加わると抵抗値は下降するため、絶縁基板に加わる曲げ応力によってチップ抵抗器の抵抗値が変化してしまうことになる。特に、樹脂層の内部に埋め込まれて使用される基板内層用チップ抵抗器は、絶縁基板を含めた全体の厚みが薄く形成されており、抵抗体の形成面を撓める方向の変形に対して非常に弱い構造となっているため、僅かな撓みで抵抗値が大きく変化してしまうという問題があった。
本発明は、上記した従来技術の実情に鑑みてなされたものであり、その目的は、発熱に伴う表面温度の上昇を低減できると共に曲げ応力に起因する抵抗値変化を軽減できる基板内層用チップ抵抗器を提供することにある。
上記の目的を達成するために、本発明の基板内層用チップ抵抗器は、直方体形状の絶縁基板と、この絶縁基板の一面である第1面に所定間隔を存して形成された一対の内部電極と、これら一対の内部電極間に形成された抵抗体と、この抵抗体と前記一対の内部電極を含めて前記第1面の全体を覆うように形成された絶縁性の保護膜と、前記第1面の長辺に隣接する前記絶縁基板の第2面に形成されて前記内部電極と接続する一対の外部電極とを備え、前記一対の外部電極が前記絶縁基板の前記第2面のみに形成されていると共に、前記一対の外部電極の間隔が前記一対の内部電極の間隔よりも狭く設定されていることを特徴とする。
このように構成された基板内層用チップ抵抗器では、直方体形状の絶縁基板を構成する6つの面のうち、第1面に内部電極と抵抗体および保護膜が形成されると共に、第1面の長辺に隣接する第2面のみに外部電極が形成されており、この外部電極の電極間距離が内部電極よりも狭く設定されているため、第2面に広い面積を有する外部電極が延在している。したがって、絶縁基板の第2面がベース基板の表面と平行になるように樹脂層に埋め込むことにより、第2面上に広面積で形成された外部電極に対してビアホールを確実に接続することができる。また、このように第2面をベース基板の表面と平行になるように配置すると、内部電極や抵抗体が形成された第1面はベース基板の表面と直交する面を向くように配置されるため、抵抗体の発熱によって樹脂層の表面温度が上昇してしまうことを抑制できると共に、曲げ応力によって抵抗体の抵抗値が変化してしまうことを抑制できる。さらに、保護膜が抵抗体と内部電極を含めて第1面の全体を覆うように形成されていると共に、ビアホールに接続する外部電極が第2面のみに形成されているため、放熱効果を高めるためにベース基板の樹脂層にチップ抵抗器の第1面を包囲する放熱体を埋め込んだとしても、保護膜によって内部電極と放熱体との接触を防止することができる。
本発明によれば発熱に伴う表面温度の上昇を低減できると共に曲げ応力に起因する抵抗値変化を軽減できる基板内層用チップ抵抗器を提供することができる。
本発明の第1実施形態例に係る部品内蔵型回路基板の断面図である。 該部品内蔵型回路基板に内蔵されるチップ抵抗器の斜視図である。 該チップ抵抗器の断面図である。 図1の部品内蔵型回路基板に内蔵される他のチップ抵抗器の斜視図である。 本発明の第2実施形態例に係る部品内蔵型回路基板の断面図である。 該部品内蔵型回路基板の製造工程を示す平面図である。 該部品内蔵型回路基板の製造工程を示す断面図である。 本発明の第1実施形態例に係る基板内層用チップ抵抗器の斜視図である。 該チップ抵抗器の断面図である。 本発明の第2実施形態例に係る基板内層用チップ抵抗器の斜視図である。 本発明の第3実施形態例に係る基板内層用チップ抵抗器の斜視図である。 該チップ抵抗器の断面図である。
以下、発明の実施の形態について図面を参照しながら説明する。図1に示すように、本発明の第1実施形態例に係る部品内蔵型回路基板1は、絶縁性の樹脂層2からなるベース基板の内層にチップ抵抗器3が埋め込まれており、この樹脂層2の上面に設けられた配線パターン4が接続ビア5を介してチップ抵抗器3の後述する外部電極と接続されている。この接続ビア5は、樹脂層2にレーザ光を照射してビアホールを形成した後、そのビアホール内に銅メッキ等を施すことによって形成されたものである。
図2,3に示すように、樹脂層2に内層されたチップ抵抗器3は、直方体形状の絶縁基板6と、絶縁基板6の一側面における長手方向両端部に設けられた一対の内部電極7と、これら内部電極7に接続するように設けられた長方形状の抵抗体8と、両内部電極7と抵抗体8を含めて絶縁基板6の一側面全体を覆う樹脂からなる保護膜9と、絶縁基板6の長手方向両端部に設けられた一対の外部電極10とによって主に構成されている。
絶縁基板6はセラミックスからなり、この絶縁基板6を構成する6つの面のうち、最も面積の広い2つの対向面を第1面、これら第1面の長辺に連続する2つの対向面を第2面、第1面の短辺に連続する2つの対向面を第3面と呼ぶと、内部電極7と抵抗体8および保護膜9は一方の第1面に形成され、外部電極10は第1乃至第3面を覆うようにキャップ形状に形成されている。
一対の内部電極7はAg系ペーストをスクリーン印刷して乾燥・焼成させたものであり、これら内部電極7は絶縁基板6の第1面の長手方向端部に矩形状に形成されている。
抵抗体8は酸化ルテニウム等の抵抗ペーストをスクリーン印刷して乾燥・焼成させたものであり、この抵抗体8の長手方向の両端部はそれぞれ内部電極7に重なっている。なお、図示省略されているが、抵抗体8には抵抗値を調整するためのトリミング溝が形成されている。
保護膜9はエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させたオーバーコート層であり、図示省略されているが、保護膜9の下面側には抵抗体8を覆うアンダーコート層が形成されている。なお、このアンダーコート層はガラスペーストをスクリーン印刷して乾燥・焼成させたものである。保護膜9は両内部電極7と抵抗体8を含めて絶縁基板6の第1面全体を覆うように形成されているため、一対の内部電極7の3辺が絶縁基板6と保護膜9間から露出している。
一対の外部電極10はAgペーストやCuペーストを絶縁基板6の第3面にディップ塗布して加熱硬化させたものであり、これら外部電極10は、一方の第1面に形成された保護膜9を含めて残りの第1面と両第2面の一部を覆うようにキャップ形状に形成されている。これにより、図2中の左側に位置する外部電極10は絶縁基板6と保護膜9間から露出する左側の内部電極7の端面と接続され、右側に位置する外部電極10は絶縁基板6と保護膜9間から露出する右側の内部電極7の端面と接続されている。なお、図示省略されているが、これら外部電極10の表面にはNi,Cu等の電解メッキが施されている。
このように構成されたチップ抵抗器3は、図1に示すように、内部電極7や抵抗体8の形成面である第1面を横向きにすると共に、この第1面に隣接する第2面を上向きにした状態で樹脂層2に内層された後、上向きの第2面に形成された外部電極10に対して接続ビア5(ビアホール)が接続されるようになっている。このように抵抗体8の形成面である第1面がベース基板の表面と直交する面を向くように配置されているため、抵抗体8から樹脂層2の表面に至る熱の伝達経路が長くなり、抵抗体8の発熱に伴う樹脂層2の表面温度の上昇を抑制することができる。また、ベース基板(樹脂層2)の板面に対して抵抗体8の形成面である第1面が直交する向き(横向き姿勢)に配置されているため、ベース基板の反り等によってチップ抵抗器3の絶縁基板6に曲げ応力が加わったとしても、抵抗体8の抵抗値が変化してしまうことを抑制できる。
図1に示す部品内蔵型回路基板1において、樹脂層2に内層されたチップ抵抗器3の代わりに図4に示すチップ抵抗器11を用いることも可能である。このチップ抵抗器11が図2,3に示すチップ抵抗器3と相違する点は、最も面積の広い2つの対向面を第2面、これら第2面の長辺に連続する2つの対向面を第1面、第2面の短辺に連続する2つの対向面を第3面とし、細長形状の一方の第1面に一対の内部電極7と抵抗体8および保護膜9が形成されていることにあり、それ以外の構成は基本的に同様である。
このように構成されたチップ抵抗器11は、図1に示す部品内蔵型回路基板1の樹脂層2に内層される場合、内部電極7や抵抗体8の形成面である第1面を横向きにすると共に、この第1面に隣接する第2面を上向きにした姿勢で樹脂層2に埋め込まれた後、上向きの第2面に形成された外部電極10に対して接続ビア5(ビアホール)が接続されるようになっている。この場合、抵抗体8の面積が小さくなるため、負荷特性は図2,3に示すチップ抵抗器3よりも劣るが、外部電極10の面積が大きくなるため、接続ビア5との接続信頼性が向上する。そして、この場合においても、抵抗体8の形成面である第1面がベース基板の表面と直交する面を向くように配置されているため、抵抗体8から樹脂層2の表面に至る熱の伝達経路が長くなり、抵抗体8の発熱に伴う樹脂層2の表面温度の上昇を抑制することができる。また、ベース基板(樹脂層2)の板面に対して抵抗体8の形成面である第1面が直交する向きに配置されているため、ベース基板の反り等によってチップ抵抗器3の絶縁基板6に曲げ応力が加わったとしても、抵抗体8の抵抗値が変化してしまうことを抑制できる。以上のように、絶縁基板6の各面の面積においては、接続信頼性や負荷特性などの求められる仕様により選択することが可能である。
図5は本発明の第2実施形態例に係る部品内蔵型回路基板20の断面図であり、図1に対応する部分には同一符号を付してある。
図5に示すように、第2実施形態例に係る部品内蔵型回路基板20では、ベース基板の樹脂層2にチップ抵抗器21と一緒に放熱体22が埋め込まれており、この放熱体22によってチップ抵抗器21の外側面が包囲されるようになっている。チップ抵抗器21は図2や図4に示すチップ抵抗器3,11と同様のものであり、抵抗体23の形成面である第1面がベース基板の表面と直交する面を向くように配置され、上向きに配置された第2面上の外部電極に対して接続ビア5が接続されている。放熱体22は熱伝導率の良い銅板等からなり、チップ抵抗器21の外形よりも大きめな貫通孔22aを有している。チップ抵抗器21は貫通孔22aの内部に配置されており、その第1面と第3面の計4つの外側面が貫通孔22aの内壁面と非接触状態で対向している。
このように構成された部品内蔵型回路基板20においては、チップ抵抗器21の第1面を包囲している放熱体22がヒートシンクとして機能し、第1面に形成された抵抗体23の発熱が放熱体22によって放熱されるため、樹脂層2の表面温度の上昇をより効果的に抑えることができる。
次に、上記の如く構成された部品内蔵型回路基板20の製造方法について、図6と図7を参照しながら説明する。
まず、図6(a)と図7(a)に示すように、片面に粘着テープ24が付着された支持板25を準備し、この粘着テープ24に複数の貫通孔22aを有する放熱体22を貼り付ける。なお、図6は支持板25を上方から見た平面図、図7は図6のA−A線に沿った断面図を示している。
次に、図6(b)と図7(b)に示すように、放熱体22の貫通孔22aの内部にチップ抵抗器21を挿入し、このチップ抵抗器21の第2面を粘着テープ24に貼り付ける。その際、抵抗体23の形成面である第1面は側方を向いた姿勢で貫通孔22a内に挿入され、チップ抵抗器21と貫通孔22aの内壁面との間には両者を非接触状態に保つ隙間が確保される。しかる後、放熱体22の上から熱可塑性の樹脂シートを熱圧着することにより、図6(c)と図7(c)に示すように、放熱体22とチップ抵抗器21を覆う上側樹脂層26を形成する。その際、上側樹脂層26は貫通孔22aの内壁面とチップ抵抗器21間に確保された隙間にも充填される。
次に、図7(d)に示すように、粘着テープ24付きの支持板25を上側樹脂層26から剥離した後、上側樹脂層26の下面に熱可塑性の樹脂シートを熱圧着することにより、図7(e)に示すように、上側樹脂層26から露出する放熱体22とチップ抵抗器21を覆う下側樹脂層27を形成する。これにより上側樹脂層26と下側樹脂層27が一体化されて樹脂層2となり、この時点で樹脂層2の内部にチップ抵抗器21と放熱体22が埋め込まれた状態となる。
次に、図7(f)に示すように、樹脂層2の上面にレーザ光を照射してビアホール5aを形成し、このビアホール5aをチップ抵抗器21の第2面に形成された外部電極に接続させる。しかる後、無電解銅メッキ等によりビアホール5a内に接続ビア5を形成すると共に、樹脂層2の上面に配線パターン4を形成することにより、図5に示すような部品内蔵型回路基板20が完成する。
次に、本発明の第1実施形態例に係る基板内層用チップ抵抗器40を図8と図9に基づいて説明する。本実施形態例に係る基板内層用チップ抵抗器40は、図1や図5に示す部品内蔵型回路基板1,20の樹脂層2に内層されて使用されるものであり、絶縁基板6の第1面に形成された一対の内部電極7の間隔L1に対して、第2面に形成された一対の外部電極10の間隔L2を狭く設定した点に特徴があり、それ以外の構成は図4に示すチップ抵抗器11と基本的に同様である。
すなわち、このチップ抵抗器40は、直方体形状の絶縁基板6と、絶縁基板6の一側面における長手方向両端部に設けられた一対の内部電極7と、これら内部電極7に接続するように設けられた長方形状の抵抗体8と、両内部電極7と抵抗体8を含めて絶縁基板6の一側面全体を覆う樹脂からなる保護膜9と、絶縁基板6の長手方向両端部に設けられた一対の外部電極10とによって主に構成されている。
そして、絶縁基板6の6つの面のうち、最も面積の広い2つの対向面が第2面、これら第2面の長辺に連続する2つの対向面が第1面、第2面の短辺に連続する2つの対向面が第3面となっており、一対の内部電極7と抵抗体8および保護膜9は一方の第1面に形成されている。また、一対の外部電極10は第1面に形成された保護膜9を覆うように絶縁基板6の長手方向両端部に形成されており、これら外部電極10の間隔L2が内部電極7の間隔L1よりも狭く設定されているため、第2面に広い面積を有する一対の外部電極10が延在している。なお、保護膜9は第1面の全体を覆うように形成されているが、少なくとも抵抗体8を覆っていれば良い。
したがって、このように構成されたチップ抵抗器40においても、抵抗体8の形成面である第1面をベース基板の表面と直交する側面を向くように樹脂層に内層すれば、抵抗体8の発熱に伴う樹脂層の表面温度の上昇を抑制することができると共に、ベース基板の反り等によってチップ抵抗器40の絶縁基板6に曲げ応力が加わったとしても、抵抗体8の抵抗値が変化してしまうことを抑制できる。しかも、絶縁基板6の第2面に広い面積を有する一対の外部電極10が延在しているため、これら外部電極10に対してビアホールを確実に接続することができる。
図10は本発明の第2実施形態例に係る基板内層用チップ抵抗器50の斜視図であり、このチップ抵抗器50が第1実施形態例に係る基板内層用チップ抵抗器40と相違する点は、絶縁基板6の相対向する2つの第1面が抵抗体8の形成面となっていることであり、それ以外の構成は基本的に同様である。
すなわち、このチップ抵抗器50は、絶縁基板6の相対向する2つの第1面にそれぞれ一対の内部電極7と抵抗体8および保護膜9が形成され、これら2つの第1面上の内部電極7と第2面に形成された外部電極10とを導通させることにより、定格の高いチップ抵抗器となっている。
図11は本発明の第3実施形態例に係る基板内層用チップ抵抗器60の斜視図、図12は該チップ抵抗器60の断面図であり、図8,9に対応する部分には同一符号を付してある。
このチップ抵抗器60第1実施形態例に係る基板内層用チップ抵抗器40と相違する点は、絶縁基板6の第1面に形成された一対の内部電極7と抵抗体8の全体を保護膜9が覆っていると共に、これら内部電極7に接続する外部電極10が第2面にのみに形成されていることにあり、それ以外の構成は基本的に同様である。
第3実施形態例に係るチップ抵抗器60においては、抵抗体8の形成面である第1面の外表面が絶縁性の保護膜9によって覆われていると共に、この第1面に対向するもう1つの第1面と一対の第3面が絶縁基板6の露出面となっているため、図5に示す部品内蔵型回路基板20のように、ベース基板の樹脂層2にチップ抵抗器60を包囲する放熱体22を内層した場合、仮に放熱体22がチップ抵抗器60の外側面に接触してしまっても、放熱体22と内部電極7が導通してしまうことを防止できる。
1,20 部品内蔵型回路基板
2 樹脂層
3,11,21 チップ抵抗器
4 配線パターン
5 接続ビア
5a ビアホール
6 絶縁基板
7 内部電極
8,23 抵抗体
9 保護膜
10 外部電極
22 放熱体
22a 貫通孔
24 粘着テープ
25 支持板
26 上側樹脂層
27 下側樹脂層
40,50,60 基板内層用チップ抵抗器

Claims (1)

  1. 直方体形状の絶縁基板と、この絶縁基板の一面である第1面に所定間隔を存して形成された一対の内部電極と、これら一対の内部電極間に形成された抵抗体と、この抵抗体と前記一対の内部電極を含めて前記第1面の全体を覆うように形成された絶縁性の保護膜と、前記第1面の長辺に隣接する前記絶縁基板の第2面に形成されて前記内部電極と接続する一対の外部電極とを備え、
    前記一対の外部電極が前記絶縁基板の前記第2面のみに形成されていると共に、前記一対の外部電極の間隔が前記一対の内部電極の間隔よりも狭く設定されていることを特徴とする基板内層用チップ抵抗器。
JP2016032409A 2016-02-23 2016-02-23 基板内層用チップ抵抗器 Active JP6715024B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016032409A JP6715024B2 (ja) 2016-02-23 2016-02-23 基板内層用チップ抵抗器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016032409A JP6715024B2 (ja) 2016-02-23 2016-02-23 基板内層用チップ抵抗器

Publications (2)

Publication Number Publication Date
JP2017152495A JP2017152495A (ja) 2017-08-31
JP6715024B2 true JP6715024B2 (ja) 2020-07-01

Family

ID=59739784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016032409A Active JP6715024B2 (ja) 2016-02-23 2016-02-23 基板内層用チップ抵抗器

Country Status (1)

Country Link
JP (1) JP6715024B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110958758A (zh) 2018-09-26 2020-04-03 奥特斯(中国)有限公司 部件承载件及板件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09330802A (ja) * 1996-06-07 1997-12-22 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JPH11162706A (ja) * 1997-11-28 1999-06-18 Taiyo Yuden Co Ltd チップ抵抗器
JP5157178B2 (ja) * 2006-02-02 2013-03-06 パナソニック株式会社 角形チップ抵抗器
JP2011199188A (ja) * 2010-03-23 2011-10-06 Taiyosha Electric Co Ltd チップ抵抗器
JP2012079994A (ja) * 2010-10-05 2012-04-19 Yamaichi Electronics Co Ltd 部品内蔵プリント配線板およびその製造方法
WO2012133313A1 (ja) * 2011-03-29 2012-10-04 株式会社村田製作所 部品内蔵樹脂基板の製造方法
JP6285096B2 (ja) * 2011-12-26 2018-02-28 ローム株式会社 チップ抵抗器、および、電子デバイス
JP5394560B2 (ja) * 2012-11-27 2014-01-22 太陽誘電株式会社 複合多層基板およびそれを用いたモジュール

Also Published As

Publication number Publication date
JP2017152495A (ja) 2017-08-31

Similar Documents

Publication Publication Date Title
US7903410B2 (en) Package board and method for manufacturing thereof
KR100653249B1 (ko) 메탈코어, 패키지 기판 및 그 제작방법
JP5182448B2 (ja) 部品内蔵基板
US10375816B2 (en) Printed-circuit board, printed-wiring board, and electronic apparatus
US10531569B2 (en) Printed circuit board and method of fabricating the same
TW201630496A (zh) 具有散熱結構的電路板及其製作方法
US9220168B2 (en) Wiring board with built-in electronic component
CN104425286A (zh) Ic载板、具有该ic载板的半导体器件及制作方法
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP6715024B2 (ja) 基板内層用チップ抵抗器
US9793241B2 (en) Printed wiring board
US10134693B2 (en) Printed wiring board
JP5369034B2 (ja) ハイブリッド型放熱基板
WO2019142724A1 (ja) 電子部品搭載用基板、回路基板および電子部品搭載用基板の製造方法
JP2016152258A (ja) 基板内層用チップ抵抗器および部品内蔵型回路基板
JP6458688B2 (ja) 電子装置
KR101814843B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP6674833B2 (ja) チップ抵抗器および部品内蔵型回路基板
JP7472694B2 (ja) 多層基板、および多層基板を備えた電子装置
KR101799095B1 (ko) 메탈코어를 구비한 인쇄회로기판 및 그 제조방법
JP4122560B2 (ja) 半導体装置及び半導体装置の実装構造
JP2018088496A (ja) 電子部品および電子部品の実装方法
TWI638592B (zh) 電路板結構及其製造方法
KR102354519B1 (ko) 인쇄회로기판
JP2020191405A (ja) チップ抵抗器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200608

R150 Certificate of patent or registration of utility model

Ref document number: 6715024

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250