JPH11162706A - チップ抵抗器 - Google Patents
チップ抵抗器Info
- Publication number
- JPH11162706A JPH11162706A JP9328552A JP32855297A JPH11162706A JP H11162706 A JPH11162706 A JP H11162706A JP 9328552 A JP9328552 A JP 9328552A JP 32855297 A JP32855297 A JP 32855297A JP H11162706 A JPH11162706 A JP H11162706A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- noise
- film
- protective film
- chip resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Non-Adjustable Resistors (AREA)
- Details Of Resistors (AREA)
Abstract
(57)【要約】
【課題】 外部ノイズによる影響を受け難く、且つ外部
にノイズが漏れ難いチップ抵抗器を提供する。 【解決手段】 抵抗膜２を挟み込むチップ１と第１，第
２保護膜４，５の両方を、絶縁性と磁性を有する材料か
ら形成することにより、部品自体のノイズ耐力を向上さ
せてあるので、外部から高周波ノイズや電磁波ノイズ等
をノイズを受けた場合でもこれら外部ノイズの影響によ
って抵抗値特性に変動を生じることを防止できると共
に、チップ抵抗器自体が熱ノイズ等のノイズを発するよ
うな場合でも該ノイズが外部に漏れて他の部品に影響を
及ぼすことも防止できる。
にノイズが漏れ難いチップ抵抗器を提供する。 【解決手段】 抵抗膜２を挟み込むチップ１と第１，第
２保護膜４，５の両方を、絶縁性と磁性を有する材料か
ら形成することにより、部品自体のノイズ耐力を向上さ
せてあるので、外部から高周波ノイズや電磁波ノイズ等
をノイズを受けた場合でもこれら外部ノイズの影響によ
って抵抗値特性に変動を生じることを防止できると共
に、チップ抵抗器自体が熱ノイズ等のノイズを発するよ
うな場合でも該ノイズが外部に漏れて他の部品に影響を
及ぼすことも防止できる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＥＭＣ（Electro
Magnetic Compatibility）対応のチップ抵抗器に関する
ものである。
Magnetic Compatibility）対応のチップ抵抗器に関する
ものである。
【０００２】
【従来の技術】チップ抵抗器は、偏平角柱形状を成す絶
縁性のチップと、チップ表面に間隔をおいて形成された
一対の引出電極と、チップ表面にその両端部が引出電極
と接続するように形成された抵抗膜と、引出電極及び抵
抗膜を覆うようにチップ表面に形成された保護膜と、各
引出電極と接続するようにチップ両端部に形成された一
対の外部電極とを備えている。一般に、前記のチップは
アルミナ等のセラミクスから成り、前記の引出電極と外
部電極は銀から成り、保護膜はガラスから成っている。
縁性のチップと、チップ表面に間隔をおいて形成された
一対の引出電極と、チップ表面にその両端部が引出電極
と接続するように形成された抵抗膜と、引出電極及び抵
抗膜を覆うようにチップ表面に形成された保護膜と、各
引出電極と接続するようにチップ両端部に形成された一
対の外部電極とを備えている。一般に、前記のチップは
アルミナ等のセラミクスから成り、前記の引出電極と外
部電極は銀から成り、保護膜はガラスから成っている。
【０００３】
【発明が解決しようとする課題】ところで、前記のチッ
プ抵抗器を各種ディジタル機器で使用すると、チップ抵
抗器が外部から高周波ノイズや電磁波ノイズ等のノイズ
を受けてしまい、このノイズ影響によって抵抗値特性に
変動を生じる恐れがある。また、チップ抵抗器自体が発
するノイズが他の部品に影響を及ぼすこともある。
プ抵抗器を各種ディジタル機器で使用すると、チップ抵
抗器が外部から高周波ノイズや電磁波ノイズ等のノイズ
を受けてしまい、このノイズ影響によって抵抗値特性に
変動を生じる恐れがある。また、チップ抵抗器自体が発
するノイズが他の部品に影響を及ぼすこともある。
【０００４】本発明は前記事情に鑑みてなされたもの
で、その目的とするところは、外部ノイズによる影響を
受け難く、且つ外部にノイズが漏れ難いチップ抵抗器を
提供することにある。
で、その目的とするところは、外部ノイズによる影響を
受け難く、且つ外部にノイズが漏れ難いチップ抵抗器を
提供することにある。
【０００５】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、チップ表面の抵抗膜を保護膜で覆ったチ
ップ部品において、チップ及び保護膜が、絶縁性と磁性
を有する材料から成る、ことをその主たる特徴とする。
め、本発明は、チップ表面の抵抗膜を保護膜で覆ったチ
ップ部品において、チップ及び保護膜が、絶縁性と磁性
を有する材料から成る、ことをその主たる特徴とする。
【０００６】このチップ抵抗器によれば、抵抗膜を挟み
込むチップと保護膜の両方を、絶縁性と磁性を有する材
料から形成することにより、外部からの高周波ノイズや
電磁波ノイズ等が部品内部に侵入することを防止できる
と共に、部品内部で発生したノイズが外部に漏れること
を防止できる。
込むチップと保護膜の両方を、絶縁性と磁性を有する材
料から形成することにより、外部からの高周波ノイズや
電磁波ノイズ等が部品内部に侵入することを防止できる
と共に、部品内部で発生したノイズが外部に漏れること
を防止できる。
【０００７】
【発明の実施の形態】［第１実施形態］図１及び図２は
本発明の第１実施形態を示すもので、図１はチップ抵抗
器の平面図、図２は図１のＸ−Ｘ線断面図である。
本発明の第１実施形態を示すもので、図１はチップ抵抗
器の平面図、図２は図１のＸ−Ｘ線断面図である。
【０００８】図中の１は偏平角柱形状を成すチップであ
る。このチップ１は絶縁性と磁性を有する材料、例えば
フェライト磁器から成る。
る。このチップ１は絶縁性と磁性を有する材料、例えば
フェライト磁器から成る。
【０００９】２は平面形状が矩形を成す抵抗膜で、チッ
プ上面の長手方向中央に形成されている。この抵抗膜２
は抵抗材料、例えば酸化ルテニウムから成る。また、抵
抗膜２には抵抗値調整のためのレーザトリミングが後述
する第１保護膜４を形成した後に実施されており、この
結果、抵抗膜２と第１保護膜４にはトリミング跡として
の溝２ａと４ａがそれぞれ形成されている。
プ上面の長手方向中央に形成されている。この抵抗膜２
は抵抗材料、例えば酸化ルテニウムから成る。また、抵
抗膜２には抵抗値調整のためのレーザトリミングが後述
する第１保護膜４を形成した後に実施されており、この
結果、抵抗膜２と第１保護膜４にはトリミング跡として
の溝２ａと４ａがそれぞれ形成されている。
【００１０】３は平面形状が矩形を成す一対の引出電極
で、各一端縁がチップ端縁と一致し、且つ各他端部が抵
抗膜２の長手方向端部に接続するように、チップ上面に
間隔をおいて形成されている。この引出電極３は電極材
料、例えば銀から成る。
で、各一端縁がチップ端縁と一致し、且つ各他端部が抵
抗膜２の長手方向端部に接続するように、チップ上面に
間隔をおいて形成されている。この引出電極３は電極材
料、例えば銀から成る。
【００１１】４は平面形状が矩形を成す第１保護膜で、
各引出電極３の一部と抵抗膜２の全体を覆うようにチッ
プ上面に形成されている。この第１保護膜４は絶縁性と
磁性を有する材料、例えばフェライト含有の石英ガラス
から成る。
各引出電極３の一部と抵抗膜２の全体を覆うようにチッ
プ上面に形成されている。この第１保護膜４は絶縁性と
磁性を有する材料、例えばフェライト含有の石英ガラス
から成る。
【００１２】５は平面形状が矩形を成す第２保護膜で、
各引出電極３の露出部分と第１保護膜４全体とチップ上
面の露出部分を覆うようにチップ上面に形成されてい
る。この第２保護膜５は第１保護膜４と同じ材料、例え
ばフェライト含有の石英ガラスから成る。先に述べた抵
抗膜２と第１保護膜４の溝２ａと４ａには、この第２保
護膜５の一部が侵入しチップ上面まで達している。
各引出電極３の露出部分と第１保護膜４全体とチップ上
面の露出部分を覆うようにチップ上面に形成されてい
る。この第２保護膜５は第１保護膜４と同じ材料、例え
ばフェライト含有の石英ガラスから成る。先に述べた抵
抗膜２と第１保護膜４の溝２ａと４ａには、この第２保
護膜５の一部が侵入しチップ上面まで達している。
【００１３】６は一対の外部電極で、各引出電極３の端
縁と接続し、且つ第２保護膜５の両端部を覆うようにチ
ップ両端部に形成されている。この外部電極６は電極材
料、例えば銀から成る。
縁と接続し、且つ第２保護膜５の両端部を覆うようにチ
ップ両端部に形成されている。この外部電極６は電極材
料、例えば銀から成る。
【００１４】ここで、図１及び図２に示したチップ抵抗
器の製造手順を図３（Ａ）〜（Ｄ）を参照して説明す
る。尚、図３には単一チップに対し（Ａ）〜（Ｄ）の工
程を順に実施するものを示してあるが、実際のもので
は、多数個取り可能な大きさを有する基板を用意し、該
基板に対して工程（Ａ）〜（Ｃ）を実施した後にこれを
個々チップに切断し、そして切断後のチップに対して工
程（Ｄ）を実施する方法が採用される。
器の製造手順を図３（Ａ）〜（Ｄ）を参照して説明す
る。尚、図３には単一チップに対し（Ａ）〜（Ｄ）の工
程を順に実施するものを示してあるが、実際のもので
は、多数個取り可能な大きさを有する基板を用意し、該
基板に対して工程（Ａ）〜（Ｃ）を実施した後にこれを
個々チップに切断し、そして切断後のチップに対して工
程（Ｄ）を実施する方法が採用される。
【００１５】まず、図３（Ａ）に示すように、偏平角柱
形状を成すチップ１の上面にスクリーン印刷等の手法を
利用して図示のように抵抗ペーストを塗布し、これを所
定温度で焼き付けて抵抗膜２を形成する。ちなみに、チ
ップ１は、Ｎｉ−Ｚｎ系やＣｕ−Ｚｎ系やＮｉ−Ｃｕ−
Ｚｎ系のフェライト粉末にバインダと溶剤等を混合して
調製したスラリーの焼成物から成る。
形状を成すチップ１の上面にスクリーン印刷等の手法を
利用して図示のように抵抗ペーストを塗布し、これを所
定温度で焼き付けて抵抗膜２を形成する。ちなみに、チ
ップ１は、Ｎｉ−Ｚｎ系やＣｕ−Ｚｎ系やＮｉ−Ｃｕ−
Ｚｎ系のフェライト粉末にバインダと溶剤等を混合して
調製したスラリーの焼成物から成る。
【００１６】次に、図３（Ａ）に示すように、チップ１
の同面にスクリーン印刷等の手法を利用して図示のよう
に電極ペーストを塗布し、これを所定温度で焼き付けて
引出電極３を形成する。
の同面にスクリーン印刷等の手法を利用して図示のよう
に電極ペーストを塗布し、これを所定温度で焼き付けて
引出電極３を形成する。
【００１７】次に、図３（Ｂ）に示すように、チップ１
の上面にスクリーン印刷等の手法を利用して図示のよう
に保護ペーストを塗布し、これを所定温度で焼き付けて
第１保護膜４を形成する。この保護ペーストは、溶融石
英ガラスのペーストに前記同様のフェライト粉末を混合
して調製したものである。
の上面にスクリーン印刷等の手法を利用して図示のよう
に保護ペーストを塗布し、これを所定温度で焼き付けて
第１保護膜４を形成する。この保護ペーストは、溶融石
英ガラスのペーストに前記同様のフェライト粉末を混合
して調製したものである。
【００１８】次に、図３（Ｂ）に示すように、各引出電
極３に抵抗値検出器の端子を接触させた状態で、第１保
護膜４を通じて抵抗膜２に対して抵抗値調整のためのレ
ーザトリミングを実施する。これより、抵抗膜２と第１
保護膜４にはトリミング跡としての溝２ａと４ａがそれ
ぞれ形成される。
極３に抵抗値検出器の端子を接触させた状態で、第１保
護膜４を通じて抵抗膜２に対して抵抗値調整のためのレ
ーザトリミングを実施する。これより、抵抗膜２と第１
保護膜４にはトリミング跡としての溝２ａと４ａがそれ
ぞれ形成される。
【００１９】次に、図３（Ｃ）に示すように、チップ１
の上面にスクリーン印刷等の手法を利用して図示のよう
に保護ペーストを塗布し、これを所定温度で焼き付けて
第２保護膜５を形成する。この保護ペーストは第１保護
膜４用のものと同じであり、抵抗膜２と第１保護膜４の
溝２ａ及び４ａにはこの第２保護膜６の一部が侵入して
チップ上面まで達する。
の上面にスクリーン印刷等の手法を利用して図示のよう
に保護ペーストを塗布し、これを所定温度で焼き付けて
第２保護膜５を形成する。この保護ペーストは第１保護
膜４用のものと同じであり、抵抗膜２と第１保護膜４の
溝２ａ及び４ａにはこの第２保護膜６の一部が侵入して
チップ上面まで達する。
【００２０】次に、図３（Ｄ）に示すように、チップ１
の両端部にディップ等の手法を利用して図示のように電
極ペーストを塗布し、これを所定温度で焼き付けて外部
電極６を形成する。
の両端部にディップ等の手法を利用して図示のように電
極ペーストを塗布し、これを所定温度で焼き付けて外部
電極６を形成する。
【００２１】本実施形態のチップ抵抗器は、抵抗膜２を
挟み込むチップ１と第１，第２保護膜４，５の両方を、
絶縁性と磁性を有する材料から形成することにより、部
品自体のノイズ耐力を向上させてあるので、外部から高
周波ノイズや電磁波ノイズ等をノイズを受けた場合でも
これら外部ノイズの影響によって抵抗値特性に変動を生
じることを防止できると共に、チップ抵抗器自体が熱ノ
イズ等のノイズを発するような場合でも該ノイズが外部
に漏れて他の部品に影響を及ぼすことも防止できる。
挟み込むチップ１と第１，第２保護膜４，５の両方を、
絶縁性と磁性を有する材料から形成することにより、部
品自体のノイズ耐力を向上させてあるので、外部から高
周波ノイズや電磁波ノイズ等をノイズを受けた場合でも
これら外部ノイズの影響によって抵抗値特性に変動を生
じることを防止できると共に、チップ抵抗器自体が熱ノ
イズ等のノイズを発するような場合でも該ノイズが外部
に漏れて他の部品に影響を及ぼすことも防止できる。
【００２２】尚、前記実施形態では、一対の外部電極６
を各引出電極３の端縁と接続し、且つ第２保護膜５の両
端部を覆うようにチップ両端部に形成したものを示した
が、チップ抵抗器の構造は、図４に示すように、一対の
外部電極６’を各引出電極３の端部と接続するようにチ
ップ両端部に形成した後、第１保護膜４全体と各引出電
極３の露出部分と各外部電極６’の端部とチップ上面の
露出部分を覆うように第２保護膜５’を形成したような
構造であってもよい。
を各引出電極３の端縁と接続し、且つ第２保護膜５の両
端部を覆うようにチップ両端部に形成したものを示した
が、チップ抵抗器の構造は、図４に示すように、一対の
外部電極６’を各引出電極３の端部と接続するようにチ
ップ両端部に形成した後、第１保護膜４全体と各引出電
極３の露出部分と各外部電極６’の端部とチップ上面の
露出部分を覆うように第２保護膜５’を形成したような
構造であってもよい。
【００２３】［第２実施形態］図５及び図６は本発明の
第２実施形態を示すもので、図５はチップ抵抗器の平面
図、図６は図５のＸ−Ｘ線断面図である。
第２実施形態を示すもので、図５はチップ抵抗器の平面
図、図６は図５のＸ−Ｘ線断面図である。
【００２４】図中の１１は偏平角柱形状を成すチップで
ある。このチップ１は絶縁性と磁性を有する材料、例え
ばフェライト磁器から成る。
ある。このチップ１は絶縁性と磁性を有する材料、例え
ばフェライト磁器から成る。
【００２５】１２は平面形状が矩形を成す抵抗膜で、チ
ップ上面の長手方向中央に形成されている。この抵抗膜
１２は抵抗材料、例えば酸化ルテニウムから成る。ま
た、抵抗膜１２には抵抗値調整のためのレーザトリミン
グが後述する第１保護膜１４を形成した後に実施されて
おり、この結果、抵抗膜１２と第１保護膜１４にはトリ
ミング跡としての溝１２ａと１４ａがそれぞれ形成され
ている。図示例のものでは、直角に３度屈曲する形状の
トリミング溝が１８０度回転対称形となるように２つ形
成されている。これにより、抵抗膜１２は、帯状部分が
直角に屈曲しながら連続し、且つ隣接する帯状部分相互
が平行となるような形状となる。
ップ上面の長手方向中央に形成されている。この抵抗膜
１２は抵抗材料、例えば酸化ルテニウムから成る。ま
た、抵抗膜１２には抵抗値調整のためのレーザトリミン
グが後述する第１保護膜１４を形成した後に実施されて
おり、この結果、抵抗膜１２と第１保護膜１４にはトリ
ミング跡としての溝１２ａと１４ａがそれぞれ形成され
ている。図示例のものでは、直角に３度屈曲する形状の
トリミング溝が１８０度回転対称形となるように２つ形
成されている。これにより、抵抗膜１２は、帯状部分が
直角に屈曲しながら連続し、且つ隣接する帯状部分相互
が平行となるような形状となる。
【００２６】１３は平面形状が矩形を成す一対の引出電
極で、各一端縁がチップ端縁と一致し、且つ各他端部が
抵抗膜１２の長手方向端部に接続するように、チップ上
面に間隔をおいて形成されている。この引出電極１３は
電極材料、例えば銀から成る。
極で、各一端縁がチップ端縁と一致し、且つ各他端部が
抵抗膜１２の長手方向端部に接続するように、チップ上
面に間隔をおいて形成されている。この引出電極１３は
電極材料、例えば銀から成る。
【００２７】１４は平面形状が矩形を成す第１保護膜
で、各引出電極１３の一部と抵抗膜１２の全体を覆うよ
うにチップ上面に形成されている。この第１保護膜１４
は絶縁性と磁性を有する材料、例えばフェライト含有の
石英ガラスから成る。
で、各引出電極１３の一部と抵抗膜１２の全体を覆うよ
うにチップ上面に形成されている。この第１保護膜１４
は絶縁性と磁性を有する材料、例えばフェライト含有の
石英ガラスから成る。
【００２８】１５は平面形状が矩形を成す第２保護膜
で、各引出電極１３の露出部分と第１保護膜１４全体と
チップ上面の露出部分を覆うようにチップ上面に形成さ
れている。この第２保護膜１５は第１保護膜１４と同じ
材料、例えばフェライト含有の石英ガラスから成る。先
に述べた抵抗膜１２と第１保護膜１４の溝１２ａと１４
ａには、この第２保護膜１５の一部が侵入しチップ上面
まで達している。
で、各引出電極１３の露出部分と第１保護膜１４全体と
チップ上面の露出部分を覆うようにチップ上面に形成さ
れている。この第２保護膜１５は第１保護膜１４と同じ
材料、例えばフェライト含有の石英ガラスから成る。先
に述べた抵抗膜１２と第１保護膜１４の溝１２ａと１４
ａには、この第２保護膜１５の一部が侵入しチップ上面
まで達している。
【００２９】１６は一対の外部電極で、各引出電極１３
の端縁と接続し、且つ第２保護膜１５の両端部を覆うよ
うにチップ両端部に形成されている。この外部電極１６
は電極材料、例えば銀から成る。
の端縁と接続し、且つ第２保護膜１５の両端部を覆うよ
うにチップ両端部に形成されている。この外部電極１６
は電極材料、例えば銀から成る。
【００３０】ここで、図５及び図６に示したチップ抵抗
器の製造手順を図７（Ａ）〜（Ｄ）を参照して説明す
る。尚、図７には単一チップに対し（Ａ）〜（Ｄ）の工
程を順に実施するものを示してあるが、実際のもので
は、多数個取り可能な大きさを有する基板を用意し、該
基板に対して工程（Ａ）〜（Ｃ）を実施した後にこれを
個々チップに切断し、そして切断後のチップに対して工
程（Ｄ）を実施する方法が採用される。
器の製造手順を図７（Ａ）〜（Ｄ）を参照して説明す
る。尚、図７には単一チップに対し（Ａ）〜（Ｄ）の工
程を順に実施するものを示してあるが、実際のもので
は、多数個取り可能な大きさを有する基板を用意し、該
基板に対して工程（Ａ）〜（Ｃ）を実施した後にこれを
個々チップに切断し、そして切断後のチップに対して工
程（Ｄ）を実施する方法が採用される。
【００３１】まず、図７（Ａ）に示すように、偏平角柱
形状を成すチップ１１の上面にスクリーン印刷等の手法
を利用して図示のように抵抗ペーストを塗布し、これを
所定温度で焼き付けて抵抗膜１２を形成する。ちなみ
に、チップ１１は、Ｎｉ−Ｚｎ系やＣｕ−Ｚｎ系やＮｉ
−Ｃｕ−Ｚｎ系のフェライト粉末にバインダと溶剤等を
混合して調製したスラリーの焼成物から成る。
形状を成すチップ１１の上面にスクリーン印刷等の手法
を利用して図示のように抵抗ペーストを塗布し、これを
所定温度で焼き付けて抵抗膜１２を形成する。ちなみ
に、チップ１１は、Ｎｉ−Ｚｎ系やＣｕ−Ｚｎ系やＮｉ
−Ｃｕ−Ｚｎ系のフェライト粉末にバインダと溶剤等を
混合して調製したスラリーの焼成物から成る。
【００３２】次に、図７（Ａ）に示すように、チップ１
１の同面にスクリーン印刷等の手法を利用して図示のよ
うに電極ペーストを塗布し、これを所定温度で焼き付け
て引出電極１３を形成する。
１の同面にスクリーン印刷等の手法を利用して図示のよ
うに電極ペーストを塗布し、これを所定温度で焼き付け
て引出電極１３を形成する。
【００３３】次に、図７（Ｂ）に示すように、チップ１
の上面にスクリーン印刷等の手法を利用して図示のよう
に保護ペーストを塗布し、これを所定温度で焼き付けて
第１保護膜１４を形成する。この保護ペーストは溶融石
英ガラスのペーストに前記同様のフェライト粉末を混合
して調製したものである。
の上面にスクリーン印刷等の手法を利用して図示のよう
に保護ペーストを塗布し、これを所定温度で焼き付けて
第１保護膜１４を形成する。この保護ペーストは溶融石
英ガラスのペーストに前記同様のフェライト粉末を混合
して調製したものである。
【００３４】次に、図７（Ｂ）に示すように、各引出電
極１３に抵抗値検出器の端子を接触させた状態で、第１
保護膜１４を通じて抵抗膜１２に対して抵抗値調整のた
めのレーザトリミングを実施する。これより、抵抗膜１
２と第１保護膜１４にはトリミング跡としての溝１２ａ
と１４ａが形成される。
極１３に抵抗値検出器の端子を接触させた状態で、第１
保護膜１４を通じて抵抗膜１２に対して抵抗値調整のた
めのレーザトリミングを実施する。これより、抵抗膜１
２と第１保護膜１４にはトリミング跡としての溝１２ａ
と１４ａが形成される。
【００３５】次に、図７（Ｃ）に示すように、チップ１
１の上面にスクリーン印刷等の手法を利用して図示のよ
うに保護ペーストを塗布し、これを所定温度で焼き付け
て第２保護膜１５を形成する。この保護ペーストは第１
保護膜１４用のものと同じであり、抵抗膜１２と第１保
護膜１４の溝１２ａ及び１４ａにはこの第２保護膜１６
の一部が侵入してチップ上面まで達する。
１の上面にスクリーン印刷等の手法を利用して図示のよ
うに保護ペーストを塗布し、これを所定温度で焼き付け
て第２保護膜１５を形成する。この保護ペーストは第１
保護膜１４用のものと同じであり、抵抗膜１２と第１保
護膜１４の溝１２ａ及び１４ａにはこの第２保護膜１６
の一部が侵入してチップ上面まで達する。
【００３６】次に、図７（Ｄ）に示すように、チップ１
１の両端部にディップ等の手法を利用して図示のように
電極ペーストを塗布し、これを所定温度で焼き付けて外
部電極１６を形成する。
１の両端部にディップ等の手法を利用して図示のように
電極ペーストを塗布し、これを所定温度で焼き付けて外
部電極１６を形成する。
【００３７】本実施形態のチップ抵抗器は、抵抗膜１２
を挟み込むチップ１１と第１，第２保護膜１４，１５の
両方を、絶縁性と磁性を有する材料から形成することに
より、部品自体のノイズ耐力を向上させてあるので、外
部から高周波ノイズや電磁波ノイズ等をノイズを受けた
場合でもこれら外部ノイズの影響によって抵抗値特性に
変動を生じることを防止できると共に、チップ抵抗器自
体が熱ノイズ等のノイズを発するような場合でも該ノイ
ズが外部に漏れて他の部品に影響を及ぼすことも防止で
きる。
を挟み込むチップ１１と第１，第２保護膜１４，１５の
両方を、絶縁性と磁性を有する材料から形成することに
より、部品自体のノイズ耐力を向上させてあるので、外
部から高周波ノイズや電磁波ノイズ等をノイズを受けた
場合でもこれら外部ノイズの影響によって抵抗値特性に
変動を生じることを防止できると共に、チップ抵抗器自
体が熱ノイズ等のノイズを発するような場合でも該ノイ
ズが外部に漏れて他の部品に影響を及ぼすことも防止で
きる。
【００３８】また、トリミング溝１２ａを形成すること
によって、抵抗膜１２を、帯状部分が直角に屈曲しなが
ら連続し、且つ隣接する帯状部分相互が平行となるよう
な形状としてあるので、通電時には互いが平行となる帯
状部分で生成される磁界によって所定のインダクタンス
を確保して、ＬＲ部品としての機能を発揮させることが
できる。
によって、抵抗膜１２を、帯状部分が直角に屈曲しなが
ら連続し、且つ隣接する帯状部分相互が平行となるよう
な形状としてあるので、通電時には互いが平行となる帯
状部分で生成される磁界によって所定のインダクタンス
を確保して、ＬＲ部品としての機能を発揮させることが
できる。
【００３９】尚、前記実施形態では、一対の外部電極１
６を各引出電極１３の端縁と接続し、且つ第２保護膜１
５の両端部を覆うようにチップ両端部に形成したものを
示したが、チップ抵抗器の構造は、図８に示すように、
一対の外部電極１６’を各引出電極１３の端部と接続す
るようにチップ両端部に形成した後、第１保護膜１４全
体と各引出電極１３の露出部分と各外部電極１６’の端
部とチップ上面の露出部分を覆うように第２保護膜１
５’を形成したような構造であってもよい。
６を各引出電極１３の端縁と接続し、且つ第２保護膜１
５の両端部を覆うようにチップ両端部に形成したものを
示したが、チップ抵抗器の構造は、図８に示すように、
一対の外部電極１６’を各引出電極１３の端部と接続す
るようにチップ両端部に形成した後、第１保護膜１４全
体と各引出電極１３の露出部分と各外部電極１６’の端
部とチップ上面の露出部分を覆うように第２保護膜１
５’を形成したような構造であってもよい。
【００４０】図９乃至図１１には前記抵抗膜の他の形状
例をそれぞれ示してある。図９の抵抗膜２１は、矩形状
の形成された抵抗膜２１に対してトリミング溝２１ａを
幅方向側面から櫛歯状に形成することにより、帯状部分
が直角に屈曲しながら連続し、且つ隣接する帯状部分相
互が平行となるような形状としてある。また、図１０に
示した抵抗膜２２は、スクリーン印刷等の手法を利用し
て抵抗ペーストを図５及び図６に示した抵抗膜とほぼ同
形状のパターンで塗布し、これを所定温度で焼き付けた
ものである。さらに、図１１に示した抵抗膜２３は、ス
クリーン印刷等の手法を利用して抵抗ペーストを図９の
抵抗膜とほぼ同形状のパターンで塗布し、これを所定温
度で焼き付けたものである。図９乃至図１１に示した抵
抗膜形状でも、図５及び図６に示した抵抗膜と同様に、
所定のインダクタンスを確保してＬＲ部品としての機能
を発揮させることができる。
例をそれぞれ示してある。図９の抵抗膜２１は、矩形状
の形成された抵抗膜２１に対してトリミング溝２１ａを
幅方向側面から櫛歯状に形成することにより、帯状部分
が直角に屈曲しながら連続し、且つ隣接する帯状部分相
互が平行となるような形状としてある。また、図１０に
示した抵抗膜２２は、スクリーン印刷等の手法を利用し
て抵抗ペーストを図５及び図６に示した抵抗膜とほぼ同
形状のパターンで塗布し、これを所定温度で焼き付けた
ものである。さらに、図１１に示した抵抗膜２３は、ス
クリーン印刷等の手法を利用して抵抗ペーストを図９の
抵抗膜とほぼ同形状のパターンで塗布し、これを所定温
度で焼き付けたものである。図９乃至図１１に示した抵
抗膜形状でも、図５及び図６に示した抵抗膜と同様に、
所定のインダクタンスを確保してＬＲ部品としての機能
を発揮させることができる。
【００４１】以上、前述の各実施形態では、チップと第
１，第２保護膜に磁性を持たせるためにフェライトを用
いたものを示したが、絶縁性を有する他の磁性材料をこ
れの代わりに用いてもよい。勿論、保護膜はガラスベー
スのものに限らず、エポキシ樹脂等の樹脂ベースのもの
から形成されていてもよい。
１，第２保護膜に磁性を持たせるためにフェライトを用
いたものを示したが、絶縁性を有する他の磁性材料をこ
れの代わりに用いてもよい。勿論、保護膜はガラスベー
スのものに限らず、エポキシ樹脂等の樹脂ベースのもの
から形成されていてもよい。
【００４２】また、前述の各実施形態では、第１保護膜
と第２保護膜を同一材料から形成したものを示したが、
とりわけ第２実施形態では、第２保護膜として第１保護
膜よりも透磁率の小さなものを用いれば、外部への磁束
漏れをより効果的に抑制できる。
と第２保護膜を同一材料から形成したものを示したが、
とりわけ第２実施形態では、第２保護膜として第１保護
膜よりも透磁率の小さなものを用いれば、外部への磁束
漏れをより効果的に抑制できる。
【００４３】さらに、前述の各実施形態では、保護膜と
して第１，第２保護膜から成る２層構造のものを示した
が、第１保護膜を省略した第２保護膜のみの単層構造と
してもよく、抵抗膜に対してレーザトリミングを行う場
合にはトリミング後に該保護膜を形成するとよい。
して第１，第２保護膜から成る２層構造のものを示した
が、第１保護膜を省略した第２保護膜のみの単層構造と
してもよく、抵抗膜に対してレーザトリミングを行う場
合にはトリミング後に該保護膜を形成するとよい。
【００４４】
【発明の効果】以上詳述したように、本発明によれば、
外部から高周波ノイズや電磁波ノイズ等をノイズを受け
た場合でもこれら外部ノイズの影響によって抵抗値特性
に変動を生じることを防止できると共に、チップ抵抗器
自体が熱ノイズ等のノイズを発するような場合でも該ノ
イズが外部に漏れて他の部品に影響を及ぼすことも防止
でき、ＥＭＣ対応のチップ抵抗器を簡単且つ安定して提
供できる。
外部から高周波ノイズや電磁波ノイズ等をノイズを受け
た場合でもこれら外部ノイズの影響によって抵抗値特性
に変動を生じることを防止できると共に、チップ抵抗器
自体が熱ノイズ等のノイズを発するような場合でも該ノ
イズが外部に漏れて他の部品に影響を及ぼすことも防止
でき、ＥＭＣ対応のチップ抵抗器を簡単且つ安定して提
供できる。
【図１】本発明の第１実施形態を示すチップ抵抗器の平
面図
面図
【図２】図１のＸ−Ｘ線断面図
【図３】図１及び図２に示したチップ抵抗器の製造手順
を示す図
を示す図
【図４】第１実施形態のチップ抵抗器の変更態様を示す
縦断面図
縦断面図
【図５】本発明の第２実施形態を示すチップ抵抗器の平
面図
面図
【図６】図５のＸ−Ｘ線断面図
【図７】図５及び図６に示したチップ抵抗器の製造手順
を示す図
を示す図
【図８】第２実施形態のチップ抵抗器の変更態様を示す
縦断面図
縦断面図
【図９】第２実施形態に係る抵抗膜の他の形状例を示す
図
図
【図１０】第２実施形態に係る抵抗膜の他の形状例を示
す図
す図
【図１１】第２実施形態に係る抵抗膜の他の形状例を示
す図
す図
１…チップ、２…抵抗膜、３…引出電極、４…第１保護
膜、５，５’…第２保護膜、６，６’…外部電極、１１
…チップ、１２…抵抗膜、１３…引出電極、１４…第１
保護膜、１５，１５’…第２保護膜、１６，１６’…外
部電極、２１，２２，２３…抵抗膜。
膜、５，５’…第２保護膜、６，６’…外部電極、１１
…チップ、１２…抵抗膜、１３…引出電極、１４…第１
保護膜、１５，１５’…第２保護膜、１６，１６’…外
部電極、２１，２２，２３…抵抗膜。
Claims (3)
- 【請求項１】 チップ表面の抵抗膜を保護膜で覆ったチ
ップ部品において、 チップ及び保護膜が、絶縁性と磁性を有する材料から成
る、 ことを特徴とするチップ抵抗器。 - 【請求項２】 前記材料がフェライトを含む、 ことを特徴とする請求項１記載のチップ抵抗器。
- 【請求項３】 前記抵抗膜を、帯状部分が屈曲しながら
連続し、且つ隣接する帯状部分相互が平行となるような
形状とした、 ことを特徴とする請求項１または２記載のチップ抵抗
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9328552A JPH11162706A (ja) | 1997-11-28 | 1997-11-28 | チップ抵抗器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9328552A JPH11162706A (ja) | 1997-11-28 | 1997-11-28 | チップ抵抗器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11162706A true JPH11162706A (ja) | 1999-06-18 |
Family
ID=18211561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9328552A Withdrawn JPH11162706A (ja) | 1997-11-28 | 1997-11-28 | チップ抵抗器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11162706A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017152495A (ja) * | 2016-02-23 | 2017-08-31 | Koa株式会社 | 基板内層用チップ抵抗器および部品内蔵型回路基板 |
| WO2019188584A1 (ja) * | 2018-03-28 | 2019-10-03 | パナソニックＩｐマネジメント株式会社 | 抵抗器 |
-
1997
- 1997-11-28 JP JP9328552A patent/JPH11162706A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017152495A (ja) * | 2016-02-23 | 2017-08-31 | Koa株式会社 | 基板内層用チップ抵抗器および部品内蔵型回路基板 |
| WO2019188584A1 (ja) * | 2018-03-28 | 2019-10-03 | パナソニックＩｐマネジメント株式会社 | 抵抗器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01302803A (ja) | チップ抵抗およびその製造方法 | |
| JP2007073693A (ja) | チップ抵抗器とのその製造方法 | |
| JPH11162706A (ja) | チップ抵抗器 | |
| JPH09205004A (ja) | チップ抵抗器及びその製造方法 | |
| JP5261947B2 (ja) | 低抵抗チップ抵抗器およびその製造方法 | |
| JP4417186B2 (ja) | 抵抗器およびその製造方法 | |
| JP4434699B2 (ja) | 抵抗器およびその製造方法 | |
| US10453603B2 (en) | Integration of inductor and damper for power filters | |
| JPS63253659A (ja) | 厚膜混成集積回路装置 | |
| JPH0963805A (ja) | 角形チップ抵抗器 | |
| JP2741762B2 (ja) | 感温抵抗器およびその製造方法 | |
| JPS63177402A (ja) | 負特性サ−ミスタ | |
| JPH04372101A (ja) | 角形チップ抵抗器及びその製造方法 | |
| JPH0831603A (ja) | 角形薄膜チップ抵抗器およびその製造方法 | |
| JPH10214722A (ja) | チップ部品 | |
| JPS6145464Y2 (ja) | ||
| JP2002033203A (ja) | 複合電子部品 | |
| JPH04239107A (ja) | 電磁障害防止素子 | |
| JPH01270301A (ja) | 小型感温低抗器およびその製造方法 | |
| JP2003272901A (ja) | 厚膜抵抗器およびその製造方法 | |
| JP2007165358A (ja) | チップ型コンデンサ | |
| JP2003338401A (ja) | 厚膜型チップ抵抗器及びその製造方法 | |
| JP2000124002A (ja) | チップ型部品 | |
| JP2755212B2 (ja) | 負特性サーミスタの製造方法 | |
| US20050087841A1 (en) | Multilayer electronic substrate, and the method of manufacturing multilayer electronic substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050201 |