JP2016152258A - 基板内層用チップ抵抗器および部品内蔵型回路基板 - Google Patents
基板内層用チップ抵抗器および部品内蔵型回路基板 Download PDFInfo
- Publication number
- JP2016152258A JP2016152258A JP2015027601A JP2015027601A JP2016152258A JP 2016152258 A JP2016152258 A JP 2016152258A JP 2015027601 A JP2015027601 A JP 2015027601A JP 2015027601 A JP2015027601 A JP 2015027601A JP 2016152258 A JP2016152258 A JP 2016152258A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- electrode
- electrodes
- substrate
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Adjustable Resistors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】抵抗値を複数に切り替えて使用できる基板内層用チップ抵抗器と、そのようなチップ抵抗器を内蔵した部品内蔵型回路基板を提供する。
【解決手段】部品内蔵型回路基板では、ベース基板の樹脂層20に埋め込まれたチップ抵抗器1が、絶縁基板2の一端面に形成された端面電極11を介して直列に接続された表側抵抗体4と裏側抵抗体8を有しており、これら両抵抗体4、8に接続する2つの表電極(3a等)と2つの裏電極7a、7bが絶縁基板2の表裏両面にそれぞれ形成されている。樹脂層20にスルーホールを形成する際に、表電極3a、3bと裏電極7a、7bに導通する第1乃至第3の外部電極12、13、14に対する計4箇所にスルーホール21A、21B、21C、21Dを選択的に接続する。
【選択図】図3
【解決手段】部品内蔵型回路基板では、ベース基板の樹脂層20に埋め込まれたチップ抵抗器1が、絶縁基板2の一端面に形成された端面電極11を介して直列に接続された表側抵抗体4と裏側抵抗体8を有しており、これら両抵抗体4、8に接続する2つの表電極(3a等)と2つの裏電極7a、7bが絶縁基板2の表裏両面にそれぞれ形成されている。樹脂層20にスルーホールを形成する際に、表電極3a、3bと裏電極7a、7bに導通する第1乃至第3の外部電極12、13、14に対する計4箇所にスルーホール21A、21B、21C、21Dを選択的に接続する。
【選択図】図3
Description
本発明は、積層回路基板等に内蔵されて使用される基板内層用チップ抵抗器と、そのようなチップ抵抗器が絶縁性の樹脂層に埋め込まれている部品内蔵型回路基板に関するものである。
近年、電子機器の小型・軽量化や回路構成の複雑化に伴って、チップ抵抗器を回路基板の表面だけでなく内層にも実装して部品実装密度を高めるようにした部品内蔵型回路基板が実用に供されている。
この種の部品内蔵型回路基板では、通常、絶縁性の樹脂層からなるベース基板にチップ抵抗器を埋め込んだ後、この樹脂層にレーザ光を照射してスルーホールを形成すると共に、そのスルーホール内に銅メッキ処理等からなる接続ビアを形成することにより、この接続ビアと内層されたチップ抵抗器の電極とを接続するようにしている。
従来より、基板内層用チップ抵抗器の表面と裏面に広い面積を有する外部電極を形成し、これら表面側または裏面側の外部電極に向けてスルーホールを形成することにより、内層されたチップ抵抗器を介してベース基板上の配線パターン間を導通させるようにした部品内蔵型回路基板が提案されている(例えば、特許文献1参照)。
上記特許文献1に開示されたチップ抵抗器は、直方体形状の絶縁基板の表面に所定間隔を存して形成された一対の表電極と、これら表電極間に形成された抵抗体と、表電極の一部を露出させると共に抵抗体の全体を覆うように形成された保護膜と、表電極の露出部分と保護膜の端部を覆うように形成された補助電極と、絶縁基板の裏面に所定間隔を存して形成された一対の裏電極と、絶縁基板の相対向する両端面に形成されて裏電極と補助電極を連通する一対の端面電極と、これら裏電極と補助電極および端面電極を連続的に被覆する断面コ字状の一対の外部電極とによって構成されており、これら外部電極に対してスルーホールが接続されるようになっている。
このように構成された基板内層用チップ抵抗器は、スルーホールと接続可能な広面積の外部電極を有しているため、ベース基板の樹脂層にレーザ光を照射してスルーホールを形成する際に、スルーホールの形成位置が正規の位置に対して多少ずれたとしても、チップ抵抗器の外部電極とスルーホールを確実に接続することができる。また、外部電極が絶縁基板の表面と裏面の両方に形成されているため、表面側に露出する一対の外部電極にスルーホールを接続させるだけでなく、裏面側に露出する一対の外部電極にもスルーホールを接続させることが可能となり、チップ抵抗器を表裏の区別なく樹脂層の内部に埋め込むことができる。なお、抵抗体に接続する一対の表電極はそれぞれ端面電極を介して裏電極に導通され、これら電極を覆うように絶縁基板の両端部に一対の外部電極が形成されているため、表面側に露出する両外部電極にスルーホールを接続させた場合の抵抗値と、裏面側に露出する両外部電極にもスルーホールを接続させた場合の抵抗値は同じになる。
前述したように、特許文献1に開示された基板内層用チップ抵抗器は、スルーホールと接続される外部電極を表面と裏面の両方に備えているため、表裏の区別なく樹脂層の内部に埋め込むことは可能であるが、どちらの向きで使用しても抵抗値は同じになる。このため、回路設計等に応じて所望の抵抗値のチップ抵抗器を樹脂層に内蔵する場合、予め抵抗値が異なる数種類のチップ抵抗器を準備しておき、その中から所望のチップ抵抗器を選択して樹脂層の所定位置に正しく埋め込む必要があり、このことが製造上の煩わしさを招来する要因となっていた。
また、この種の部品内蔵型回路基板では、チップ抵抗器を樹脂層の内部に埋め込んだとき、樹脂の収縮によってチップ抵抗器の絶縁基板が反ってしまうことがあり、その場合、絶縁基板の反りによって抵抗体の分子間距離が変わるため、設定されたチップ抵抗器の抵抗値が変化してしまう。特に、樹脂層の内部に埋め込まれて使用される基板内層用チップ抵抗器は、絶縁基板を含めた全体の厚みが薄く形成されており、撓みに対して非常に弱い構造となっているため、僅かな撓みで抵抗値が大きく変化してしまうという問題があった。
本発明は、このような従来技術の実情に鑑みてなされたもので、その第1の目的は、抵抗値を複数に切り替えて使用できる基板内層用チップ抵抗器を提供することにあり、第2の目的は、反りに起因する抵抗値変化を軽減することができる部品内蔵型回路基板を提供することにある。
上記第1の目的を達成するために、本発明の基板内層用チップ抵抗器は、直方体形状の絶縁基板と、この絶縁基板の表面に所定間隔を存して形成された一対の表電極と、これら両表電極間に形成された表側抵抗体と、前記絶縁基板の裏面に所定間隔を存して形成された一対の裏電極と、これら両裏電極間に形成された裏側抵抗体と、前記絶縁基板の相対向する端面のいずれか一方にのみ形成された端面電極とを備え、前記表側抵抗体と前記裏側抵抗体が前記端面電極を介して直列に接続されているという構成にした。
このように構成された基板内層用チップ抵抗器は、絶縁基板の表面に形成された表側抵抗体と絶縁基板の裏面に形成された裏側抵抗体とが、絶縁基板の一方の端面にのみ存在する端面電極を介して直列に接続されているため、絶縁基板の表面と裏面に形成された2つの表電極と2つの裏電極の計4箇所に対してスルーホールを選択的に接続することにより、表側抵抗体と裏側抵抗体の抵抗値を総和したチップ抵抗器としてだけでなく、表側抵抗体単独の抵抗値を有するチップ抵抗器や、裏側抵抗体単独の抵抗値を有するチップ抵抗器等として使用することができる。
上記の構成において、端面電極が形成された側に位置する絶縁基板の一端部に、端面電極と表電極および裏電極を覆う断面コ字状の第1の外部電極が形成されており、端面電極が形成されていない側に位置する絶縁基板の他端部に、表電極を覆う第2の外部電極と裏電極を覆う第3の外部電極とがそれぞれ形成されていると、これら第1乃至第3の外部電極に対してスルーホールを容易に接続することができて好ましい。
また、上記の構成において、表側抵抗体と裏側抵抗体の抵抗値は特に限定されるものではなく、表側抵抗体と裏側抵抗体の抵抗値が互いに異なる値に設定されていても良く、あるいは、表側抵抗体と裏側抵抗体の抵抗値が略同じ値に設定されていても良い。
また、上記第2の目的を達成するために、本発明の部品内蔵型回路基板は、絶縁性の樹脂層からなるベース基板の内層にチップ抵抗器が埋め込まれている部品内蔵型回路基板において、前記チップ抵抗器が、直方体形状の絶縁基板と、この絶縁基板の表面に所定間隔を存して形成された一対の表電極と、これら両表電極間に形成された表側抵抗体と、前記絶縁基板の裏面に所定間隔を存して形成された一対の裏電極と、これら両裏電極間に形成された裏側抵抗体と、前記絶縁基板の相対向する端面のいずれか一方にのみ形成されて前記表側抵抗体と前記裏側抵抗体を直列に接続する端面電極とを備えると共に、前記ベース基板に一対の前記表電極と一対の前記裏電極の少なくとも2つに接続されるスルーホールが設けられているという構成にした。
このように構成された部品内蔵型回路基板では、ベース基板の樹脂層に埋め込まれたチップ抵抗器が1つの端面電極を介して直列に接続された表側抵抗体と裏側抵抗体を有しており、これら抵抗体に接続する2つの表電極と2つの裏電極が絶縁基板の表裏両面にそれぞれ形成されているため、樹脂層にスルーホールを形成する際に、2つの表電極と2つの裏電極の計4箇所に対してスルーホールを選択的に接続することにより、表側抵抗体と裏側抵抗体の抵抗値を総和したチップ抵抗器としてだけでなく、表側抵抗体単独の抵抗値を有するチップ抵抗器や、裏側抵抗体単独の抵抗値を有するチップ抵抗器等として使用することができる。また、表側抵抗体と裏側抵抗体の抵抗値を総和したチップ抵抗器とした場合、樹脂層に埋め込まれたチップ抵抗器の絶縁基板に反りが発生したとしても、表側抵抗体と裏側抵抗体の一方に伸びる方向の力が作用して抵抗値を上昇させ、他方に縮む方向の力が作用して抵抗値を下降させることにより、両者の抵抗値の増減分が相殺されるため、反りに起因する抵抗値変化を軽減することができる。
上記の構成において、スルーホールが接続される箇所は回路構成等に応じて任意に選択可能であるが、端面電極に連続する表電極と裏電極のいずれか一方と、端面電極が形成されていない側に位置する表電極および裏電極の3箇所に対してスルーホールをそれぞれ接続させると、表側抵抗体と裏側抵抗体の抵抗値を総和したチップ抵抗器において、端面電極側の表電極または裏電極に接続するスルーホールを用いて分圧させることができるため、様々な用途での使用が可能となる。
また、上記の構成において、表側抵抗体と裏側抵抗体の抵抗値はどのように設定されていても良いが、表側抵抗体と裏側抵抗体の抵抗値が略同じ値に設定されていると共に、端面電極が形成されていない側に位置する表電極および裏電極に対してスルーホールをそれぞれ設けると、反り発生時における表側抵抗体と裏側抵抗体の抵抗値の増減分がキャンセルされるため、内層されたチップ抵抗器の抵抗値が反りに起因して変化してしまうことを確実に防止することができる。
本発明によれば、抵抗値を複数に切り替えて使用できる基板内層用チップ抵抗器を提供することができ、また、樹脂層に内蔵されたチップ抵抗器の抵抗値を複数に切り替えて使用可能であり、反りに起因する抵抗値変化を軽減することができる部品内蔵型回路基板を提供することができる。
発明の実施の形態について図面を参照して説明すると、図1に示すように、本発明の実施形態例に係る基板内層用チップ抵抗器(以下、チップ抵抗器と称す)1は、直方体形状の絶縁基板2と、絶縁基板2の表面における長手方向両端部に所定間隔を存して形成された一対の表電極3a,3bと、これら両表電極3a,3bに接続するように形成された表側抵抗体4と、表電極3a,3bの一部を露出させると共に表側抵抗体4の全体を覆うように形成された上部保護膜5と、表電極3a,3bの残部と上部保護膜5の端部を覆うように形成された一対の表側補助電極6a,6bと、絶縁基板2の裏面における長手方向両端部に所定間隔を存して形成された一対の裏電極7a,7bと、これら両裏電極7a,7bに接続するように形成された裏側抵抗体8と、裏電極7a,7bの一部を露出させると共に裏側抵抗体8の全体を覆うように形成された下部保護膜9と、裏電極7a,7bの残部と下部保護膜9の端部を覆うように形成された一対の裏側補助電極10a,10bと、絶縁基板2の長手方向一端面に形成されて図示右側の表側補助電極6aと裏側補助電極10aを導通する端面電極11と、これら端面電極11と表側補助電極6aおよび裏側補助電極10aを覆う断面コ字状の第1の外部電極12と、図示左側の表電極3bと表側補助電極6bを覆う第2の外部電極13と、図示左側の裏電極7bと裏側補助電極10bを覆う第3の外部電極14とによって構成されている。
絶縁基板2はセラミックス基板からなり、この絶縁基板2は後述する大判基板を縦横に延びる一次分割溝と二次分割溝に沿って分割して多数個取りされたものである。
表電極3a,3bと裏電極7a,7bはいずれもAg系ペーストをスクリーン印刷して乾燥・焼成させたものであり、図示右側の表電極3aと裏電極7aおよび図示左側の表電極3bと裏電極7bは絶縁基板2を挟んだ対向位置に形成されている。
表側抵抗体4と裏側抵抗体8は酸化ルテニウム等の抵抗ペーストをスクリーン印刷して乾燥・焼成させたものであり、図示省略されているが、これら表側抵抗体4と裏側抵抗体8には抵抗値を調整するためのトリミング溝が形成されている。なお、表側抵抗体4と裏側抵抗体8の抵抗値は用途に応じて適宜の値に設定されており、例えば、表側抵抗体4と裏側抵抗体8を共に10Ωというように同一値に設定されたり、表側抵抗体4を10Ω、裏側抵抗体8を20Ωというように互いに異なる値に設定されている。
上部保護膜5と下部保護膜9はいずれもアンダーコート層とオーバーコート層の2層構造をなし、そのうちアンダーコート層はガラスペーストをスクリーン印刷して乾燥・焼成させたものであり、オーバーコート層はエポキシ樹脂系ペーストをスクリーン印刷して加熱硬化させたものである。
表側補助電極6a,6bと裏側補助電極10a,10bはAgを含有する樹脂ペーストをスクリーン印刷して加熱硬化させたものである。表側補助電極6a,6bは表側抵抗体4に重ねられた上部保護膜5の端部を覆う位置まで形成されているため、一対の表側補助電極6a,6bの間隔は一対の表電極3a,3bの間隔より狭くなっている。同様に、裏側補助電極10a,10bは表側抵抗体4に重ねられた下部保護膜9の端部を覆う位置まで形成されているため、一対の裏側補助電極10a,10bの間隔は一対の裏電極7a,7bの間隔より狭くなっている。
端面電極11は絶縁基板2の一端面にNi/Cr等をスパッタリングして形成されたものであり、この端面電極11を介して表側補助電極6a(表電極3a)と裏側補助電極10a(裏電極7a)が導通されることにより、表側抵抗体4と表側抵抗体4は直列に接続されている。
第1の外部電極12と第2の外部電極13および第3の外部電極14はいずれもNiメッキやCuメッキ等からなり、後述するように、チップ抵抗器1が部品内蔵型回路基板の樹脂層に埋め込まれた際に、これら第1乃至第3の外部電極12,13,14に対してスルーホールが選択的に接続されるようになっている。
次に、上述の如く構成されたチップ抵抗器1の製造方法について、図2を参照しながら説明する。
まず、絶縁基板2が多数個取りされる大判基板2Aを準備する。この大判基板2Aには予め一次分割溝と二次分割溝(いずれも図示省略)が格子状に設けられており、両分割溝によって区切られたマス目の1つ1つが1個分のチップ形成領域となる。なお、図2では1個分のチップ形成領域が代表的に示されているが、実際は多数個分のチップ形成領域に相当する大判基板2Aに対して以下に説明する各工程が一括して行われる。
すなわち、図2(a)に示すように、大判基板2Aの表面にAg系ペーストを印刷して乾燥・焼成させることにより、大判基板2Aの表面に所定間隔を存して離間する一対の表電極3a,3bを形成すると共に、それに前後して大判基板2Aの裏面にAg系ペーストをスクリーン印刷して乾燥・焼成させることにより、大判基板2Aの裏面に所定間隔を存して離間する一対の裏電極7a,7bを形成する。
次に、大判基板2Aの表裏両面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷した後、これを乾燥・焼成することにより、図2(b)に示すように、両表電極3a,3bに接続する表側抵抗体4と両裏電極7a,7bに接続する裏側抵抗体8とを形成する。
次に、大判基板2Aの表裏両面にガラスペーストをスクリーン印刷して乾燥・焼成することにより、表側抵抗体4と裏側抵抗体8を覆うアンダーコート層をそれぞれ形成した後、これらアンダーコート層の上から表側抵抗体4と裏側抵抗体8にトリミング溝を形成して抵抗値を調整する。しかる後、これらアンダーコート層を覆うようにエポキシ樹脂系ペーストをスクリーン印刷して加熱硬化することにより、図2(c)に示すように、アンダーコート層とオーバーコート層の2層構造からなる上部保護膜5と下部保護膜9をそれぞれ形成する。
次に、表電極3a,3bと裏電極7a,7bの上からAgを含有する樹脂ペーストをスクリーン印刷して加熱硬化することにより、図2(d)に示すように、表電極3a,3bから上部保護膜5の端部まで覆う一対の表側補助電極6a,6bと裏電極7a,7bから下部保護膜9の端部まで覆う一対の裏側補助電極10a,10bとをそれぞれ形成する。
これまでの工程は大判基板2Aに対する一括処理であるが、次なる工程では、大判基板2Aを一次分割溝に沿って短冊状に一次分割することにより、チップ形成領域の長手方向を幅寸法とする短冊状基板2Bを得る。
そして、この短冊状基板2Bの一方の分割面にNi/Crをスパッタリングすることにより、図2(e)に示すように、一方の表電極3a(表側補助電極6a)と一方の裏電極7a(裏側補助電極10a)とを導通する端面電極11を形成する。
次に、短冊状基板2Bを二次分割溝に沿って二次分割することにより、チップ抵抗器1と同等の大きさの個片(チップ単体)を得る。前述したように、この時点で大判基板2Aの各チップ形成領域がそれぞれ1個分の絶縁基板2となる。最後に、各チップ単体の表側補助電極6a,6bと裏側補助電極10a,10bおよび端面電極11に対してNiメッキやCuメッキ等を施すことにより、図2(f)に示すように、第1の外部電極12と第2の外部電極13および第3の外部電極14を備えたチップ抵抗器1が完成する。
図3は上記のごとく構成されたチップ抵抗器1を内層した部品内蔵型回路基板の断面図であり、図1に対応する部分には同一符号を付してある。
図3に示すように、チップ抵抗器1は積層回路基板等のベース基板の樹脂層20の内部に埋め込まれており、この樹脂層20の上面と下面にはそれぞれ配線パターン(図示省略)が設けられている。樹脂層20には4つのスルーホールが形成されており、便宜上、各スルーホールに符号21A,21B,21C,21Dを付すと、図示左上のスルーホール21Aは第2の外部電極13の上面に達し、図示右上のスルーホール21Bは第1の外部電極12の上面に達し、図示右下のスルーホール21Cは第1の外部電極12の下面に達し、図示左下のスルーホール21Dは第3の外部電極14の下面に達している。
これらスルーホール21A,21B,21C,21Dは樹脂層20にレーザ光を照射することによって形成され、その内部に銅メッキ等を施して接続ビアを形成することにより、樹脂層20の上面側の配線パターンとチップ抵抗器1の第1または第2の外部電極12,13とをスルーホール21A,21Bを介して接続させたり、樹脂層20の下面側の配線パターンとチップ抵抗器1の第1または第3の外部電極12,14とをスルーホール21C,21Dを介して接続させることが可能となる。
このように構成された部品内蔵型回路基板では、ベース基板の樹脂層20に埋め込まれたチップ抵抗器1が1つの端面電極11を介して直列に接続された表側抵抗体4と裏側抵抗体8を備えており、これら表側抵抗体4と裏側抵抗体8に接続する2つの表電極3a,3bと2つの裏電極7a,7bが絶縁基板2の表裏両面にそれぞれ形成されているため、樹脂層20にスルーホールを形成する際に、表電極3a,3bと裏電極7a,7bに導通する第1乃至第3の外部電極12,13,14の計4箇所に対してスルーホール21A,21B,21C,21Dを選択的に接続することにより、チップ抵抗器1の抵抗値を複数に切り替えて使用することができる。
例えば、表側抵抗体4を10Ω、裏側抵抗体8を20Ωに設定した場合、第2の外部電極13の上面に接続させたスルーホール21Aと第3の外部電極14の下面に接続させたスルーホール21Dとの間で端子を取れば、この間の抵抗値は30Ω(=10Ω+20Ω)となる。また、第1の外部電極12の上面に接続させたスルーホール21Bと第2の外部電極13の上面に接続させたスルーホール21Aとの間、あるいは第1の外部電極12の下面に接続させたスルーホール21Cと第2の外部電極13の上面に接続させたスルーホール21Aとの間で端子を取れば、この間の抵抗値は表側抵抗体4の10Ωとなる。さらに、第1の外部電極12の上面に接続させたスルーホール21Bと第3の外部電極14の下面に接続させたスルーホール21Dとの間、あるいは第1の外部電極12の下面に接続させたスルーホール21Cと第3の外部電極14の下面に接続させたスルーホール21Dとの間で端子を取れば、この間の抵抗値は裏側抵抗体8の20Ωとなる。さらにまた、第1の外部電極12の上面に接続させたスルーホール21Bと第1の外部電極12の下面に接続させたスルーホール21Cとの間で端子を取れば、この間に表側抵抗体4と裏側抵抗体8が存在しないため、その抵抗値は0Ω(ジャンパー抵抗)となる。
このようにチップ抵抗器1の表面と裏面に露出する第1乃至第3の外部電極12,13,14に対して2つのスルーホール21A,21B,21C,21Dを選択的に接続することにより、4種類の抵抗値(0Ω、10Ω、20Ω、30Ω)を有するチップ抵抗器1として使用することができる。
特に、スルーホール21Aとスルーホール21Dとの間で使用した場合、表側抵抗体4と裏側抵抗体8の両方によって抵抗体全体の体積を増やせるため、耐電力・静電耐圧(ESD)を向上させることができる。また、スルーホール21Aとスルーホール21Dとの間で使用する場合、他のスルーホール21Bまたはスルーホール21Cを第1の外部電極12に接続させれば、当該部位で電圧を分けて分圧抵抗として使用することができる。
また、チップ抵抗器1に樹脂層20の収縮に伴う応力が作用し、その応力によって絶縁基板2に反りが発生した場合、絶縁基板2の表裏両面に振り分けられて形成された表側抵抗体4と裏側抵抗体8のうち、一方の抵抗値は伸びる方向に変形することで上昇するが、他方の抵抗値は縮む方向に変形することで降下するため、両者の抵抗値の増減分が相殺されることになる。したがって、表側抵抗体4と裏側抵抗体8の抵抗値を総和した接続形態、つまりスルーホール21Aとスルーホール21Dとの間で使用した場合、絶縁基板2の反りに起因する表側抵抗体4と裏側抵抗体8の抵抗値の増減分が相殺されるため、チップ抵抗器1の抵抗値変化を軽減することができる。特に、表側抵抗体4と裏側抵抗体8の抵抗値を同じに設定した上で、スルーホール21Aとスルーホール21Dとの間で使用した場合、絶縁基板2の反りに起因する表側抵抗体4と裏側抵抗体8の抵抗値の増減分がキャンセルされるため、樹脂層20に内層されたチップ抵抗器1の抵抗値が変化してしまうことを確実に防止できる。
なお、スルーホール21A,21B,21C,21Dは必要とされるものだけを形成すれば良く、例えば、スルーホール21Aとスルーホール21Dとの間で使用する場合、残りのスルーホール21Bとスルーホール21Cについては形成する必要はない。ただし、ベース基板の樹脂層20に配線パターンを設ける前に、予め樹脂層20に全てのスルーホール21A,21B,21C,21Dを形成しておき、その中で必要とされるスルーホール21A,21B,21C,21Dの内部のみに接続ビアを形成するようにしても良い。
1 基板内層用チップ抵抗器
2 絶縁基板
2A 大判基板
2B 短冊状基板
3a,3b 表電極
4 表側抵抗体
5 上部保護膜
6a,6b 表側補助電極
7a,7b 裏電極
8 裏側抵抗体
9 下部保護膜
10a,10b 裏側補助電極
11 端面電極
12 第1の外部電極
13 第2の外部電極
14 第3の外部電極
20 樹脂層
21A,21B,21C,21D スルーホール
2 絶縁基板
2A 大判基板
2B 短冊状基板
3a,3b 表電極
4 表側抵抗体
5 上部保護膜
6a,6b 表側補助電極
7a,7b 裏電極
8 裏側抵抗体
9 下部保護膜
10a,10b 裏側補助電極
11 端面電極
12 第1の外部電極
13 第2の外部電極
14 第3の外部電極
20 樹脂層
21A,21B,21C,21D スルーホール
Claims (7)
- 直方体形状の絶縁基板と、この絶縁基板の表面に所定間隔を存して形成された一対の表電極と、これら両表電極間に形成された表側抵抗体と、前記絶縁基板の裏面に所定間隔を存して形成された一対の裏電極と、これら両裏電極間に形成された裏側抵抗体と、前記絶縁基板の相対向する端面のいずれか一方にのみ形成された端面電極とを備え、
前記表側抵抗体と前記裏側抵抗体が前記端面電極を介して直列に接続されていることを特徴とする基板内層用チップ抵抗器。 - 請求項1の記載において、前記端面電極が形成された側に位置する前記絶縁基板の一端部に、前記端面電極と前記表電極および前記裏電極を覆う断面コ字状の第1の外部電極が形成されており、前記端面電極が形成されていない側に位置する前記絶縁基板の他端部に、前記表電極を覆う第2の外部電極と前記裏電極を覆う第3の外部電極とがそれぞれ形成されていることを特徴とする基板内層用チップ抵抗器。
- 請求項1または2の記載において、前記表側抵抗体と前記裏側抵抗体の抵抗値が異なる値に設定されていることを特徴とする基板内層用チップ抵抗器。
- 請求項1または2の記載において、前記表側抵抗体と前記裏側抵抗体の抵抗値が略同じ値に設定されていることを特徴とする基板内層用チップ抵抗器。
- 絶縁性の樹脂層からなるベース基板の内層にチップ抵抗器が埋め込まれている部品内蔵型回路基板において、
前記チップ抵抗器が、直方体形状の絶縁基板と、この絶縁基板の表面に所定間隔を存して形成された一対の表電極と、これら両表電極間に形成された表側抵抗体と、前記絶縁基板の裏面に所定間隔を存して形成された一対の裏電極と、これら両裏電極間に形成された裏側抵抗体と、前記絶縁基板の相対向する端面のいずれか一方にのみ形成されて前記表側抵抗体と前記裏側抵抗体を直列に接続する端面電極とを備えると共に、
前記ベース基板に一対の前記表電極と一対の前記裏電極の少なくとも2つに接続されるスルーホールが設けられていることを特徴とする部品内蔵型回路基板。 - 請求項5の記載において、前記端面電極に連続する前記表電極と前記裏電極のいずれか一方と、前記端面電極が形成されていない側に位置する前記表電極および前記裏電極に対して、前記スルーホールをそれぞれ設けたことを特徴とする部品内蔵型回路基板。
- 請求項5の記載において、前記表側抵抗体と前記裏側抵抗体の抵抗値が略同じ値に設定されていると共に、前記端面電極が形成されていない側に位置する前記表電極および前記裏電極に対して前記スルーホールをそれぞれ設けたことを特徴とする部品内蔵型回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015027601A JP2016152258A (ja) | 2015-02-16 | 2015-02-16 | 基板内層用チップ抵抗器および部品内蔵型回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015027601A JP2016152258A (ja) | 2015-02-16 | 2015-02-16 | 基板内層用チップ抵抗器および部品内蔵型回路基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016152258A true JP2016152258A (ja) | 2016-08-22 |
Family
ID=56695504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015027601A Pending JP2016152258A (ja) | 2015-02-16 | 2015-02-16 | 基板内層用チップ抵抗器および部品内蔵型回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016152258A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6440794B1 (ja) * | 2017-09-22 | 2018-12-19 | 三菱電機株式会社 | 半導体装置 |
WO2020208931A1 (ja) * | 2019-04-12 | 2020-10-15 | Koa株式会社 | 硫化検出抵抗器 |
WO2021009865A1 (ja) * | 2019-07-17 | 2021-01-21 | 株式会社メイコー | 高密度多層基板、及びその製造方法 |
-
2015
- 2015-02-16 JP JP2015027601A patent/JP2016152258A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6440794B1 (ja) * | 2017-09-22 | 2018-12-19 | 三菱電機株式会社 | 半導体装置 |
WO2020208931A1 (ja) * | 2019-04-12 | 2020-10-15 | Koa株式会社 | 硫化検出抵抗器 |
JP2020173200A (ja) * | 2019-04-12 | 2020-10-22 | Koa株式会社 | 硫化検出抵抗器 |
JP7197425B2 (ja) | 2019-04-12 | 2022-12-27 | Koa株式会社 | 硫化検出抵抗器 |
WO2021009865A1 (ja) * | 2019-07-17 | 2021-01-21 | 株式会社メイコー | 高密度多層基板、及びその製造方法 |
JPWO2021009865A1 (ja) * | 2019-07-17 | 2021-09-13 | 株式会社メイコー | 高密度多層基板、及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7782173B2 (en) | Chip resistor | |
US10043602B2 (en) | Chip resistor | |
JP2024010234A (ja) | チップ抵抗器 | |
JP5115968B2 (ja) | チップ抵抗器の製造方法およびチップ抵抗器 | |
JP6181500B2 (ja) | チップ抵抗器およびその製造方法 | |
JP2011165752A (ja) | チップ抵抗器 | |
JP2016152258A (ja) | 基板内層用チップ抵抗器および部品内蔵型回路基板 | |
KR20080031982A (ko) | 칩 저항기 및 그 제조 방법 | |
US10192658B2 (en) | Chip resistor | |
US10276285B2 (en) | Chip resistor | |
JP6688025B2 (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
WO2016121203A1 (ja) | チップ抵抗器 | |
JP6674833B2 (ja) | チップ抵抗器および部品内蔵型回路基板 | |
JP6715024B2 (ja) | 基板内層用チップ抵抗器 | |
JP2017228701A (ja) | チップ抵抗器およびチップ抵抗器の実装構造 | |
JP5820294B2 (ja) | チップ抵抗器用集合基板およびチップ抵抗器の製造方法 | |
JP6706942B2 (ja) | 部品内蔵型回路基板 | |
JP6695415B2 (ja) | チップ抵抗器 | |
JP2018088496A (ja) | 電子部品および電子部品の実装方法 | |
JP6715002B2 (ja) | チップ抵抗器の実装構造 | |
JP2021061311A (ja) | チップ部品 | |
WO2016031441A1 (ja) | 基板内層用チップ部品および部品内蔵型回路基板 | |
JP2018078150A (ja) | 基板内層用チップ抵抗器および部品内蔵型回路基板 | |
WO2012073400A1 (ja) | 抵抗内蔵基板およびこの基板を備える電流検出モジュール | |
JP2022159807A (ja) | チップ抵抗器 |