JP4505761B2 - 電子部品を搭載した低温焼成セラミック基板の製造方法 - Google Patents

電子部品を搭載した低温焼成セラミック基板の製造方法 Download PDF

Info

Publication number
JP4505761B2
JP4505761B2 JP2007309654A JP2007309654A JP4505761B2 JP 4505761 B2 JP4505761 B2 JP 4505761B2 JP 2007309654 A JP2007309654 A JP 2007309654A JP 2007309654 A JP2007309654 A JP 2007309654A JP 4505761 B2 JP4505761 B2 JP 4505761B2
Authority
JP
Japan
Prior art keywords
substrate
low
fired ceramic
conductor pattern
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2007309654A
Other languages
English (en)
Other versions
JP2008098658A (ja
Inventor
智明 河田
昭 須田
誠 三浦
秀樹 増田
誠 小林
稔 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2007309654A priority Critical patent/JP4505761B2/ja
Publication of JP2008098658A publication Critical patent/JP2008098658A/ja
Application granted granted Critical
Publication of JP4505761B2 publication Critical patent/JP4505761B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、電子部品を搭載した低温焼成セラミック基板の製造方法に係り、特に基板表面に形成された導体パターンから焼成により浮き上がるガラス成分を除去し、焼成後のめっき性ならびに部品の実装性を良好にする技術に関する。
電子機器の高密度実装化、処理速度の高速化の進展に伴い、低誘電率・低配線抵抗という優れた特徴を有する低温焼成セラミック(LTCC/Low Temperature Co-fired Ceramics)基板(以下、LTCC基板という場合がある)が近年頻繁に使用されている。
このLTCC基板は、通常のセラミック焼成温度より低い800〜1000℃程度の温度で焼成されるもので、一般に、例えばアルミナやジルコニアなどの骨材とガラス成分とを混合し練り合わせて薄いグリーンシートを作成し、このシートを積み重ねて圧着した後、焼成することにより作成される。
基板内部あるいは基板表面に形成される導体パターンは、グリーンシートに銀(Ag)や銅(Cu)を主成分とする導体ペーストを印刷することにより形成される。この導体ペースト、特に基板表面に配される導体ペーストには、基板材料との密着強度を確保するためにガラスフリットが混入されることが多い。
また、このようなLTCC基板ないしセラミック積層基板に関連する文献として、下記特許文献1から4がある。
特開平9‐55118号公報(段落0024) 特開平11‐163486号公報(段落0065) 特開2002‐111153号公報(段落0030) 特開2001‐302359号公報(請求項1,6,7)
ところで、かかるLTCC基板は、AgやCu等の低抵抗金属からなる導体と基板を同時焼成することが出来る利点を有する一方で、基板材料との密着強度を確保するため混入された上記ガラスフリットが焼成時に、基板表面に形成した導体表面に浮き出し、これが後に続くめっき工程においてめっきの付きを悪くするという問題を引き起こすことがある。導体パターンの表面にガラス成分が浮き出すと、その部分だけめっき膜が形成されず、導体上に均一なめっき膜を形成することが出来ないのである。また、めっき膜が均一でなく平滑でないと、その上に実装される部品の実装エラーが生じて製品の歩留まりが低下すると共に、当該部品実装を行うときに基板表面の導体パターンの視認性(画像認識性)が低下し、部品の位置決めが容易でない。
このため従来では、導体表面に浮き出たガラス成分を酸やアルカリを使用して化学的に除去していた。
ところが、かかる化学処理に伴い、基板が損傷を受けることが少なからずあった。特に化学処理は、溶液の濃度やpH、温度、処理時間などの様々な要因の影響を受けるため、安定的にかつ確実にガラス成分を除去するには、過剰な処理を行いがちで、基板に損傷を与えずにガラス成分を完全に除去することは難しい。
さらに、物理的な除去方法として、基板を研磨材と一緒に液中でかき回すバレル処理を行うことも考えられるが、基板サイズが大きい場合にはこの方法を適用することは出来ない。
一方、上記特許文献1から3(特開平9‐55118,特開平11‐163486,特開2002‐111153)には、基板焼成後に電極表面に生じるガラスの浮きの問題が指摘されている。
ところが、特許文献1から3は、導体ペーストの構成成分を工夫し、あるいは配線導体厚を管理するなど、ガラスの浮きに対し全く別の解決手法をとるものである。
また、上記特許文献4(特開2001‐302359)では、ガラスセラミック基板にウエットブラスト処理を行っているが、この処理は基板の焼成収縮を抑制する拘束シートを除去するものであって、ガラスの浮きの問題を解決するものでは全くない。
したがって、本発明の目的は、化学処理による基板への損傷を回避しつつ、低温焼成セラミック基板の焼成に伴い基板表面の導体パターンに浮き出すガラス成分を除去し、該導体パターンへのめっき性を良好にしてより確実に部品実装を行う点にある。
上記目的を達成するため、本発明に係る電子部品を搭載した低温焼成セラミック基板の製造方法は、低温焼成セラミック基板の表面に銀または銅にガラスを混合した材料により導体パターンを形成する導体パターン形成工程と、当該低温焼成セラミック基板を焼成する焼成工程と、前記導体パターンを形成した低温焼成セラミック基板の表面に対してウエットブラストによるブラスト処理を施し、これにより前記導体パターンの表面に浮き出したガラスを除去するブラスト処理工程と、前記ブラスト処理を施した導体パターンに対しめっきを行うめっき工程と、当該めっきをした前記導体パターンを画像認識することにより当該低温焼成セラミック基板に対して電子部品を位置決めし、当該電子部品を当該低温焼成セラミック基板の表面に実装する部品実装工程とを含む。
本発明の低温焼成セラミック基板の製造方法では、基板焼成工程と、基板表面の導体パターンに対しめっき処理を行うめっき工程との間に、基板表面の導体パターンにウエットブラストによるブラスト処理を施す。これにより、焼成工程で導体パターン表面に浮き出したガラスフリット(ガラス成分)を除去することが出来る。したがって、該導体パターンに対しさらにめっき処理を行う場合に、より確実・容易にめっき膜を形成することが可能となる。かかるブラスト処理によれば、ガラス成分だけを選択的に除去することが可能で、従来のように化学的処理による基板への損傷が生じることがない。
また上記ブラスト処理を行うと、ガラス成分の除去と同時に、導体の表面粗さも良好となり、導体表面が平滑で緻密なものとなる。このため、めっき処理後の導体パターンも平滑になり、この上に実装される表面実装部品の実装エラーも低減させることが出来る。さらに、導体パターンの平滑化によって該導体パターン上に形成されるめっき膜の光沢が良くなり、部品実装時の画像認識性が向上される利点もある。したがって、この点からも部品実装をより確実に行うことが可能となり、製品歩留りが良好となる。
上記ブラスト処理における研磨材の粒子径は、100μm以下とすることが望ましい。
研磨材の種類(比重)にもよるが、100μmより大きい場合には加工力(研磨力)が強すぎ、導体パターンが損傷を受ける可能性があるからである。100μm以下の粒子径とすれば、導体パターンへの損傷をより確実に防止しながら、上記ガラス成分の除去、並びに導体表面の平滑化等を行うことが可能となる。
また、本発明に係る電子部品を搭載した低温焼成セラミック基板は、基板表面に備えられた導体パターンと、基板表面に実装された電子部品とを備えた低温焼成セラミック基板であって、前記導体パターンは、銀または銅にガラスを混合した材料により形成されかつ基板材料と同時焼成されかつ当該焼成により表面に浮き出したガラスをウエットブラストにより除去した後、めっきを行ったものであり、前記電子部品は、前記めっきをした導体パターンを画像認識することにより当該低温焼成セラミック基板に対して位置決めし実装したものである。
本発明によれば、化学処理による基板への損傷を回避しつつ、低温焼成セラミック基板の焼成に伴い基板表面の導体パターンに浮き出すガラス成分を除去し、該導体パターンへのめっき性を良好にすることが可能となる。
以下、本発明の実施の形態を説明する。
LTCC(低温焼成セラミック)基板は、一般に、グリーンシートの形成、打抜き、導体印刷、積層、脱バイ・焼成、基板表面の導体パターンへのめっき処理、および基板表面への部品実装の各工程を経て作成される。本実施形態(本発明)は、このうち特に、基板焼成後行われる導体パターンへのめっき処理に先立って当該導体パターンにウエットブラストを行うものである。以下、順に具体的に説明する。
〔グリーンシート形成〕
まず、グリーンシートは、ガラス粉末(例えばSr、Al、SiおよびB系ガラス/これを例えば約50重量%)と、アルミナ粉末(例えば約50重量%)とを混合した低温焼成セラミック材料に、溶剤(例えばトルエン、エタノールまたはキシレン等)およびバインダ(例えばアクリル樹脂)を加えて混練し、スラリーを作って、これを例えばドクターブレード法により薄く引き伸ばし、乾燥することにより作成する。
〔打抜き〕
次に、作成したグリーンシートを、打抜き型あるいはパンチングマシーンを使用して所定の寸法角に切断し、同時に、所定位置に層間接続用のビアホールを打抜き形成する。
〔導体印刷〕
そして、グリーンシートの表面に例えばAgペーストあるいはCuペーストをスクリーン印刷することによって配線(導体パターン)を形成する。また、前記ビアホール用の打抜き穴に例えばAgまたはCuペーストを充填することによって層間接続を形成する。
〔積層〕
その後、上記のようにして形成したグリーンシートを位置合わせしつつ複数枚重ねて加熱および加圧し、一体化することにより上記低温焼成セラミック基板を形成する。
〔脱バイ・焼成〕
このようにして形成した低温焼成セラミック基板を炉に入れ、300〜400℃程度の温度で加熱することにより基板に含まれる有機バインダを分解もしくは燃焼により放出させ脱バイを行う。そして、基板をさらに800〜1000℃程度の温度で加熱し焼成する。この焼成時には、基板内部および基板表面(表裏面)に形成された導体パターンも一緒に焼成されることとなる。
焼成に伴い、導体パターンの表面にガラスフリット(ガラス成分)が浮き出すことがある。これは、アルミナとガラスを主成分とする当該基板に対する密着性を高めるため導体パターンを形成する金属(Ag、Cu等)ペーストに混合されたガラス成分によるもので、下記めっき工程におけるめっき膜形成の障害となる。
したがって本実施形態では、基板表面(導体パターン)に対してウエットブラスト処理を行う。すなわち、研磨材を例えば水に混ぜ、この混合液を高圧で基板表面に吹き付ける。これにより、導体パターンの表面に浮き出しているガラスフリットを除去し、導体パターン表面を金属だけにすることが出来る。
研磨材としては、例えばアルミナまたはジルコニア等のセラミック粉末、あるいはガラス粉末を使用することが可能である。ただし、研磨材の粒子径は、100μm以下とすることが望ましい。研磨材の種類(比重)にもよるが、100μmより大きい場合には加工力(研磨力)が強すぎ、導体パターンが損傷を受ける可能性があるからである。
図1は、かかるウエットブラスト処理を行う前(ウエットブラスト処理を行っていない場合)の基板の表面状態を示す画像であり、図2は、ウエットブラスト処理を行った後(ウエットブラスト処理を行った場合)の基板の表面状態を示す画像である。これらの図において、画像の略半分から右側の比較的白い部分が導体部分である。また、図1右側の導体部分中の黒い部分がガラス成分である。
図1から分かるように、ウエットブラスト処理を行わない場合には、導体表面が粗く、ガラス成分が浮き出している。一方、図2から分かるように、ウエットブラスト処理を行った場合には、行わない場合(図1)と較べて導体表面がきめ細かく滑らかになっており、表面に浮き出ていたガラス成分が除去されている。
〔めっき・部品実装〕
ブラスト処理後、基板表面の導体パターンに対しめっき処理を行い、その後、基板表面にチップ部品等の実装を行う。めっき処理にあたっては、上記ブラスト処理によって導体表面が金属のみでかつ平滑な面とされているから、平坦で穴のない均一なめっき膜を形成することが可能である。したがって、表面実装部品をより確実に接続し実装することが出来る。また、化学的処理による基板への損傷が生じることもない。さらに、めっき膜が平滑で光沢が良くなるから画像認識性が高められ、表面実装部品の位置決めが確実に行え、且つ容易に実装することが出来る。
以上、本発明の実施の形態について説明したが、本発明はこれに限定されるものではなく、特許請求の範囲に記載の範囲内で種々の変更を行うことができることは当業者に明らかである。
ウエットブラスト処理を行う前(ウエットブラスト処理を行っていない場合)の基板の表面状態を示す画像である。 ウエットブラスト処理を行った後(ウエットブラスト処理を行った場合)の基板の表面状態を示す画像である。

Claims (3)

  1. 低温焼成セラミック基板の表面に銀または銅にガラスを混合した材料により導体パターンを形成する導体パターン形成工程と、
    当該低温焼成セラミック基板を焼成する焼成工程と、
    前記導体パターンを形成した低温焼成セラミック基板の表面に対してウエットブラストによるブラスト処理を施し、これにより前記導体パターンの表面に浮き出したガラスを除去するブラスト処理工程と、
    前記ブラスト処理を施した導体パターンに対しめっきを行うめっき工程と、
    当該めっきをした前記導体パターンを画像認識することにより当該低温焼成セラミック基板に対して電子部品を位置決めし、当該電子部品を当該低温焼成セラミック基板の表面に実装する部品実装工程と、
    を含む、電子部品を搭載した低温焼成セラミック基板の製造方法。
  2. 前記ウエットブラストにおける研磨材の粒子径が100μm以下である
    請求項1に記載の、電子部品を搭載した低温焼成セラミック基板の製造方法。
  3. 基板表面に備えられた導体パターンと、基板表面に実装された電子部品とを備えた低温焼成セラミック基板であって、
    前記導体パターンは、
    銀または銅にガラスを混合した材料により形成され、かつ
    基板材料と同時焼成され、かつ
    当該焼成により表面に浮き出したガラスをウエットブラストにより除去した後、めっきを行ったものであり、
    前記電子部品は、前記めっきをした導体パターンを画像認識することにより当該低温焼成セラミック基板に対して位置決めし実装したものである
    電子部品を搭載した低温焼成セラミック基板。
JP2007309654A 2007-11-30 2007-11-30 電子部品を搭載した低温焼成セラミック基板の製造方法 Expired - Lifetime JP4505761B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007309654A JP4505761B2 (ja) 2007-11-30 2007-11-30 電子部品を搭載した低温焼成セラミック基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007309654A JP4505761B2 (ja) 2007-11-30 2007-11-30 電子部品を搭載した低温焼成セラミック基板の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004107405A Division JP4089902B2 (ja) 2004-03-31 2004-03-31 低温焼成セラミック基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008098658A JP2008098658A (ja) 2008-04-24
JP4505761B2 true JP4505761B2 (ja) 2010-07-21

Family

ID=39381112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007309654A Expired - Lifetime JP4505761B2 (ja) 2007-11-30 2007-11-30 電子部品を搭載した低温焼成セラミック基板の製造方法

Country Status (1)

Country Link
JP (1) JP4505761B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4921428B2 (ja) * 2008-06-30 2012-04-25 株式会社オハラ リチウムイオン伝導性固体電解質グリーンシートの製造方法
JP5464107B2 (ja) * 2010-09-10 2014-04-09 旭硝子株式会社 素子搭載用基板の製造方法
JP5743766B2 (ja) * 2011-07-13 2015-07-01 日本特殊陶業株式会社 セラミック基板の製造方法
JP6225057B2 (ja) * 2014-03-31 2017-11-01 日本特殊陶業株式会社 多層セラミック配線基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0696986A (ja) * 1992-07-28 1994-04-08 Tokin Corp 積層セラミックコンデンサ並びにその製造方法
JPH09246694A (ja) * 1996-03-12 1997-09-19 Mitsubishi Materials Corp 導電性厚膜を有する回路基板及びその製造方法
JP2001302359A (ja) * 2000-04-25 2001-10-31 Kyocera Corp ガラスセラミック基板の製造方法
JP2003347710A (ja) * 2002-05-30 2003-12-05 Kyocera Corp 配線基板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6445037A (en) * 1987-08-14 1989-02-17 Yoshifumi Amano Manufacture of cathode device in discharge display element

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0696986A (ja) * 1992-07-28 1994-04-08 Tokin Corp 積層セラミックコンデンサ並びにその製造方法
JPH09246694A (ja) * 1996-03-12 1997-09-19 Mitsubishi Materials Corp 導電性厚膜を有する回路基板及びその製造方法
JP2001302359A (ja) * 2000-04-25 2001-10-31 Kyocera Corp ガラスセラミック基板の製造方法
JP2003347710A (ja) * 2002-05-30 2003-12-05 Kyocera Corp 配線基板

Also Published As

Publication number Publication date
JP2008098658A (ja) 2008-04-24

Similar Documents

Publication Publication Date Title
WO2006016586A1 (ja) 多層プリント配線板の製造方法及びその製造方法で得られた多層プリント配線板
JP4505761B2 (ja) 電子部品を搭載した低温焼成セラミック基板の製造方法
US8756775B2 (en) Method for smoothing a surface of an electrode
JP4089902B2 (ja) 低温焼成セラミック基板の製造方法
CN111430247A (zh) 基于钛基板电镀图形转移方法制成的ltcc器件
JP2006237266A (ja) 電子部品の製造方法
JP4059063B2 (ja) セラミック多層基板およびその製造方法
JP5464107B2 (ja) 素子搭載用基板の製造方法
JP5716417B2 (ja) 素子搭載用基板の製造方法
JP2007053294A (ja) 積層型セラミック電子部品の製造方法
JP4789443B2 (ja) 複合シートの製造方法、積層体の製造方法および積層部品の製造方法
JP3823457B2 (ja) セラミックス配線基板の製造方法
JP2008060332A (ja) 積層セラミック基板の製造方法及び積層セラミック基板
US11600445B2 (en) Method for manufacturing a multilayer ceramic electronic component
JP4518634B2 (ja) ガラスセラミック基板の製造方法
JP2001342073A (ja) ガラスセラミック基板の製造方法
JP2009114009A (ja) 積層セラミックス基板の製造方法
JP5743766B2 (ja) セラミック基板の製造方法
JP4412891B2 (ja) 複合体および複合積層体の製造方法、並びにセラミック基板の製造方法
JP2005277167A (ja) 電子部品の製造方法
JP2004281989A (ja) ガラスセラミック配線基板の製造方法
JP2005276893A (ja) セラミック多層配線基板の製造方法
JP2000277914A (ja) 多層セラミック基板の製造方法
JP2005072558A (ja) セラミック基板およびその製造方法
JP2006100499A (ja) 導体形成用シートおよび導体の形成方法ならびに電子部品の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100401

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100414

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4505761

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 4