CN111430247A - 基于钛基板电镀图形转移方法制成的ltcc器件 - Google Patents

基于钛基板电镀图形转移方法制成的ltcc器件 Download PDF

Info

Publication number
CN111430247A
CN111430247A CN202010233763.6A CN202010233763A CN111430247A CN 111430247 A CN111430247 A CN 111430247A CN 202010233763 A CN202010233763 A CN 202010233763A CN 111430247 A CN111430247 A CN 111430247A
Authority
CN
China
Prior art keywords
tcc
electroplating
copper
titanium substrate
green ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010233763.6A
Other languages
English (en)
Inventor
王翀
苏亚东
何为
陈苑明
周国云
洪延
王守绪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202010233763.6A priority Critical patent/CN111430247A/zh
Publication of CN111430247A publication Critical patent/CN111430247A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明提供一种基于钛基板电镀图形转移方法制成的LTCC器件，根据设计的电路图形，在钛基板表面制作抗电镀掩膜；将钛基板进行电镀制作铜线路图形；去除抗电镀掩膜后直接进行陶瓷浆料的流延；烘烤、干燥、剥离制得LTCC生瓷片；将制得的不同层的LTCC生瓷片经叠片、等静压、烧结过程制得LTCC器件。本发明提出了通过电镀的方法加成制作LTCC的内电极电子互连铜线路，能够改善现有LTCC制造技术对电子浆料的依赖，解决大部分因电子浆料自身缺陷造成的技术问题，有效提高封装基板电子互连电路的可靠性和稳定性。

Description

基于钛基板电镀图形转移方法制成的LTCC器件
技术领域
本发明涉及低温共烧陶瓷技术领域，具体涉及一种基于钛基板电镀图形转移方法制成的LTCC器件。
背景技术
随着第五代通信技术对数据和电流密度传输更高的要求，电子互连电路日益向小型化、高频化、高集成化和高密度化的方向发展，这就要求电子元件在尺寸、设计、可靠性和集成方法上有新的突破。
低温共烧陶瓷(LTCC)技术是一种多层陶瓷技术，它可以将无源元件内埋置到多层陶瓷的内部，实现将无源器件集成封装在基板中组装电路，进而达到实现无源器件的小型化、集成化、立体化，并通过多种无源器件的组合，在高频领域形成功能化的无源封装模块，在很大程度上能够满足当代电于产品的性能要求。LTCC封装基板具有优良的高频特性和高可靠性，可以在很大程度上替代电阻、电容等分立元件，达到小体积，高性能，低成本的设计要求，并缩短整个模块的设计周期和成本。拥有着良好的高速传输性能、微波性能和极高的集成度，另外具有介电损耗低、烧结温度低、工艺成本低等优点，有着非常广阔的应用前景。
具体的，LTCC技术是将低温烧结陶瓷粉调浆流延制成厚度精确而且致密的生瓷带，在生瓷片上利用激光打孔、通孔填充、内电极印刷等工艺制出所需要的电路图形，并将多个被动组件(如低容值电容、电阻、滤波器、阻抗转换器、耦合器等)埋入多层陶瓷基板中，然后叠压在一起，内外电极可分别使用银、铜、金等金属，在900℃十烧结。LTCC可以制成二维空间互不干扰的高密度电路，利用其高集成度制成三维电路封装基板，在其表面可以贴装IC和有源元件，可进一步将电路小型化与高密度化，特别适合用于高频通讯用组件。
由于LTCC技术是一种多层陶瓷技术，它在每一层都会布有电子电路并使其相互连通。这些电子电路也被称为内电极电路，包括层内的互连电路图形和层间的金属填孔等，它们的制作方法通常分为三类：减成法、加成法和半加成法。减成法通常需要先在基板表面附着上一层具有一定厚度的铜层，然后通过光化学方法或者丝网印刷的方法把电路图形转移到铜面，并将不需要的铜刻蚀掉，留下的就是所需的电子互连图形。半加成法则是在打孔后采用化学镀或者磁控溅射等方法使孔壁和板面沉积一层薄金属(约5m以上)，然后负相图形转移，进行图形电镀铜加厚，去掉抗蚀膜后进行快速蚀刻，非图形部分5um的铜层迅速被蚀刻掉，留下图形部分。加成法则是通过金属浆料或者化学镀的方法在基板上直接生长出所需要的电路图形。LTCC内电极线路图形的制作通常采用的是印刷电子浆料的方法，在成型的生瓷片上根据电路设计进行打孔和电子浆料的填孔，然后再通过丝网印刷用电子浆料印刷出所需要的电子互连图形。
制作内电极线路图形的电子浆料实际上是由均匀的超细金属颗粒或金属化合物与助溶剂、粘结剂、溶剂等组成的膏状物，并添加了玻璃粉和添加剂使其达到所需功能。并且，金属粉末作为导电材料，除了影响烧结膜的导电性能之外，也还影响到烧结膜的物理和机械性能。电子浆料用金属粉末材料可以是金、银、铜等贵金属中的一种或几种，金属粉末的形貌、粒径、振实密度和比表面积等性能参数都会影响导电浆料的流变性以及烧结形貌，并决定了烧结后电极电性能的优劣。导电浆料的无机粘结相大多选用玻璃粉，在烧结过程中能够起到固定金属微粒的作用。
表1常用金属材料的物理性能
Figure BDA0002427962260000021
制作LTCC内电极的电子浆料大多是导电银浆，以超细银粉为导电相进行配制，通过干燥和烧结后这些银微粒就能构成电子电路实现电气连通。目前的工艺选用银粉作为导电相，这是因为银的熔点高于陶瓷的烧结温度(见表1)，不会熔化而形变，影响线路可靠性；并且银的热导率高、电阻率低，在高频电路中非常有利于减少信号的损耗和失真。在这三个非常关键的物理性能上，大多数金属都无法和银相比较。相比之下，与银具有相似的熔点、热导率和电阻率的金属铜，不仅价格便宜了很多，线膨胀系数甚至比银更小，但由于小粒径的铜颗粒很容易被空气中的氧气和水氧化，因此不太适合直接用于电子浆料的制作。
另外，目前LTCC多层陶瓷封装基板使用导电银浆制作电子互连线路时避免不了以下一些问题：导电浆料制备对金属粉要求很高，其形貌、粒径、振实密度和比表面积等方面都有很多的限制，工艺门槛较高；工业上制作导电浆料的超细金属粉末一般选择采用化学还原法，需要大量用到例如甲醛等强还原剂，这些还原剂污染大、废液处理较困难；用导电银浆制作内电极电路需要用到大量的贵金属银，成本相对于其他封装基板的铜互连电子电路来说要高出许多；导电浆料的无机粘结相的制备和使用低熔玻璃过程中会产生粉尘、有毒的烟气以及玻璃组成中含有对人体健康和环境非常有害的元素；导电浆料的有机支撑相包含多种有机溶剂和助剂，在印刷干燥和烧结过程十会挥发、渗透进入陶瓷和线路内部，导致制成的电路通常致密度不高甚至出现孔隙和坍缩，电子互连线路的可靠性存在一定问题。
发明内容
针对现有技术的不足，本发明提供一种基于钛基板电镀图形转移方法制成的LTCC器件。本发明提出了通过电镀的方法加成制作LTCC的内电极电子互连铜线路，能够改善现有LTCC制造技术对电子浆料的依赖，解决大部分因电子浆料自身缺陷造成的技术问题，有效提高封装基板电子互连电路的可靠性和稳定性。
为解决上述技术问题，本发明提供如下技术方案：
一方面，本发明提供一种基于钛基板电镀图形转移方法制成的LTCC生瓷片，所述方法包括：根据设计的电路图形，在钛基板表面制作抗电镀掩膜；将钛基板进行电镀制作铜线路图形；去除抗电镀掩膜后直接进行陶瓷浆料的流延；烘烤、干燥、剥离制得LTCC生瓷片。
进一步地，所述制作抗电镀掩膜的过程如下：
以表面平整光滑的钛基板作为支撑基板，根据设计图纸设计好的电路图形在钛基板表面采用丝网印刷或激光雕刻法制作抗电镀掩膜。
进一步地，所述钛基板的表面晶粒度应在ASTM 7级或更小，表面粗糙度Ra＜0.6μm；
在制作线路图形时需要保持钛基板表面清洁光滑；
所述抗电镀掩膜的材料为光致抗蚀剂、二氧化钛与光致抗蚀剂的混合物、或者阻焊油墨；
所述制作抗电镀掩膜的过程如下：在钛基板表面采用丝网印刷或激光雕刻法制作抗电镀掩膜后，通过光固化或热固化的方法进行固定。
进一步地，所述电镀的过程如下：
以制备的附着有抗电镀掩膜的钛基板为阴极，铜离子溶液为电镀液，进行电镀获得符合设计要求厚度的铜线路图形。
进一步地，所述电镀液为酸性硫酸铜电镀铜镀液体系，其中含有硫酸铜、硫酸、氯离子和极少量电镀铜添加剂；
所述电镀过程中，通过控制电流密度和电镀时间来精准调整铜线路图形中铜的厚度。
进一步地，所述LTCC生瓷片的制备过程如下：将制得的抗电镀掩膜去除获得沟槽，将低温共烧陶瓷浆料通过流延机注入沟槽中流延成膜片，烘烤干燥制得。
进一步地，所述LTCC生瓷片中膜片的厚度根据浆料粘度和流延速度控制，并保持与铜线路厚度一致；
所述抗电镀掩膜需要剥离，剥离采用冲压、激光切割或刻蚀的方法。
进一步地，所述LTCC生瓷片采用磨抛、修边、或切割的方法进行修饰后，用刮刀沿钛基板边缘轻轻滑动快速将包含铜线路的生瓷片剥离，获得。
另一方面，本发明提供一种基于钛基板电镀图形转移方法制成的LTCC器件，将不同图形的权利要求1～7任一所述的LTCC生瓷片经叠片、等静压、烧结过程制得LTCC器件。
一方面，本发明提供一种基于钛基板电镀图形转移方法制成的LTCC器件，所述方法的具体制备过程如下：
1)抗电镀掩膜制作：以表面平整光滑的钛基板作为支撑基板，根据设计图纸设计好的电路图形在钛基板表面采用丝网印刷或激光雕刻等方法制作抗电镀掩膜；
使用的钛基板的表面晶粒度应在ASTM 7级或更小，表面粗糙度Ra＜0.6μm，在制作线路图形时需要保持钛基板表面清洁，避免制作出来的线路出现开路或短路，并便于后续流程与成品的分离，钛基板保证表面光滑时可重复使用；钛基板应有一定的厚度以保证其机械强度，减少因钛基板变形导致的线路的可靠性降低问题的出现；
所述抗电镀掩膜可以采用光致抗蚀剂(即光刻胶)、二氧化钛与光致抗蚀剂的混合物、或者阻焊油墨等制作，通过光固化或热固化的方法可以将掩膜图形固定在光亮的钛基板表面，同时需确保掩膜在电镀完成后应能完整地去除；抗电镀掩膜应不溶于水，但需利于在后续工艺中去除；
2)电镀线路：以步骤1)制备的附着有抗电镀掩膜的钛基板为阴极，铜离子溶液为电镀液，进行电镀获得符合设计要求厚度的铜线路图形；
制作线路图形的电镀铜镀液应采用不会与抗电镀掩膜反应的电镀液体系，制得的铜层应光亮紧密以确保线路可靠性，镀液维护良好时可重复使用；
电镀液一般为酸性硫酸铜电镀铜镀液体系，其中含有硫酸铜、硫酸、氯离子和极少量电镀铜添加剂，镀液经简单维护即可长时间使用；
电镀过程中，通过控制电流密度和电镀时间来精准调整铜线路图形中铜的厚度；
作为电镀处理的条件，可适用现在公知的条件，例如阴极电流密度为0.05～5A/dm2，优选0.5～3A/dm2。阳极可使用公知的物质，可使用铜板等可溶性阳极，也可使用不溶性阳极，此外电镀温度为15～35℃，优选22～28℃。也可参考现有技术中提及的电镀技术，例如CN201010293494.9、CN2000811809.4、CN2002128625.6、CN2002140504.2等；
3)去膜和流延：将步骤2)制得的抗电镀掩膜去除获得沟槽，将低温共烧陶瓷浆料通过流延机往上述沟槽中流延成膜片，烘烤干燥，使浆料内的有机溶剂挥发，形成具有一定强度和韧性的生瓷片；
该步骤过程中使浆料与铜线路紧密结合无气泡，膜片厚度可根据浆料粘度和流延速度控制，并保持与铜线路厚度一致；
流延使用的低温共烧陶瓷浆料可采用市用的配方进行调配，但需确保流延后烘干成型的生瓷片具有一定的强度和韧性，避免在烘干、剥离时因受力不均匀而生成裂纹或直接开裂；
流延膜片在干燥时，随着有机溶剂的挥发会产生尺寸和体积的收缩，生瓷片与表面光滑的钛基板的结合力较小，在生瓷片具有一定强度和韧性的情况下能够连同铜线路完整地从钛基板上剥离；
本发明中去除抗电镀掩膜的方法可以是常规的方法，确保抗电镀掩膜剥离的完全性，可采用冲压、激光切割、刻蚀等方法，或者参考现有技术方案CN201210262373.7、CN201210501786.6、CN201610307546.0等涉及的方法。
4)剥离：对步骤3)所得生瓷片用刮刀沿钛基板边缘轻轻滑动可快速将包含铜线路的生瓷片剥离；
从钛基板表面剥离的生瓷片前，需要对生瓷片进行修饰，修饰方法可以采用但不限于磨抛、修边、切割等方法，其目的是使层间铜电子互连线路界面与生瓷片界面共面，利于后续对位叠片时能保证不同层之间的线路能够良好接触，确保线路可靠性；
5)重复步骤1)至步骤4)，制作不同层的LTCC生瓷片，其具有相同或不同的内电极线路；
6)叠片：使用叠片装置将加工的LTCC生瓷片按照设计给定的顺序、通过打定位孔用激光或定位针对位的方法或图像识别定位的方法进行对位叠片，形成三维互联的电路结构；这一过程中确保使各层间内电极线路良好接触；定位孔内灌注导电浆料，形成各层电气相连的堆叠膜片；
7)等静压：使用等静压机将加工的LTCC生瓷片压合至紧密状态，以便控制其烧结过程中的收缩率；
8)烧结：将层压后的LTCC生瓷片按照工艺给定的程序在烧结炉中850℃至950℃的温度区间进行烧结，完成陶瓷的致密化以及硬化；
9)成品：使用划片机将烧结后的LTCC产品切割至所需尺寸；完成产品的尺寸、外观以及电性能测试。
多层低温共烧陶瓷，包括陶瓷层，各所述陶瓷层内设置有铜线路，各所述铜线路作为导电材料实现电气互连。进一步地，所述陶瓷运用本发明所述的LTCC器件制成。所述陶瓷层也就是LTCC器件或单层或多层的LTCC生瓷片。
进一步地，相邻所述铜线路之间的间距小于45μm，优选小于25μm，最低可至1-2μm。
进一步地，各所述铜线路的厚度为2-50μm，优选5-25μm。
进一步地，各所述铜线路的电阻率小于10μΩ·cm，优选小于2μΩ·cm。
进一步地，各所述陶瓷层材质可选用非晶玻璃、玻璃陶瓷(微晶玻璃)、玻璃/陶瓷复合材料，优选玻璃/陶瓷复合材料，如硼硅酸玻璃/氧化铝复合材料。
进一步地，各所述陶瓷层及其内部设置的铜线路应结合良好，在100℃以上的高温工作环境下不分离、翘曲。
电子互连线路在LTCC多层陶瓷封装基板中起到连通其内嵌、贴装的各类元器件的电气连通，在陶瓷基板烧结后可以制得在三维空间内互相不干扰、高密度的电路，这些具有小型化与高密度化特点的电路，特别适合用于高频通讯用组件。LTCC封装基板的性能与其电子互连线路的质量密切相关。
本发明提出了通过电镀的方法加成制作LTCC的内电极电子互连铜线路，能够改善现有LTCC制造技术对电子浆料的依赖，解决大部分因电子浆料自身缺陷造成的技术问题，有效提高封装基板电子互连电路的可靠性和稳定性。相比现有技术中采用微压印成型技术和常规丝网印刷导电浆料技术，本发明通过先反向设计抗电镀掩膜再选用电镀的方法形成铜线路，去除抗电镀掩膜后，流延成生瓷片，这一过程是现有技术中不曾提及的。
有益效果
本发明与现有技术相比，具有如下有益效果：
本发明提供一种基于钛基板电镀图形转移方法制成的LTCC器件，制备的LTCC器件能解决传统导电银浆电路的问题缺陷，通过创新性地采用铜电镀的方式将铜应用到LTCC生瓷片的电路中，可避免导电浆料中由于金属粉形貌、粒径、振实密度、比表面积等方面的限制；避免工业制作导电浆料过程中污染和损害健康等问题的出现；避免使用贵金属；避免有机支撑相在干燥或烧结过程中对电子耳连线路可靠性问题的影响等。
相比传统采用导电银浆制作的电子互连线路，通过采用电镀铜实现电子线路的制作，仅需在含铜的电镀液中进行，避免使用较高规格的银微粒和各种有机助剂，且电镀液可重复长时间使用；采用导电银浆制作的电子互连线路，如图2(a)、(b)所示，主要是通过电子浆料内均匀分散的超细金属微粒来实现电气互连的，而导电银浆中的有机溶剂和助剂在干燥成型和烧结的时候可能会从互连线路十逸出，造成线路疏松、填孔空隙等现象，线路可靠性低；本发明所述加成制作方法采用电镀进行线路制作，通过调整镀液组成和电镀参数可以制得致密、平整的纯金属线路，具体效果可见图2(c)、(d)，在信号传输、散热等方面性能优越，电子互连线路的可靠性较高；
相比传统使用丝网漏印的方法，通过电镀实现线路制作，电镀铜的高电流效率可实现对铜的高利用率，且使用的铜电镀液性质稳定，可重复使用，不会存在需要一次用完的问题(传统LTCC制造技术通常以丝网漏印的方式制作电子互连线路，每个电路图形都需单独制作丝网网版，丝网上的银浆必须一次性用完，否则会固化报废)；
相比传统丝网印刷方法，通过对网版施加压力来实现控制电子线路的厚度，实质上是一种物理的涂覆，受导电银浆的流变性影响较大，精度难以控制；而本发明所述加成制作方法则是依靠电化学反应，将镀液中的铜离于电还原为金属铜，可通过控制电流密度和电镀时间来调精准整线路厚度；
从制作抗电镀掩膜到电镀出铜线路，进而去除抗电镀掩膜，流延成膜片，整个过程紧密配合利用设计的电路图形，能确保铜线路的可靠性，解决导电银浆的问题；采用堆叠工艺可实现将多层元器件进行串、并联设计，提高产品的设计规格。本发明的方法所获得的LTCC器件的质量更好，更容易制作出精细线路。
本发明提供的制成LTCC器件的方法既可应用于大批量的LTCC多层陶瓷封装基板的制造，也可用于试验样本的工艺调整。另外，独立LTCC被动器件、集成功能器件同样可以采用本发明所述技术思路进行制作。且对相关材料及设备的生产厂商及商品系列无特殊要求。
附图说明
图1本发明所述LTCC内电极电子互连电路的制造技术模拟图。图中，A制作掩膜图形；B电镀线路图形；C去除掩膜图形；D流延陶瓷浆料；E剥离生瓷片；1掩膜；2钛基板；3铜线路；4陶瓷浆料；5生瓷片
图2导电银浆及电镀铜线路微观形貌图。(a)800℃烧结银浆线路截面SEM图；(b)900℃烧结银浆线路截面SEM图；(c)本发明方法步骤2)制作的产品的SEM截面图；(d)本发明方法制作的电镀铜线路SEM图，photoresist光刻胶
具体实施方式
以下结合具体实施方式，对本发明作进一步的详细描述，但不应将此理解为，本发明所述主题范围仅限于以下实施例。
下列实施例中未具体注明的工艺设备或装置均采用本领域内的常规设备或装置；所有试剂均可来自于商购。
实施例1
基于钛基板电镀图形转移方法制成的LTCC器件，制备过程如下：
1)选择表面晶粒度在ASTM 7级或更小、表面粗糙度Ra＜0.6μm的钛基板，清洗表面使其保持清洁状态，通过丝网印刷或激光雕刻等方式将光致抗蚀剂或阻焊油墨根据设计图纸设计好的电路图形绘制在钛基板表面，通过光固化或热固化、曝光、显影、刻蚀等过程，制成附着在钛基板表而的抗电镀掩膜；
光致抗蚀剂或阻焊油墨的厚度根据设计的参数进行控制；采用热固化的温度控制在100-120摄氏度环境中烘烤0.5-2min；采用光固化运用红外线灯进行照射烘烤0.5-5min；曝光、显影、刻蚀等过程根据常规操作方式进行处理即可；刻蚀过程主要目的将多余的部分精细剔除；
2)以步骤1)制备的附着有抗电镀掩膜的钛基板为阴极，铜离子溶液为电镀液，进行电镀获得符合设计要求厚度的铜线路图形(即：内电极线路图形)；
电镀液一般为酸性硫酸铜电镀铜镀液体系，其中含有硫酸铜、硫酸、氯离子和极少量电镀铜添加剂；
作为电镀处理的条件，可适用现在公知的条件，例如阴极电流密度为0.05～5A/dm2，优选0.5～3A/dm2；阳极可使用公知的物质，可使用铜板等可溶性阳极，也可使用不溶性阳极，此外电镀温度为15～35℃，优选22～28℃；也可参考现有技术十提及的电镀技术，例如CN201010293494.9、CN2000811809.4、CN2002128625.6、CN2002140504.2等；
基于法拉第电解定律，电镀铜线路的厚度正比于电流密度和时间。即在电流密度为1A/dm2时电镀1min，电镀铜厚度为0.2206μm。因此根据不同LTCC器件的需求，可以通过调整电镀的电流密度和时间来控制铜互连线路的厚度。例如计划电镀铜线路厚度为5微米时，在2A/dm2的电流密度下至少需要电镀12min，在5A/dm2的电流密度下则只需5min。
3)将步骤2)制得的抗电镀掩膜去除，使得铜线路之间存有沟槽，将低温共烧陶瓷浆料通过流延机注入沟槽内流延成LTCC陶瓷膜片，烘烤干燥形成LTCC生瓷片；膜片厚度可根据浆料粘度和流延速度控制，并保持与铜线路厚度一致；流延使用的低温共烧陶瓷浆料可采用现有的配方进行调配；
固化后的抗电镀掩膜在一定条件下的碱性环境小可被破碎剥离，如专利CN201811278277.5中具有碱可溶性聚合物和乙烯基不饱和基团的感光干膜，可通过喷淋或浸入质量分数3％-5％的氢氧化钠溶液1-3min实现去除，钛板上残余的掩膜碎片和氢氧化钠用去离子水冲洗即可。
4)采用但不限十磨抛、切割等方法对步骤3)所得生瓷片进行修饰，用刮刀沿钛基板边缘轻轻滑动可快速将包含铜线路的生瓷片剥离；
5)重复步骤1)至步骤4)，制作不同层的内电极线路；
6)使用叠片装置将加工的LTCC生瓷片按照设计给定的顺序、通过打定位孔用激光或定位针对位的方法进行对位叠片，形成三维互联的电路结构；定位孔内灌注导电浆料，形成各层典型相连的堆叠膜片；
7)使用等静压机将加工的LTCC生瓷片压合至紧密状态，以便控制其烧结过程中的收缩率：
8)将层压后的LTCC生瓷片按照工艺给定的程序在烧结炉中850℃至950℃的温度区间进行烧结，完成陶瓷的致密化以及硬化；
9)使用划片机将烧结后的LTCC产品切割至所需尺寸；完成产品的尺寸、外观以及电性能测试。
通过本专利所述方法制得的LTCC产品的电镀铜线路导电性能与纯铜接近，四探针测试测得电阻率为1.8μΩ·cm；铜线路与陶瓷材料的结合力测试采用百格试验进行，测试结果为铜镀层划痕边缘光滑，导电层格阵内的实际被剥落面积小于5％；烧结完成后的LTCC器件经过热冲击(无铅锡炉288℃处理6次)，陶瓷片基体未出现明显开裂，铜线路与基体为发生分离、翘曲，表面导电层仍具备良好的焊接粘结性。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为被包含在本发明的保护范围内。

Claims (10)

1.一种基于钛基板电镀图形转移方法制成的LTCC生瓷片，其特征在于，所述方法是指：根据设计的电路图形，在钛基板表面制作抗电镀掩膜；将钛基板进行电镀制作铜线路图形；去除抗电镀掩膜后直接进行陶瓷浆料的流延；烘烤、干燥、剥离制得LTCC生瓷片。
2.根据权利要求1所述的LTCC生瓷片，其特征在于，所述制作抗电镀掩膜的过程如下：
以表面平整光滑的钛基板作为支撑基板，根据设计图纸设计好的电路图形在钛基板表面采用丝网印刷或激光雕刻法制作抗电镀掩膜。
3.根据权利要求2所述的LTCC生瓷片，其特征在于，所述钛基板的表而晶粒度应在ASTM7级或更小，表面粗糙度Ra＜0.6μm；
在制作线路图形时需要保持钛基板表面清洁光滑；
所述抗电镀掩膜的材料为光致抗蚀剂、二氧化钛与光致抗蚀剂的混合物、或者阻焊油墨；
所述制作抗电镀掩膜的过程如下：在钛基板表面采用丝网印刷或激光雕刻法制作抗电镀掩膜后，通过光固化或热固化的方法进行固定。
4.根据权利要求1所述的LTCC生瓷片，其特征在于，所述电镀的过程如下：
以制备的附着有抗电镀掩膜的钛基板为阴极，铜离子溶液为电镀液，进行电镀获得符合设计要求厚度的铜线路图形。
5.根据权利要求4所述的LTCC生瓷片，其特征在于，
所述电镀液为酸性硫酸铜电镀铜镀液体系，其中含有硫酸铜、硫酸、氯离子和极少量电镀铜添加剂；
所述电镀过程中，通过控制电流密度和电镀时间来精准调整铜线路图形中铜的厚度。
6.根据权利要求1所述的LTCC生瓷片，其特征在于，所述LTCC生瓷片的制备过程如下：将制得的抗电镀掩膜去除获得沟槽，将低温共烧陶瓷浆料通过流延机注入沟槽中流延成膜片，烘烤干燥制得。
7.根据权利要求6所述的LTCC生瓷片，其特征在于，所述LTCC生瓷片中膜片的厚度根据浆料粘度和流延速度控制，并保持与铜线路厚度一致；
所述抗电镀掩膜需要剥离，剥离采用冲压、激光切割或刻蚀的方法；所述LTCC生瓷片采用磨抛、修边、或切割的方法进行修饰后，用刮刀沿钛基板边缘轻轻滑动快速将包含铜线路的生瓷片剥离，获得。
8.一种基于钛基板电镀图形转移方法制成的LTCC器件，其特征在于，将不同图形的权利要求1～7任一所述的LTCC生瓷片经叠片、等静压、烧结过程制得LTCC器件。
9.根据权利要求8所述的LTCC器件，其特征在于，所述LTCC器件的制成方法具体过程如下：
叠片：使用叠片装置将加工的LTCC生瓷片按照设计给定的顺序、通过打定位孔用激光或定位针对位的方法或图像识别定位的方法进行对位叠片，形成三维互联的电路结构；
等静压：使用等静压机将加工的LTCC生瓷片压合至紧密状态，以便控制其烧结过程中的收缩率；
烧结：将层压后的LTCC生瓷片按照工艺给定的程序在烧结炉中850℃至950℃的温度区间进行烧结，完成陶瓷的致密化以及硬化；使用划片机将烧结后的LTCC产品切割至所需尺寸，制得。
10.多层低温共烧陶瓷，其特征在于，包括陶瓷层，各所述陶瓷层内设置有铜线路，各所述铜线路作为导电材料实现电气互连；进一步优选地，所述陶瓷层为8～9任一所述的LTCC器件。
CN202010233763.6A 2020-03-27 2020-03-27 基于钛基板电镀图形转移方法制成的ltcc器件 Pending CN111430247A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010233763.6A CN111430247A (zh) 2020-03-27 2020-03-27 基于钛基板电镀图形转移方法制成的ltcc器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010233763.6A CN111430247A (zh) 2020-03-27 2020-03-27 基于钛基板电镀图形转移方法制成的ltcc器件

Publications (1)

Publication Number Publication Date
CN111430247A true CN111430247A (zh) 2020-07-17

Family

ID=71549860

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010233763.6A Pending CN111430247A (zh) 2020-03-27 2020-03-27 基于钛基板电镀图形转移方法制成的ltcc器件

Country Status (1)

Country Link
CN (1) CN111430247A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112054114A (zh) * 2020-09-17 2020-12-08 中科传感技术(青岛)研究院 一种用于压电陶瓷片的烧结方式
CN113115515A (zh) * 2021-03-11 2021-07-13 中国电子科技集团公司第五十四研究所 一种带腔ltcc基板表面多层精密薄膜电路的制备方法
CN113179581A (zh) * 2021-04-28 2021-07-27 深圳振华富电子有限公司 层叠体、ltcc器件及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112054114A (zh) * 2020-09-17 2020-12-08 中科传感技术(青岛)研究院 一种用于压电陶瓷片的烧结方式
CN112054114B (zh) * 2020-09-17 2022-07-08 中科传感技术(青岛)研究院 一种用于压电陶瓷片的烧结方式
CN113115515A (zh) * 2021-03-11 2021-07-13 中国电子科技集团公司第五十四研究所 一种带腔ltcc基板表面多层精密薄膜电路的制备方法
CN113179581A (zh) * 2021-04-28 2021-07-27 深圳振华富电子有限公司 层叠体、ltcc器件及其制造方法
CN113179581B (zh) * 2021-04-28 2023-12-29 深圳振华富电子有限公司 Ltcc器件及其制造方法

Similar Documents

Publication Publication Date Title
CN111430247A (zh) 基于钛基板电镀图形转移方法制成的ltcc器件
KR100467834B1 (ko) 커패시터 내장형 인쇄회로기판 및 그 제조 방법
KR20040057153A (ko) 커패시터 내장형 인쇄회로기판 및 그 제조 방법
JP2001060767A (ja) セラミック基板の製造方法および未焼成セラミック基板
US7018494B2 (en) Method of producing a composite sheet and method of producing a laminate by using the composite sheet
JPH05102342A (ja) セラミツクシート中にバイアパターンを得る方法およびそれにより製造されたデバイス
CN113194616A (zh) 无电镀填平的树脂塞孔制作方法
CN114222434A (zh) 一种阶梯线路的制作方法及线路板
US6402866B1 (en) Powdered metallic sheet method for deposition of substrate conductors
EP2120522A1 (en) Method for the production of laminated ceramic electronic parts
TWI581697B (zh) Method for manufacturing heat dissipation structure of ceramic substrate
US20190166690A1 (en) Ceramic electronic component
CN115484759A (zh) 一种多阶光模块hdi板及其加工方法
US20040245210A1 (en) Method for the manufacture of printed circuit boards with embedded resistors
JP4029163B2 (ja) 積層型セラミック電子部品およびその製造方法
EP1189495A1 (en) Method of manufacturing multilayer ceramic substrate, and conductor paste
JP4493399B2 (ja) 複合シート及び積層部品の製造方法
KR100942944B1 (ko) 다층 박막 기판의 제조 방법 및 그 다층 박막 기판
KR101855275B1 (ko) 세라믹 다층회로 기판의 제조방법
CN111417260B (zh) 一种pcb斜边金属化包铜的生产工艺
CN210405831U (zh) 一种多层pcb板
JP4610185B2 (ja) 配線基板並びにその製造方法
KR100968977B1 (ko) 무수축 세라믹 기판 및 무수축 세라믹 기판의 제조 방법
CN118055570A (zh) 一种多层陶瓷基线路板及其精细线路的制作方法
KR20050098579A (ko) 인쇄회로기판의 비아홀 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination