CN220510018U - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN220510018U
CN220510018U CN202321427928.9U CN202321427928U CN220510018U CN 220510018 U CN220510018 U CN 220510018U CN 202321427928 U CN202321427928 U CN 202321427928U CN 220510018 U CN220510018 U CN 220510018U
Authority
CN
China
Prior art keywords
thermal interface
interface material
package
top surface
isolation region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202321427928.9U
Other languages
English (en)
Inventor
林文益
李光君
李建成
郭建利
刘国洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Application granted granted Critical
Publication of CN220510018U publication Critical patent/CN220510018U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H01L23/4275—Cooling by change of state, e.g. use of heat pipes by melting or evaporation of solids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1611—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616—Cavity shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/1632—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/164—Material
    • H01L2924/165—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/164—Material
    • H01L2924/1659—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

一种半导体装置，封装结构包括封装组件及混合热界面材料。封装组件具有黏着到封装基板的一个或多个集成电路。混合热界面材料使用以聚合物为主的材料及以金属为主的材料的组合。以聚合物为主的材料具有高伸长率值，以金属为主的材料具有高导热率值。放置在封装组件的边缘上的以聚合物为主的热界面材料含有液态形式的以金属为主的热界面材料。

Description

半导体装置
技术领域
本实用新型实施例涉及半导体装置，尤其涉及具有不同热界面材料的半导体装置。
背景技术
集成电路封装体可以具有多个接合在一起的封装组件，例如装置裸片及封装基板，以增加功能性及集成度。由于这些封装组件的不同材料之间的差异，可能会发生翘曲(warpage)。随着封装体的尺寸的增加，翘曲变得更加严重。此外，随着集成电路封装体的发展，这些集成电路封装体的功率密度需求增加，其意味着集成电路封装体内产生更大的热量。这带来了一些需要加以解决的新问题。
实用新型内容
本实用新型的目的在于提出一种半导体装置，以解决上述至少一个问题。
本实用新型实施例提供一种半导体装置。半导体装置包括边界结构、金属热界面材料层及盖体。边界结构位于第一半导体封装体的第一顶表面上，其中边界结构由相变化材料形成。金属热界面材料层被边界结构环绕。盖体与边界结构及金属热界面材料层实体接触。
根据本实用新型其中的一个实施方式，还包括一交联胶体，该交联胶体位于该边界结构以及该金属热界面材料层之间的一界面处。
根据本实用新型其中的一个实施方式，该金属热界面材料层包括镓合金。
根据本实用新型其中的一个实施方式，该相变化材料具有5W/mk或更大的导热率值以及10Mpa或更小的杨氏模数值。
根据本实用新型其中的一个实施方式，该金属热界面材料层被划分为两个或是更多个的隔离区域。
根据本实用新型其中的一个实施方式，该边界结构具有一第一高度，该金属热界面材料层具有一第二高度，该第一高度大于该第二高度。
根据本实用新型其中的一个实施方式，该边界结构具有一第二顶表面，该金属热界面材料层具有一第三顶表面，该第二顶表面与该第三顶表面齐平。
根据本实用新型其中的一个实施方式，该边界结构包括一第一条，该第一条横跨该第一顶表面的中部，或该第一条偏离该第一顶表面的中部。
根据本实用新型其中的一个实施方式，还包括一交联胶体，该交联胶体位于该第一条以及该金属热界面材料层之间的一界面处。
根据本实用新型其中的一个实施方式，还包括一装置边界结构，该装置边界结构位于该第一顶表面上的一第一集成电路裸片的周围，其中该装置边界结构由该相变化材料形成。
附图说明
以下将配合所附附图详述本实用新型实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可任意地放大或缩小元件的尺寸，以清楚地表现出本实用新型实施例的特征。
图1至图5是根据一些实施例，示出形成高性能计算封装组件的中间阶段的剖面图。
图6至图12、图13A及图13B是根据一些实施例，示出形成包括形成混合热界面材料层的高性能计算封装体的中间阶段的剖面图。
图14A至图14F是根据一些实施例，示出具有形成多个容纳区域的固体热界面材料的高性能计算封装体的剖面图。
图15A至图15F是根据一些实施例，示出高性能计算封装体的剖面图，其描绘出由固体热界面材料定义的容纳区域的替代图案。
附图标记如下：
101:封装组件基板
105:封装组件晶片
107:互连结构
109:导电通孔
111:第一裸片连接器
113:第一介电层
200:集成电路裸片
201:第一导电连接器
203:第二裸片连接器
205:封装组件底部填充物
207:第二介电层
209:第一集成电路裸片
211:第二集成电路裸片
301:封装组件封装胶
500:封装组件
501:封装组件凸块下金属化
503:第二导电连接器
601:基板
701:封装底部填充物
801:第一热界面材料
803:边界区域
805:边界区域结构
901:第二热界面材料
1001:黏着剂
1100:附接工艺
1101:散热器
1103:第一工艺板
1105:第二工艺板
1107:上部分
1109:下部分
1200:固化工艺
1201:第一界面
1203:第一交联胶体
1300:半导体装置封装体
1401:第一条
1403:第一隔离区域
1405:第二隔离区域
1407:第二界面
1501:装置边界结构
1503:第三隔离区域
1503:最厚区域
1505:第四隔离区域
1507:第三界面
A-A:剖切
A-A':剖面俯视图
H1:边界区域高度
H2:峰高
H3:固化高度
H4:第一隔离区域峰高
H5:第二隔离区域峰高
H6:分割隔离区域峰高
H7:第四隔离区域峰高
H9:第一条高度
H11:边界装置结构高度
W1:边界区域结构宽度
W2:第二宽度
具体实施方式
以下公开提供了许多的实施例或范例，用于实施本实用新型的不同部件。各部件和其配置的具体范例描述如下，以简化本实用新型实施例的说明。当然，这些仅仅是范例，并非用以限定本实用新型实施例。举例而言，叙述中若提及第一部件形成在第二部件之上，可能包含第一和第二部件直接接触的实施例，也可能包含额外的部件形成在第一和第二部件之间，使得它们不直接接触的实施例。进一步地，本实用新型实施例可能在各种范例中重复参考数值及/或字母。如此重复是为了简明和清楚的目的，而非用以表示所讨论的不同实施例及/或配置之间的关系。
再者，其中可能用到与空间相对用词，例如“下层的(underlying)”、“下方(below)”、“较低的(lower)”、“上层的(overlying)”、“较高的(upper)”等类似用词，是为了便于描述附图中一个(些)部件或特征与另一个(些)部件或特征之间的关系。空间相对用词用以包括使用中或操作中的装置的不同方位，及附图中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，其中所使用的空间相对形容词也将依转向后的方位来解释。
此处提供一种封装体及其形成方法作为本文的构想的实施例。根据本公开的一些实施例，接合多个第一封装组件(其可以包括多个装置裸片)至基板上。设置多个热界面材料(thermal interface material，TIM)于多个第一封装组件上。多个热界面材料中的一些的材料可以不同于多个热界面材料中的另一些的材料。通过使用多个热界面材料而不是单一大热界面材料(single large TIM)，释放出热界面材料的应力，并可以在减少分层的同时保持高散热。本文所讨论的实施例提供了示例以使得能够制作或使用本公开的标的物。尽管方法实施例可能是讨论为以特定顺序执行，但是其他的方法实施例可以以任何顺序执行。
现在参考图1至图5，这些附图是形成封装组件500(未示出于图1，但在有关于图5的下文中进一步示出并讨论)的工艺的剖面图，封装组件500诸如用于基板上倒装晶片上倒装芯片(chip-on-wafer-on-substrate，CoWoS)装置的封装组件。封装组件500可以是晶片上倒装芯片(chip-on-wafer，CoW)封装组件。
在图1中，取得或形成封装组件基板101。封装组件基板101包括装置，该装置将在后续工艺中被单粒化(singulated)以被包括在封装组件500中。在封装组件基板101中的装置可以是硅中介物(silicon interposer)、有机中介物(organic interposer)、集成电路裸片(integrated circuit die)或其类似物。在一些实施例中，封装组件基板101可以包括封装组件晶片105、互连结构107、导电通孔109、第一裸片连接器111及第一介电层113。
封装组件晶片105可以是块体半导体基板、绝缘体上覆半导体(semiconductor-on-insulator，SOI)基板、多层半导体基板或其类似物。封装组件晶片105可以包括半导体材料，诸如硅；锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟；合金半导体，包括硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟及/或磷砷化镓铟；或其组合。也可以使用诸如多层或是渐变基板(gradient substrate)的其他基板。封装组件晶片105可以是经掺杂的或未经掺杂的。在封装组件基板101中形成有中介物的实施例中，封装组件晶片105通常不包括位于其中的有源装置，尽管中介物可以包括形成于封装组件晶片105中及/或其上表面(例如，图1中朝向上方的表面)的无源装置。在封装组件基板101中形成有集成电路装置的实施例中，可以形成诸如晶体管、电容器、电阻器、二极管及其类似物的有源装置于封装组件晶片105中及/或其上表面。
导电通孔109延伸至互连结构107及/或封装组件晶片105中。导电通孔109电连接至互连结构107的金属化层中(一旦已随后形成互连结构107)。导电通孔109有时也称为基板导通孔(through substrate via，TSV)。作为形成导电通孔109的示例，可以通过例如蚀刻、研磨、激光技术、其组合及/或其类似方法在互连结构107(如果已经部分形成)及/或封装组件晶片105中形成凹槽。可以在凹槽中形成薄介电材料，诸如使用氧化技术。可以顺应地沉积薄阻挡层在开口中，诸如通过化学气相沉积(chemical vapor deposition，CVD)、原子层沉积(atomic layer deposition，ALD)、物理气相沉积(physical vapor deposition，PVD)、热氧化(thermal oxidation)、其组合及/或其类似方法。可以由氧化物、氮化物、碳化物、其组合或其类似物形成阻挡层。可以在阻挡层上方及开口中沉积导电材料。可以通过电化学镀覆工艺(electro-chemical plating process)、化学气相沉积、原子层沉积、物理气相沉积、其组合及/或其类似方法形成导电材料。导电材料的示例是铜、钨、铝、银、金、其组合及/或其类似物。通过例如化学机械抛光(chemical-mechanical polish，CMP)由互连结构107或封装组件晶片105的表面移除多余的导电材料和阻挡层。阻挡层和导电材料的剩余部分形成导电通孔109。
形成互连结构107在封装组件晶片105的前表面的上方，且互连结构107用于电连接导电通孔109及封装组件晶片105的装置(如果存在的话)。互连结构107可以包括一个或多个介电层及介电层中的相应金属化层。用于介电层的可接受的介电材料包括氧化物，诸如氧化硅或氧化铝；氮化物，诸如氮化硅；碳化物，诸如碳化硅；类似物；或上述的组合，诸如氮氧化硅、碳氧化硅、碳氮化硅、碳氮氧化硅或其类似物。也可以使用其他介电材料，诸如聚合物，诸如以聚苯并恶唑(polybenzoxazole，PBO)、聚酰亚胺(polyimide)、苯并环丁烯(benzocyclobutene，BCB)或其类似物为主的聚合物。金属化层可以包括导电通孔及/或导线，以将任何装置互连在一起及/或互连到外部装置。可以由诸如金属的导电材料形成金属化层，金属诸如铜、钴、铝、金、其组合或其类似物。可以通过诸如单镶嵌工艺(singledamascene process)及双镶嵌工艺(dual damascene process)的镶嵌工艺、镀覆工艺、其组合或其类似方法形成互连结构107。
在一些实施例中，第一裸片连接器111及第一介电层113位于封装组件基板101的前侧。具体地，封装组件基板101可以包括第一裸片连接器111及第一介电层113。可以通过例如镀覆或其类似方法形成第一裸片连接器111。可以由诸如铜或其类似物的导电金属形成第一裸片连接器111。第一介电层113横向包封(encapsulate)第一裸片连接器111。第一介电层113可以是诸如聚苯并恶唑、聚酰亚胺、苯并环丁烯或其类似物的聚合物。在其他实施例中，由诸如氮化硅的氮化物及诸如氧化硅、磷硅玻璃(phosphosilicate glass，PSG)、硼硅玻璃(borosilicate glass，BSG)、掺硼的磷硅玻璃(boron-doped phosphosilicateglass，BPSG)或其类似物的氧化物形成第一介电层113。可以通过任何可接受的沉积工艺形成第一介电层113，沉积工艺诸如旋转涂布(spin coating)、化学气相沉积、层压(laminating)、其类似方法或其组合。
在图2中，附接集成电路裸片200(例如，第一集成电路裸片209及多个第二集成电路裸片211)至封装组件基板101上。在所示的实施例中，彼此相邻放置包括第一集成电路裸片209及第二集成电路裸片211的多个集成电路裸片200，其中第一集成电路裸片209位于第二集成电路裸片211之间。在一些实施例中，第一集成电路裸片209是诸如中央处理器(central processing unit，CPU)、图形处理器(graphics processing unit，GPU)或其类似物的逻辑装置，且第二集成电路裸片211是诸如动态随机存取存储器(dynamic randomaccess memory，DRAM)裸片、硬体管理主控台(hardware management console，HMC)模块、高频宽存储器(high bandwidth memory)模块或其类似物的记忆装置。在一些实施例中，第一集成电路裸片209及第二集成电路裸片211是相同类型的装置(例如，系统单芯片(systemon a chip，SoC))。
在所示出的实施例中，通过第一导电连接器201附接集成电路裸片200至封装组件基板101上，诸如焊料接合(solder bond)及其类似方法。可以使用例如取放工具(pick-and-place tool)放置集成电路裸片200在封装组件基板101上。可以由可回焊(reflowable)的导电材料形成第一导电连接器201，导电材料诸如焊料、铜、铝、金、镍、银、钯、锡、其类似物或其组合。在一些实施例中，通过诸如蒸镀(evaporation)、电镀(electroplating)、印刷(printing)、焊料转移(solder transfer)、球放置(ballplacement)或其类似方法的方法初步形成焊料层来形成第一导电连接器201。一旦在结构上形成焊料层，就可以执行回焊(reflow)以将第一导电连接器201成形为所期望的(desired)凸块形状。附接集成电路裸片200至封装组件基板101的步骤可以包括放置集成电路裸片200到封装组件基板101上并回焊第一导电连接器201。第一导电连接器201形成在封装组件基板101的第一裸片连接器111与集成电路裸片200的第二裸片连接器203之间的连接头(joint)，其将封装组件基板101电连接至集成电路裸片200。
可以绕着第一导电连接器201以及在封装组件基板101与集成电路裸片200之间形成封装组件底部填充物(underfill)205。封装组件底部填充物205可以减少应力并保护由回焊第一导电连接器201所产生的连接头。可以由诸如模塑化合物(molding compound)、环氧树脂(epoxy)或其类似物的底部填充物材料形成封装组件底部填充物205。可以在附接集成电路裸片200至封装组件基板101之后通过毛细管流动工艺(capillary flow process)形成封装组件底部填充物205，或者可以在附接集成电路裸片200到封装组件基板之前通过合适的沉积方法形成封装组件底部填充物205。可以用液体或半液体的形式施加封装组件底部填充物205，并随后固化。
在其他实施例(未单独示出)中，通过直接接合来附接集成电路裸片200至封装组件基板101。举例而言，可以使用混合接合(hybrid bonding)、熔合接合(fusion bonding)、介电接合(dielectric bonding)、金属接合(metal bonding)或其类似方法以直接接合集成电路裸片200的第二介电层207及/或第二裸片连接器203至封装组件基板101的第一介电层113及/或第一裸片连接器111，且不使用黏着剂或焊料。当使用直接接合时，可以省略封装组件底部填充物205。进一步地，可以使用混合的接合技术，例如，可以通过焊料接合来附接一些集成电路裸片200至封装组件基板101，且可以通过直接接合来附接其他的集成电路裸片200至封装组件基板101。
在图3中，在集成电路裸片200上及绕着集成电路裸片200形成封装组件封装胶(encapsulant)301。在形成之后，封装组件封装胶301封装集成电路裸片200及封装组件底部填充物205(如果存在)或第一导电连接器201。封装组件封装胶301可以是模塑化合物、环氧树脂或其类似物。可以通过压缩成型(compression molding)、传递成型(transfermolding)或其类似方来施加封装组件封装胶301并形成在封装组件基板101上方，以埋藏(buried)或覆盖(covered)集成电路裸片200。可以用液体或半液体的形式施加封装组件封装胶301并随后固化。可以减薄(thinned)封装组件封装胶301以暴露集成电路裸片200。减薄工艺可以是研磨工艺(grinding process)、化学机械抛光(chemical-mechanicalpolish，CMP)、回蚀刻(etch-back)、其组合或其类似方法。在减薄工艺之后，集成电路裸片200及封装组件封装胶301的顶表面是共平面的(在工艺变异内)，以使得它们彼此齐平。执行减薄直到已移除所期望的量的集成电路裸片200及/或封装组件封装胶301。
在图4中，减薄封装组件晶片105以暴露导电通孔109。可以通过诸如研磨工艺、化学机械抛光、回蚀刻、其组合或其类似方法的减薄工艺来完成暴露导电通孔109。在一些实施例(未单独示出)中，用于暴露导电通孔109的减薄工艺包括化学机械抛光，且导电通孔109因为在化学机械抛光的期间所发生的凹陷而在封装组件基板101的背侧凸出。在这样的实施例中，绝缘层(未单独示出)可以选择性地形成在封装组件晶片105的背面上，并环绕导电通孔109的凸出部分。可以由含硅绝缘体形成绝缘层，含硅绝缘体诸如氮化硅、氧化硅、氮氧化硅或其类似物，且可以通过诸如旋转涂布、化学气相沉积、等离子体辅助化学气相沉积(plasma-enhanced CVD，PECVD)、高密度等离子体化学气相沉积(high density plasmaCVD，HDP-CVD)或其类似方法的合适的沉积方法形成绝缘层。在减薄封装组件晶片105之后，导电通孔109及绝缘层(如果存在)或封装组件晶片105的暴露的表面是共平面的(在工艺变异内)，以使得它们彼此齐平并暴露在封装组件基板101的背侧。
在图5中，形成封装组件凸块下金属化(under-bump metallization，UBM)501在导电通孔109及封装组件晶片105的暴露的表面上。作为在本实施例中形成封装组件凸块下金属化501的示例，形成籽晶层(seed layer)(未单独示出)在导电通孔109及封装组件晶片105的暴露的表面上方。在一些实施例中，籽晶层是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，籽晶层包括钛层(titanium layer)及钛层上方的铜层(copper layer)。可以使用例如物理气相沉积或其类似方法形成籽晶层。然后在籽晶层上形成并图案化光刻胶。可以通过旋转涂布或其类似方法形成光刻胶，且可以曝光光刻胶以进行图案化。光刻胶的图案对应于封装组件凸块下金属化501。图案化形成穿过光刻胶的开口以暴露籽晶层。然后在光刻胶的开口中及籽晶层的暴露的部分上形成导电材料。可以通过诸如电镀、无电镀覆(electroless plating)或其类似方法的镀覆形成导电材料。导电材料可以包括诸如铜、钛、钨、铝或其类似物的金属。接着，移除光刻胶及籽晶层上未形成有导电材料的部分。可以通过可接受的灰化(ashing)或剥除(stripping)工艺移除光刻胶，诸如使用氧等离子体或其类似方法。一旦移除光刻胶，就移除籽晶层的暴露的部分，诸如使用可接受的蚀刻工艺。籽晶层及导电材料的剩余部分形成封装组件凸块下金属化501。
进一步地，形成第二导电连接器503在封装组件凸块下金属化501上。第二导电连接器503可以是球栅阵列(ball grid array，bga)连接器、焊料球(solder ball)、金属柱(metal pillar)、受控塌陷芯片连接(controlled collapse chip connection，c4)凸块、微凸块(micro bump)、无电镀镍浸钯金(electroless nickel-electroless palladium-immersion gold，ENEPIG)技术形成凸块或其类似物。第二导电连接器503可以包括诸如焊料、铜、铝、金、镍、银、钯、锡、其类似物或其组合的导电材料。在一些实施例中，通过蒸镀、电镀、印刷、焊料转移、球放置或其类似方法以初步形成焊料层来形成第二导电连接器503。一旦在结构上形成了焊料层，就可以进行回焊以将材料成形为所期望的凸块形状。在另一些实施例中，第二导电连接器503包括通过溅镀(sputtering)、印刷、电镀、无电镀覆、化学气相沉积法或其类似方法形成的金属柱(诸如铜柱)。金属柱可以是无焊料的并具有实质上垂直的侧壁。在一些实施例中，形成金属盖层在金属柱的顶部。金属盖层可以包括镍、锡、锡-铅、金、银、钯、铟、镍-钯-金、镍-金、其类似物或其组合，且可以通过镀覆工艺形成。
进一步地，通过沿着切割道区域(scribe line regions)(未示出)进行切割(cutting)来执行单粒化工艺(singulation process)，从而得到封装组件500。分离工艺可以包括锯切(sawing)、切割(dicing)或其类似方法。举例而言，分离工艺能够包括锯切封装组件封装胶301、互连结构107及封装组件晶片105。分离工艺由相邻的封装组件500中分离出单一(individual)的封装组件500。
图6示出了接合在基板601上的封装组件500的剖面图。基板601可以是印刷电路板(printed circuit board，PCB)或其类似物。基板601可以包括一个或多个介电层与诸如导线及通孔的导电部件。在一些实施例中，基板601可以包括导通孔(through-via)、有源装置、无源装置及其类似物。基板601可以进一步包括形成在基板601的上表面及/或下表面的导电垫(conductive pad)。第二导电连接器503可以耦合到位于基板601的顶表面的导电垫。可以回焊第二导电连接器503以将封装组件基板101接合至基板601。其他诸如金属对金属直接接合(metal-to-metal direct bonding)、混合接合(hybrid bonding)或其类似方法的接合方式也可用于将封装组件500接合至基板601。
图7示出了在接合封装组件500至基板601之后，可以分配封装底部填充物701至封装组件500与基板601之间的间隙中。封装底部填充物701可以减少应力并保护由回焊第二导电连接器503所产生的连接头。可以由诸如模塑化合物、环氧树脂或其类似物的底部填充材料形成封装底部填充物701。可以在附接封装组件500至基板601之后，通过毛细管流动工艺形成封装底部填充物701。或者可以在附接封装组件500至基板601之前，通过合适的沉积方法形成封装底部填充物701。可以用液体或半液体的形式施加封装底部填充物701并随后固化。
图8示出了放置第一热界面材料801，第一热界面材料801附接至封装组件500的顶表面。虽然仅示出了一个第一热界面材料801，但附接至封装组件500的第一热界面材料801可以是一个、两个或更多个。当放置时，第一热界面材料801可以是薄膜型(film-type)热界面材料，在附接到封装组件500时其可以是预成型(pre-formed)的固体热界面材料。第一热界面材料801可以是刚性的(rigid)，且可以通过取放(picking)及放置(placing)来附接。根据另一些实施例，第一热界面材料801可以是软膜(soft film)，并且可以卷动(rolled)到所欲的位置，然后推向封装组件500。可以使用任何合适的方法来分配第一热界面材料801。
第一热界面材料801可以是相变化材料(phase-change material，PCM)，其在低于40℃的温度下为固态，温度诸如室温(例如，20℃)，且在高于40℃的温度下为液态，温度诸如大约45℃。第一热界面材料801可以具有在大约5W/mk至大约10W/mk之间的导热率值，导热率值诸如大约8.5W/mk。导热率值可以部分地与存在于第一热界面材料801中的导电填料的量有关。在一些实施例中，包括导电填料的第一热界面材料801的百分比越大，第一热界面材料801的导热率值将会越高。第一热界面材料801可以具有大于30％的伸长率百分比，伸长率百分比诸如大约100％。第一热界面材料801在室温下可以具有大约10MPa或更小的杨氏模数值。杨氏模数值可以部分地有助于降低封装组件500在角落分层的风险。在一些实施例中，第一热界面材料801的杨氏模数值越低，封装组件500在角落分层的风险将越低。第一热界面材料801可具有大约45℃至大约60℃的玻璃转化温度(glass-transitiontemperature，Tg)。第一热界面材料801可以具有大约40Ppm/℃或更大的热膨胀系数(coefficient of thermal expansion，CTE)。在一些实施例中，可以存在有第一热界面材料801的最终状态，其中第一热界面材料801的最终状态的杨氏模数、热膨胀系数及玻璃转化温度可以由纳米压痕测试仪(nanoindentor)检测，且第一热界面材料801的最终状态的导热率值可以通过激光闪光法(laser flash method)检测。在一特定实施例中，第一热界面材料801可以是诸如市售的Honeywell PCM、Fujipoly PCM、Laird PCM、其组合等或其类似物的材料。根据另一些实施例，可以由诸如环氧树脂的聚合物材料形成第一热界面材料801。
一旦放置，第一热界面材料801可以与第一集成电路裸片209的顶表面接触，并且可以或可以不与第二集成电路裸片211的顶表面保持距离。第一热界面材料801可以延伸到封装组件封装胶301的顶表面之上并与封装组件封装胶301接触，也可以不延伸到封装组件封装胶301的顶表面之上且不与封装组件封装胶301接触。在一些实施例中，第一热界面材料801覆盖封装组件500的顶表面的边缘部分，其暴露封装体留下的顶表面的内部部分并形成边界区域803。边界区域803在封装组件500的边缘处具有与第一热界面材料801相同的边界区域高度H1，边界区域高度H1诸如在大约0.15mm及大约0.25mm之间，诸如大约0.20mm，且边界区域803由边界区域结构805勾画出轮廓，边界区域结构805的边界区域结构宽度W1在大约1mm及大约5mm之间，诸如大约3mm。
图9示出了分配第二热界面材料901至封装组件500的顶表面的内部部分，内部部分中有由第一热界面材料801形成的边界区域803。根据一些实施例，第二热界面材料901是液体热界面材料且可以由喷嘴(nozzle)分配。当分配时，第二热界面材料901可以仅覆盖封装组件500的顶表面的内部部分的一部分。根据另一些实施例，当分配时，第二热界面材料901可以覆盖封装组件500的顶表面的整个内部部分。当分配时，第二热界面材料901具有由第二热界面材料901的最厚区域所标记的峰高(peak height)H2。峰高H2可以等于或大于边界区域高度H1。
第二热界面材料901可以具有在大约15W/mk及大约90W/mk之间的导热率值，导热率值诸如大约20W/mk。第二热界面材料901可以具有小于0.1Pa*s的黏度。可以由诸如镓合金的液态金属热界面材料形成第二热界面材料901。根据一些实施例，液态金属热界面材料可以是61Ga/25In/13In1Zn、62.5Ga/21.5In/16Sn、68Ga/20In/12Sn、75.5Ga/24.5In、95Ga/5In、98Ga/2Ag及100Ga。
图10示出了分配黏着剂1001，其分配到基板601的顶表面上。可以分配黏着剂1001为环绕(encircling)封装组件500的环，或者可以分配黏着剂1001为与环对齐的分离部分(discrete portion)。黏着剂1001的导热率值可以分别低于第一热界面材料801及第二热界面材料901的导热率。举例而言，黏着剂1001的导热率值可以低于大约1W/Mk。根据一些实施例，跳过分配黏着剂1001。
图11示出了附接工艺1100，其中在高温下利用第一工艺板1103及第二工艺板1105将散热器1101压靠至第一热界面材料801上，以附接散热器1101(其也可以是金属盖)至第一热界面材料801及基板601。
根据一些实施例，散热器1101包括上部分1107及下部分1109。下部分1109由散热器1101的上部分1107向下延伸以接合黏着剂1001。根据一些实施例，下部分1109可以形成环绕封装组件500的完整环(full ring)。根据一些实施例，散热器1101不包括下部分1109。据此，可以跳过分配黏着剂1001的工艺。根据一些实施例，通过鳍片热界面材料(未示出)附接散热鳍片(未示出)至散热器1101。在其他实施例中，没有附接散热鳍片。
在一些实施例中，在附接工艺1100的期间，散热器1101可以固定至第一工艺板1103，且基板601可以固定至第二工艺板1105。第一工艺板1103位于第二热界面材料901之上，使得上部分1107的底表面(在没有下部分1109的实施例中，为散热器1101的底面)在峰高H2处与第二热界面材料901接触。在附接工艺1100的期间，用在大约3kgf到大约20kgf之间的力，诸如大约10kgf，以将散热器1101推靠在黏着剂1001及第一热界面材料801和第二热界面材料901上。进一步地，附接工艺1100在大约70℃以及大约120℃之间的温度下进行，温度诸如大约90℃，并在持续时间为大约20分钟到大约60分钟的范围之间进行，持续时间诸如大约30分钟。然而，可以使用任何合适的参数。
在附接工艺1100的期间，将散热器1101压靠至第二热界面材料901，使得第二热界面材料901进一步散布在封装组件500的内部部分或顶表面上，同时保持位在边界区域803内。接着附接工艺1100之后，上部分1107的底表面(在没有下部分1109的实施例中，为散热器1101的底表面)与第一热界面材料801及第二热界面材料901两者是齐平的。进一步地，附接工艺使得第二热界面材料901横跨封装组件500的顶表面展开以覆盖封装组件500的顶表面的50％或更多。
图12示出了固化工艺1200，其中固化第一热界面材料801、第二热界面材料901及黏着剂1001。固化工艺1200可以包括热固化工艺。可以在大约125℃及大约180℃之间的范围内的温度下执行固化工艺1200，温度诸如大约150℃。固化工艺1200可以在持续时间为大约30分钟至大约180分钟的范围之间执行，持续时间诸如大约105分钟。在固化工艺1200的期间，第一热界面材料801及第二热界面材料901都可以以液态存在。进一步地，接着附接工艺1100之后，第一界面1201存在于第一热界面材料801及第二热界面材料901之间，且液态的第一热界面材料801可以在固化工艺1200的期间在第一界面1201处与液态的第二热界面材料901混合(intermingle)。
图12进一步示出了接着附接工艺1100之后，其中散热器压靠在第二热界面材料901上，第二热界面材料901在边界区域803内散布在封装组件500的顶表面上。根据一些实施例，固化工艺1200可以使得第一热界面材料801内的聚合物交联，从而产生第一交联胶体1203。由于在固化工艺1200的期间形成的交联聚合物的存在，第一交联胶体1203具有比固化前的第一热界面材料801更高的强度(toughness)。此外，由于第一热界面材料801的硬化，固化工艺1200使得第一热界面材料801及散热器1101之间更佳地黏着。进一步地，第一热界面材料801及第二热界面材料901在第一界面1201处的混合也可以在固化工艺1200的期间发生交联，从而在第一界面1201处产生第二交联胶。在使用黏着剂1001的一些实施例中，固化工艺1200固体化(solidify)黏着剂1001，使得黏着剂1001及散热器1101之间更佳地黏着。
接着固化工艺1200之后，第二热界面材料901可以在封装组件500的顶表面上的中心点处具有大约0.06mm至大约0.10mm的固化高度H3，固化高度H3诸如大约0.08mm。第一热界面材料801及第二热界面材料901均与散热器1101及封装组件500的顶表面接触，边界区域高度H1可以大于固化高度H3。然而，可以使用任何合适的的高度。
此外，在一些实施例中，封装组件500可能在制造过程中变得翘曲，使得封装组件500的顶表面由封装组件500的顶表面的周围向封装组件500的顶表面的中心朝向散热器1101向上弯曲成弧形。因此，在一些实施例中，封装组件500的翘曲可能使得第二热界面材料901的朝向封装组件500的顶表面的中心的厚度更薄于第二热界面材料901的朝向封装组件500的顶表面的周围的厚度。进一步地，第二热界面材料901的朝向封装组件500的顶表面的中心的厚度(例如，固化高度H3)可以更薄于第一交联胶体1203在边缘处的边界区域高度H1。
图13A至图13B描绘了接着附接工艺1100及固化工艺1200之后的半导体装置封装体1300的不同剖面图。根据一些实施例，半导体装置封装体1300可以是高效能计算封装体。图13A示出了在完成固化工艺1200之后移除第一工艺板1103和第二工艺板1105。图13A额外示出了剖切(section cut)A-A。图13B示出了由剖切A-A截取的剖面俯视图'A-A'，其描绘了由第一交联胶体1203内的第二热界面材料901填充的边界区域803。在图13B中，第一热界面材料801及第二热界面材料901描绘成半透明以说明第一热界面材料801及第二热界面材料901覆盖在封装组件500的第一集成电路裸片209及第二集成电路裸片211上方。进一步地，图13B描绘封装组件500中可能存在的诸如中介物、集成电路及其类似物的其他潜在装置(potential devices)。
可以通过使用如在上述实施例中讨论的第一热界面材料801及第二热界面材料901以获得有利功效。使用金属作为第二热界面材料901可以看到金属的高导热率值的有利功效。进一步地，使用液态金属作为第二热界面材料901的有利功效是不需要执行诸如背侧金属化工艺(backside metallization process)的预工艺。使用相变材料作为第一热界面材料801可以容纳金属液体，同时看到高伸长率值的有利功效，其有助于在温度循环测试(temperature cycle test)的期间降低分层及破裂(crack)的风险。固化工艺1200通过形成第一交联胶体1203来改善第一热界面材料801的耐久性(durability)，且在第一界面1201处的交联产物使得第一热界面材料801及第二热界面材料901之间更佳地过渡(transition)。
图14A至图14F示出了另一些实施例，其中除了放置第一热界面材料801在封装组件500的顶表面的周围上之外，还额外放置第一热界面材料801在横跨内部部分的第一条1401中。其结果是在封装组件500的顶表面上的边界区域803内产生至少两个隔离区域。
图14A描绘了由与前述的有关于图1至图7所讨论的相似步骤形成的所得结构，并进一步放置第一热界面材料801在封装组件500的顶表面的周围以及放置第一热界面材料801的第一条1401在封装组件500的顶表面的内部。根据一些实施例，可以将在封装组件500的顶表面的内部中的第一热界面材料801的第一条1401放置为横跨封装组件500的顶表面的中部，或者可以放置为偏离封装组件500的顶表面的中部。第一条1401具有第一条高度H9，第一条高度H9在大约0.08mm及大约0.2mm的范围之间，第一条高度H9诸如0.15mm。本实施例中的边界区域803(如图8所描绘)包括诸如第一隔离区域1403及第二隔离区域1405的至少两个隔离区域。第一隔离区域1403的尺寸可以小于、大于或等于第二隔离区域1405的尺寸，其取决于第一条1401的放置。
图14B描绘了俯视图，其中可以看到被第一条1401隔开的第一隔离区域1403及第二隔离区域1405的区域。第一条1401可以具有在大约1mm及大约5mm之间的第二宽度W2，第二宽度W2诸如大约3mm且可以等于边界区域结构宽度W1。
图14C描绘了分配第二热界面材料901到第一隔离区域1403及第二隔离区域1405两者中。分配到第一隔离区域1403及第二隔离区域1405中的第二热界面材料901的量分别取决于第一隔离区域1403及第二隔离区域1405的尺寸。据此，如果第一隔离区域1403的尺寸大于第二隔离区域1405的尺寸，将分配更多的第二热界面材料901到第一隔离区域1403中。第一隔离区域峰高H4存在于在第一隔离区域1403中经分配的第二热界面材料901的最厚的区域处。第一隔离区域峰高H4的范围在大约0.1mm至大约0.8mm，第一隔离区域峰高H4诸如大约0.2mm。第二隔离区域峰高H5存在于在第二隔离区域1405中经分配的第二热界面材料901的最厚的区域处。第二隔离区域峰高H5的范围可以在大约0.1mm至大约0.8mm，第二隔离区域峰高H5诸如大约0.2mm。在一些实施例中，第一隔离区域峰高H4与第二热界面材料901的化学成分有关。在第二热界面材料901是液态金属时，第一隔离区域峰高H4受封装组件500的顶表面的液态金属的润湿性(wettability)影响，液态金属的润湿性越佳则第一隔离区域峰高H4越小，部分原因是液态金属在附接工艺1100之前能够覆盖更大面积的第一隔离区域1403。第一隔离区域峰高H4可以小于、大于或等于第二隔离区域峰高H5。第一隔离区域峰高H4可以等于或大于边界区域高度H1。第二隔离区域峰高H5可以等于或大于边界区域高度H1。
图14D描绘了如前述有关于图11所讨论的附接工艺1100。根据具有第一条1401的一些实施例，散热器1101具有平坦的底表面，且在对应到第一隔离区域峰高H4或第二隔离区域峰高H5中的较大者的点处接触第二热界面材料901。接着附接工艺1100之后，底表面与第二热界面材料901及第一热界面材料801均是齐平的。图14D进一步描绘了跳过添加黏着剂1001且散热器1101不包括下部分1109的实施例。
图14E描绘了如前述有关于图12所讨论的固化工艺1200。根据具有第一条1401的一些实施例，第一热界面材料801及第二热界面材料901之间的第二界面1407存在于第一热界面材料801的第一条1401与第一隔离区域1403和第二隔离区域1405两者的第二热界面材料之间。在固化工艺1200的期间，第一热界面材料801及第二热界面材料901之间将在第一界面1201和第二界面1407均发生交联。第二界面1407的存在可以使得第一热界面材料801及第二热界面材料901之间更大量地交联。
图14F描绘了具有第一条1401的一些实施例中的半导体装置封装体1300的俯视剖面图，其中第一条1401显示了由第二热界面材料901填充的第一隔离区域1403和第二隔离区域1405。将第二热界面材料901描绘成透明的以显示诸如第一集成电路裸片209及第二热界面材料901下方的第二集成电路裸片211的装置的轮廓。
图15A至图15F示出了一些实施例，其中除了放置第一热界面材料801在封装组件500的顶表面的周围上之外，还额外放置第一热界面材料801在封装组件500中的第一集成电路裸片209的顶表面的周围上以形成装置边界结构1501，其中装置边界结构1501具有在装置边界结构1501的外侧的第三隔离区域1503及在装置边界结构1501的内侧的第四隔离区域1505。
图15A描绘了由与前述有关于图1至图7所讨论的相似步骤形成的所得结构，并且进一步放置第一热界面材料801在封装组件500的顶表面的周围上及沿着封装组件500的顶表面上的第一集成电路裸片209的顶表面的周围放置第一热界面材料801以形成装置边界结构1501。边界装置结构具有边界装置结构高度H11，边界装置结构高度H11的范围在大约0.08mm至大约0.2mm之间，诸如大约0.15mm。边界区域803(如图8所描绘)被分成第三隔离区域1503及第四隔离区域1505。第三隔离区域1503的尺寸可以小于、大于或等于第四隔离区域1505的尺寸，其取决于沿第一集成电路裸片209的顶表面的周围布置的第一热界面材料801。
图15B描绘了俯视图，其中可以看到从第四隔离区域1505通过装置边界结构1501所隔开的第三隔离区域1503的区域。在一些实施例中，在装置边界结构1501的周围的外侧的第三隔离区域1503包围第四隔离区域1505。
图15C描绘了分配第二热界面材料901到第三隔离区域1503及第四隔离区域1505两者中。分配到第三隔离区域1503及第四隔离区域1505中的第二热界面材料901的量取分别决于第三隔离区域1503及第四隔离区域1505的尺寸。据此，如果第三隔离区域1503的尺寸大于第四隔离区域1505的尺寸，则比第四隔离区域1505分配更多的第二热界面材料901到第三隔离区域1503中。进一步地，如图15B中所描绘，可以分配第二热界面材料901到第三隔离区域1503或第四隔离区域1505内的多个位置。第三隔离区域中的经分配的第二热界面材料901的最厚区域1503处存在有分割隔离区域峰高H6。分割隔离区域峰高H6的范围可以从大约0.08mm至大约0.15mm，分割隔离区域峰高H6诸如大约0.09mm。第四隔离区域1505中的经分配的第二热界面材料901的最厚区域处存在有第四隔离区域峰高H7。分割隔离区域峰高H6可以小于、大于或等于第四隔离区域峰高H7。分割隔离区域峰高H6可以等于或大于边界区域高度H1。第四隔离区域峰高H7可以等于或大于边界区域高度H1。
图15D描绘了如前述有关于图11所讨论的附接工艺1100。根据具有装置边界结构1501的一些实施例，散热器1101的上部分1107的底表面是平面且在对应于分割隔离区域峰高H6或第四隔离区域峰高H7中的较大者的点处接触第二热界面材料901。接着附接工艺1100之后，散热器1101的上部分1107的底表面与第二热界面材料901及第一热界面材料801两者均是齐平的。
图15E描绘了如前述有关于图12所讨论的固化工艺1200。根据具有装置边界结构1501的一些实施例，沿着第一集成电路裸片209的顶表面的周围的第一热界面材料801与第三隔离区域1503及第四隔离区域1505两者的第二热界面材料901之间存在有第一热界面材料801及第二热界面材料901之间的第三界面1507。在固化工艺1200期间，第一热界面材料801及第二热界面材料901之间将在第一界面1201和第三界面1507两者处发生交联。第三界面1507的存在可以使得第一热界面材料801及第二热界面材料901之间更大量地交联。
图15F描绘了在具有装置边界结构1501的一些实施例中的半导体装置封装体1300的俯视剖面图。图15F示出了填充第二热界面材料901到第三隔离区域1503及第四隔离区域1505两者中。第二热界面材料901示为部分透明的以示出诸如第二热界面材料901下方的第一集成电路裸片209及第二集成电路211的装置的轮廓。
如在前述实施例中所讨论的，通过第一条1401或装置边界结构1501的形式额外添加的第一热界面材料801可以获得有利功效。通过使用具有高伸长百分比的第一热界面材料801去结合具有高导热率值的第二热界面材料901，解决了封装组件500在角落处的分层问题及整个半导体装置封装体1300的散热问题。第二热界面材料901的高导热率值能够解决高性能计算封装体的大约70W/cm^2至大约100W/cm^2的潜在高功率密度，潜在高功率密度诸如大约85W/cm^2。第一热界面材料801的高伸长百分比能够解决沿着封装组件500的角落的分层及翘曲应力。此外，使用在封装组件500的顶表面的周围上的第一热界面材料801及在封装组件500的顶表面的内部区域的第二热界面材料901可以看到0.87的归一化热阻(normalized thermal resistance)，其指的是更佳的散热并允许更大功率密度的封装组件。
根据本公开的一些实施例，一种半导体装置的制造方法包括黏着第一热界面材料于第一封装体的第一部分上，其中第一热界面材料由相变化材料形成。分配第二热界面材料于第一封装体的第二部分上，其中第二热界面材料由液态金属形成。附接散热器至第一热界面材料上。在一些实施例中，第一热界面材料覆盖第一封装体的外部区域，且第二热界面材料覆盖第一封装体的内部区域。在一些实施例中，还包括第一热界面材料的第一条，第一条平分第一封装体，其中第二部分还包括第一隔离区域及第二隔离区域。在一些实施例中，第一热界面材料覆盖在第一封装体中的裸片的周围，且第二热界面材料覆盖在第一热界面材料的外侧的第一隔离区域及在第一热界面材料的内侧的第二隔离区域。在一些实施例中，附接散热器至第一热界面材料的步骤使液态金属散布在第一封装体的第二部分上。在一些实施例中，还包括交联第一热界面材料以形成交联胶体。在一些实施例中，还包括交联第一热界面材料与第二热界面材料以在第一热界面材料与第二热界面材料之间的界面处形成交联产物。
根据本公开的一些实施例，一种半导体装置包括位于第一半导体封装体的第一顶表面上的边界结构，其中边界结构由相变化材料形成；被边界结构环绕的金属热界面材料层；以及与边界结构及金属热界面材料层实体接触的盖体。在一些实施例中，还包括位于边界结构以及金属热界面材料层之间的界面处的交联胶体。在一些实施例中，金属热界面材料层包括镓合金。在一些实施例中，相变化材料具有大约5W/mk或更大的导热率值及大约10MPa或更小的杨氏模数值。在一些实施例中，金属热界面材料层被划分为两个或更多个的隔离区域。在一些实施例中，边界结构具有第一高度，金属热界面材料层具有第二高度，且第一高度大于第二高度。在一些实施例中，边界结构具有第二顶表面，金属热界面材料层具有第三顶表面，且第二顶表面与第三顶表面齐平。在一些实施例中，边界结构包括第一条，第一条横跨第一顶表面的中部，或第一条偏离第一顶表面的中部。在一些实施例中，还包括交联胶体，交联胶体位于第一条以及金属热界面材料层之间的界面处。在一些实施例中，还包括装置边界结构，装置边界结构位于第一顶表面上的第一集成电路裸片的周围，其中装置边界结构由相变化材料形成。
根据本公开的一些实施例，一种制造半导体装置的方法包括接合封装组件到封装基板上。形成边界层于封装组件的第一顶表面的周围上，其中边界层包括相变化材料。分配液态金属至周围内的封装组件上。放置与液态金属接触的散热器。进行夹持工艺，夹持工艺包括将散热器压向封装基板。固化边界层，其中边界层在固化步骤后固体化。在一些实施例中，边界层具有在大约45℃及大约60℃之间的玻璃转化温度。在一些实施例中，执行夹持工艺的步骤使液态金属散布，边界层将液态金属保持在周围内。在一些实施例中，在夹持工艺之后，液态金属具有与散热器的底表面齐平的第二顶表面。在一些实施例中，相变化材料具有高于40℃的熔点。在一些实施例中，将散热器压向封装基板的步骤使用大约3kgf及大约20kgf之间的第一力，且夹持工艺运作于大约70℃及大约120℃之间的温度范围内以及大约20分钟至大约120分钟之间的一段时间范围内。
以上概述数个实施例的部件，以便在本实用新型所属技术领域中技术人员可更易理解本实用新型实施例的观点。在本实用新型所属技术领域中技术人员应理解，他们能以本实用新型实施例为基础，设计或修改其他工艺和结构，以达到与在此介绍的实施例相同的目的及/或优势。在本实用新型所属技术领域中技术人员也应理解到，此类等效的工艺和结构并无悖离本实用新型的精神与范围，且他们能在不违背本实用新型的精神和范围之下，做各式各样的改变、取代和替换。

Claims (10)

1.一种半导体装置，其特征在于，包括：
一边界结构，位于一第一半导体封装体的一第一顶表面上，其中该边界结构由一相变化材料形成；
一金属热界面材料层，被该边界结构环绕；以及
一盖体，与该边界结构以及该金属热界面材料层实体接触。
2.如权利要求1所述的半导体装置，其特征在于，还包括一交联胶体，该交联胶体位于该边界结构以及该金属热界面材料层之间的一界面处。
3.如权利要求1所述的半导体装置，其特征在于，该金属热界面材料层被划分为两个或是更多个的隔离区域。
4.如权利要求1至3中任一项所述的半导体装置，其特征在于，该边界结构具有一第一高度，该金属热界面材料层具有一第二高度，该第一高度大于该第二高度。
5.如权利要求4所述的半导体装置，其特征在于，该边界结构具有一第二顶表面，该金属热界面材料层具有一第三顶表面，该第二顶表面与该第三顶表面齐平。
6.如权利要求5所述的半导体装置，其特征在于，该第二顶表面、该第三顶表面与该盖体的底表面齐平。
7.如权利要求1所述的半导体装置，其特征在于，该边界结构包括一第一条，该第一条横跨该第一顶表面的中部，或该第一条偏离该第一顶表面的中部。
8.如权利要求7所述的半导体装置，其特征在于，该第一条的宽度等于该边界结构的宽度。
9.如权利要求7所述的半导体装置，其特征在于，还包括一交联胶体，该交联胶体位于该第一条以及该金属热界面材料层之间的一界面处。
10.如权利要求1所述的半导体装置，其特征在于，还包括一装置边界结构，该装置边界结构位于该第一顶表面上的一第一集成电路裸片的周围，其中该装置边界结构由该相变化材料形成。
CN202321427928.9U 2022-06-06 2023-06-06 半导体装置 Active CN220510018U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/833,208 2022-06-06
US17/833,208 US20230395461A1 (en) 2022-06-06 2022-06-06 Semiconductor Device and Method Forming Same

Publications (1)

Publication Number Publication Date
CN220510018U true CN220510018U (zh) 2024-02-20

Family

ID=88977099

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202321427928.9U Active CN220510018U (zh) 2022-06-06 2023-06-06 半导体装置

Country Status (2)

Country Link
US (1) US20230395461A1 (zh)
CN (1) CN220510018U (zh)

Also Published As

Publication number Publication date
TW202349469A (zh) 2023-12-16
US20230395461A1 (en) 2023-12-07

Similar Documents

Publication Publication Date Title
CN109427702B (zh) 散热器件和方法
CN109309074B (zh) 半导体封装件及其形成方法
TWI669785B (zh) 半導體封裝體及其形成方法
US8865521B2 (en) 3D semiconductor package interposer with die cavity
US20160086902A1 (en) Semiconductor package structure and manufacturing method thereof
TWI727879B (zh) 封裝結構及製作所述封裝結構的方法
TW202209509A (zh) 積體電路封裝及其形成方法
US11996351B2 (en) Packaged semiconductor device including liquid-cooled lid and methods of forming the same
TWI803310B (zh) 積體電路元件和其形成方法
CN115132675A (zh) 集成电路封装件和方法
CN220121823U (zh) 集成电路封装
US20220336321A1 (en) Manufacturing method of semiconductor package
US20240006268A1 (en) Package structure and method of fabricating the same
CN220510018U (zh) 半导体装置
KR102573008B1 (ko) 반도체 디바이스 및 제조 방법
TWI841182B (zh) 半導體裝置及其製造方法
CN220934063U (zh) 集成电路封装
US20230378017A1 (en) Integrated circuit packages and methods of forming the same
US20240105530A1 (en) Integrated Circuit Packages, Devices Using the Same, and Methods of Forming the Same
CN218101240U (zh) 半导体装置
TW202414741A (zh) 使用積體電路封裝的裝置及其形成方法
TW202307978A (zh) 封裝結構及其製造方法
CN116741758A (zh) 集成电路封装件及其形成方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant