TWI841182B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI841182B
TWI841182B TW112100788A TW112100788A TWI841182B TW I841182 B TWI841182 B TW I841182B TW 112100788 A TW112100788 A TW 112100788A TW 112100788 A TW112100788 A TW 112100788A TW I841182 B TWI841182 B TW I841182B
Authority
TW
Taiwan
Prior art keywords
thermal interface
interface material
package
isolation region
top surface
Prior art date
Application number
TW112100788A
Other languages
English (en)
Other versions
TW202349469A (zh
Inventor
林文益
李光君
李建成
郭建利
劉國洲
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202349469A publication Critical patent/TW202349469A/zh
Application granted granted Critical
Publication of TWI841182B publication Critical patent/TWI841182B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H01L23/4275—Cooling by change of state, e.g. use of heat pipes by melting or evaporation of solids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1611—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616—Cavity shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/1632—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/164—Material
    • H01L2924/165—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/164—Material
    • H01L2924/1659—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

提供封裝結構及封裝結構的形成方法。根據一些實施例，封裝結構包括封裝組件及混合熱界面材料。封裝組件具有黏著到封裝基板的一個或多個積體電路。混合熱界面材料使用以聚合物為主的材料及以金屬為主的材料的組合。以聚合物為主的材料具有高伸長率值，以金屬為主的材料具有高導熱率值。放置在封裝組件的邊緣上的以聚合物為主的熱界面材料含有液態形式的以金屬為主的熱界面材料。

Description

半導體裝置及其製造方法
本發明實施例是關於半導體裝置，特別是關於半導體裝置及其形成方法。
積體電路封裝體可以具有多個接合在一起的封裝組件，例如裝置晶粒及封裝基板，以增加功能性及積體度。由於這些封裝組件的不同材料之間的差異，可能會發生翹曲（warpage）。隨著封裝體的尺寸的增加，翹曲變得更加嚴重。此外，隨著積體電路封裝體的發展，這些積體電路封裝體的功率密度需求增加，其意味著積體電路封裝體內產生更大的熱量。這帶來了一些需要加以解決的新問題。
本發明一些實施例提供一種半導體裝置的製造方法。製造方法包括黏著第一熱界面材料於第一封裝體的一第一部份上，其中第一熱界面材料由相變化材料形成。分配第二熱界面材料於第一封裝體的第二部份上，其中第二熱界面材料由液態金屬形成。附接散熱器至第一熱界面材料上。
本發明另一些實施例提供一種半導體裝置。半導體裝置包括邊界結構、金屬熱界面材料層及蓋體。邊界結構位於第一半導體封裝體的第一頂表面上，其中邊界結構由相變化材料形成。金屬熱界面材料層被邊界結構環繞。蓋體與邊界結構及金屬熱界面材料層實體接觸。
本發明又一些實施例提供一種半導體裝置的製造方法。製造方法包括接合封裝組件至封裝基板上。形成邊界層於封裝組件的第一頂表面的周圍上，其中邊界層包括相變化材料。分配液態金屬至周圍內的封裝組件上。放置散熱器，散熱器接觸液態金屬。執行夾持製程，夾持製程包括將散熱器壓向封裝基板。固化邊界層，其中邊界層在固化步驟後固體化。
以下揭露提供了許多的實施例或範例，用於實施本發明之不同部件。各部件和其配置的具體範例描述如下，以簡化本發明實施例之說明。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例而言，敘述中若提及第一部件形成在第二部件之上，可能包含第一和第二部件直接接觸的實施例，也可能包含額外的部件形成在第一和第二部件之間，使得它們不直接接觸的實施例。進一步地，本發明實施例可能在各種範例中重複參考數值及∕或字母。如此重複是為了簡明和清楚之目的，而非用以表示所討論的不同實施例及∕或配置之間的關係。
再者，其中可能用到與空間相對用詞，例如「下層的（underlying）」、「下方（below）」、「較低的（lower）」、「上層的（overlying）」、「較高的（upper）」等類似用詞，是為了便於描述圖式中一個（些）部件或特徵與另一個（些）部件或特徵之間的關係。空間相對用詞用以包括使用中或操作中的裝置之不同方位，及圖式中所描述的方位。當裝置被轉向不同方位時（旋轉90度或其他方位），其中所使用的空間相對形容詞也將依轉向後的方位來解釋。
此處提供一種封裝體及其形成方法作為本文的構想的實施例。根據本揭露的一些實施例，接合複數個第一封裝組件（其可以包括複數個裝置晶粒）至基板上。設置複數個熱界面材料（thermal interface material，TIM）於複數個第一封裝組件上。複數個熱界面材料中的一些的材料可以不同於複數個熱界面材料中的另一些的材料。藉由使用複數個熱界面材料而不是單一大熱界面材料(single large TIM)，釋放出熱界面材料的應力，並可以在減少分層的同時保持高散熱。本文所討論的實施例提供了示例以使得能夠製作或使用本揭露的標的物。儘管方法實施例可能是討論為以特定順序執行，但是其他的方法實施例可以以任何順序執行。
現在參考第1至5圖，這些圖式是形成封裝組件500（未示出於第1圖，但在有關於第5圖的下文中進一步示出並討論）的製程的剖面圖，封裝組件500諸如用於基板上覆晶圓上覆晶片（chip-on-wafer-on-substrate，CoWoS）裝置的封裝組件。封裝組件500可以是晶圓上覆晶片（chip-on-wafer，CoW）封裝組件。
在第1圖中，取得或形成封裝組件基板101。封裝組件基板101包括裝置，該裝置將在後續製程中被單粒化（singulated）以被包括在封裝組件500中。在封裝組件基板101中的裝置可以是矽中介物（silicon interposer）、有機中介物（organic interposer）、積體電路晶粒（integrated circuit die）或其類似物。在一些實施例中，封裝組件基板101可以包括封裝組件晶圓105、互連結構107、導電通孔109、第一晶粒連接器111及第一介電層113。
封裝組件晶圓105可以是塊體半導體基板、絕緣體上覆半導體（semiconductor-on-insulator，SOI）基板、多層半導體基板或其類似物。封裝組件晶圓105可以包括半導體材料，諸如矽；鍺；化合物半導體，包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及∕或銻化銦；合金半導體，包括矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦及∕或磷砷化鎵銦；或其組合。也可以使用諸如多層或是漸變基板（gradient substrate）的其他基板。封裝組件晶圓105可以是經摻雜的或未經摻雜的。在封裝組件基板101中形成有中介物的實施例中，封裝組件晶圓105通常不包括位於其中的主動裝置，儘管中介物可以包括形成於封裝組件晶圓105中及∕或其上表面（例如，第1圖中朝向上方的表面）的被動裝置。在封裝組件基板101中形成有積體電路裝置的實施例中，可以形成諸如電晶體、電容器、電阻器、二極體及其類似物的主動裝置於封裝組件晶圓105中及∕或其上表面。
導電通孔109延伸至互連結構107及∕或封裝組件晶圓105中。導電通孔109電連接至互連結構107的金屬化層中（一旦已隨後形成互連結構107）。導電通孔109有時也稱為基板導通孔（through substrate via，TSV）。作為形成導電通孔109的示例，可以藉由例如蝕刻、研磨、雷射技術、其組合及∕或其類似方法在互連結構107（如果已經部分形成）及∕或封裝組件晶圓105中形成凹槽。可以在凹槽中形成薄介電材料，諸如使用氧化技術。可以順應地沉積薄阻障層在開口中，諸如藉由化學氣相沉積（chemical vapor deposition，CVD）、原子層沉積（atomic layer deposition，ALD）、物理氣相沉積（physical vapor deposition，PVD）、熱氧化（thermal oxidation）、其組合及∕或其類似方法。可以由氧化物、氮化物、碳化物、其組合或其類似物形成阻障層。可以在阻障層上方及開口中沉積導電材料。可以藉由電化學鍍覆製程（electro-chemical plating process）、化學氣相沉積、原子層沉積、物理氣相沉積、其組合及∕或其類似方法形成導電材料。導電材料的示例是銅、鎢、鋁、銀、金、其組合及∕或其類似物。藉由例如化學機械拋光（chemical-mechanical polish，CMP）由互連結構107或封裝組件晶圓105的表面移除多餘的導電材料和阻障層。阻障層和導電材料的剩餘部分形成導電通孔109。
形成互連結構107在封裝組件晶圓105的前表面的上方，且互連結構107用於電連接導電通孔109及封裝組件晶圓105的裝置（如果存在的話）。互連結構107可以包括一個或多個介電層及介電層中的相應金屬化層。用於介電層的可接受的介電材料包括氧化物，諸如氧化矽或氧化鋁；氮化物，諸如氮化矽；碳化物，諸如碳化矽；類似物；或上述之組合，諸如氮氧化矽、碳氧化矽、碳氮化矽、碳氮氧化矽或其類似物。也可以使用其他介電材料，諸如聚合物，諸如以聚苯並惡唑（polybenzoxazole，PBO）、聚醯亞胺（polyimide）、苯並環丁烯（benzocyclobutene，BCB）或其類似物為主的聚合物。金屬化層可以包括導電通孔及∕或導線，以將任何裝置互連在一起及∕或互連到外部裝置。可以由諸如金屬的導電材料形成金屬化層，金屬諸如銅、鈷、鋁、金、其組合或其類似物。可以藉由諸如單鑲嵌製程（single damascene process）及雙鑲嵌製程（dual damascene process）的鑲嵌製程、鍍覆製程、其組合或其類似方法形成互連結構107。
在一些實施例中，第一晶粒連接器111及第一介電層113位於封裝組件基板101的前側。具體地，封裝組件基板101可以包括第一晶粒連接器111及第一介電層113。可以藉由例如鍍覆或其類似方法形成第一晶粒連接器111。可以由諸如銅或其類似物的導電金屬形成第一晶粒連接器111。第一介電層113橫向包封（encapsulate）第一晶粒連接器111。第一介電層113可以是諸如聚苯並惡唑、聚醯亞胺、苯並環丁烯或其類似物的聚合物。在其他實施例中，由諸如氮化矽的氮化物及諸如氧化矽、磷矽玻璃（phosphosilicate glass，PSG）、硼矽玻璃（borosilicate glass，BSG）、摻硼的磷矽玻璃（boron-doped phosphosilicate glass，BPSG）或其類似物的氧化物形成第一介電層113。可以藉由任何可接受的沉積製程形成第一介電層113，沉積製程諸如旋轉塗佈（spin coating）、化學氣相沉積、層壓（laminating）、其類似方法或其組合。
在第2圖中，附接積體電路晶粒200（例如，第一積體電路晶粒209及複數個第二積體電路晶粒211）至封裝組件基板101上。在所示的實施例中，彼此相鄰放置包括第一積體電路晶粒209及第二積體電路晶粒211的多個積體電路晶粒200，其中第一積體電路晶粒209位於第二積體電路晶粒211之間。在一些實施例中，第一積體電路晶粒209是諸如中央處理器（central processing unit，CPU）、圖形處理器（graphics processing unit，GPU）或其類似物的邏輯裝置，且第二積體電路晶粒211是諸如動態隨機存取記憶體（dynamic random access memory，DRAM）晶粒、硬體管理主控台（hardware management console，HMC）模組、高頻寬記憶體（high bandwidth memory）模組或其類似物的記憶裝置。在一些實施例中，第一積體電路晶粒209及第二積體電路晶粒211是相同類型的裝置（例如，系統單晶片（system on a chip，SoC））。
在所示出的實施例中，藉由第一導電連接器201附接積體電路晶粒200至封裝組件基板101上，諸如焊料接合（solder bond）及其類似方法。可以使用例如取放工具（pick-and-place tool）放置積體電路晶粒200在封裝組件基板101上。可以由可回焊（reflowable）的導電材料形成第一導電連接器201，導電材料諸如焊料、銅、鋁、金、鎳、銀、鈀、錫、其類似物或其組合。在一些實施例中，藉由諸如蒸鍍（evaporation）、電鍍（electroplating）、印刷（printing）、焊料轉移（solder transfer）、球放置（ball placement）或其類似方法的方法初步形成焊料層來形成第一導電連接器201。一旦在結構上形成焊料層，就可以執行回焊（reflow）以將第一導電連接器201成形為所期望的（desired）凸塊形狀。附接積體電路晶粒200至封裝組件基板101的步驟可以包括放置積體電路晶粒200到封裝組件基板101上並回焊第一導電連接器201。第一導電連接器201形成在封裝組件基板101的第一晶粒連接器111與積體電路晶粒200的第二晶粒連接器203之間的連接頭（joint），其將封裝組件基板101電連接至積體電路晶粒200。
可以繞著第一導電連接器201以及在封裝組件基板101與積體電路晶粒200之間形成封裝組件底部填充物（underfill）205。封裝組件底部填充物205可以減少應力並保護由回焊第一導電連接器201所產生的連接頭。可以由諸如模塑化合物（molding compound）、環氧樹脂（epoxy）或其類似物的底部填充物材料形成封裝組件底部填充物205。可以在附接積體電路晶粒200至封裝組件基板101之後藉由毛細管流動製程（capillary flow process）形成封裝組件底部填充物205，或者可以在附接積體電路晶粒200到封裝組件基板之前藉由合適的沉積方法形成封裝組件底部填充物205。可以用液體或半液體的形式施加封裝組件底部填充物205，並隨後固化。
在其他實施例（未單獨示出）中，藉由直接接合來附接積體電路晶粒200至封裝組件基板101。舉例而言，可以使用混合接合（hybrid bonding）、熔合接合（fusion bonding）、介電接合（dielectric bonding）、金屬接合（metal bonding）或其類似方法以直接接合積體電路晶粒200的第二介電層207及∕或第二晶粒連接器203至封裝組件基板101的第一介電層113及∕或第一晶粒連接器111，且不使用黏著劑或焊料。當使用直接接合時，可以省略封裝組件底部填充物205。進一步地，可以使用混合的接合技術，例如，可以藉由焊料接合來附接一些積體電路晶粒200至封裝組件基板101，且可以藉由直接接合來附接其他的積體電路晶粒200至封裝組件基板101。
在第3圖中，在積體電路晶粒200上及繞著積體電路晶粒200形成封裝組件封裝膠（encapsulant）301。在形成之後，封裝組件封裝膠301封裝積體電路晶粒200及封裝組件底部填充物205（如果存在）或第一導電連接器201。封裝組件封裝膠301可以是模塑化合物、環氧樹脂或其類似物。可以藉由壓縮成型（compression molding）、傳遞成型（transfer molding）或其類似方來施加封裝組件封裝膠301並形成在封裝組件基板101上方，以埋藏（buried）或覆蓋（covered）積體電路晶粒200。可以用液體或半液體的形式施加封裝組件封裝膠301並隨後固化。可以減薄（thinned）封裝組件封裝膠301以暴露積體電路晶粒200。減薄製程可以是研磨製程（grinding process）、化學機械拋光（chemical-mechanical polish，CMP）、回蝕刻（etch-back）、其組合或其類似方法。在減薄製程之後，積體電路晶粒200及封裝組件封裝膠301的頂表面是共平面的（在製程變異內），以使得它們彼此齊平。執行減薄直到已移除所期望的量的積體電路晶粒200及∕或封裝組件封裝膠301。
在第4圖中，減薄封裝組件晶圓105以暴露導電通孔109。可以藉由諸如研磨製程、化學機械拋光、回蝕刻、其組合或其類似方法的減薄製程來完成暴露導電通孔109。在一些實施例（未單獨示出）中，用於暴露導電通孔109的減薄製程包括化學機械拋光，且導電通孔109因為在化學機械拋光的期間所發生的凹陷而在封裝組件基板101的背側凸出。在這樣的實施例中，絕緣層（未單獨示出）可以選擇性地形成在封裝組件晶圓105的背面上，並環繞導電通孔109的凸出部分。可以由含矽絕緣體形成絕緣層，含矽絕緣體諸如氮化矽、氧化矽、氮氧化矽或其類似物，且可以藉由諸如旋轉塗佈、化學氣相沉積、電漿輔助化學氣相沉積（plasma-enhanced CVD，PECVD）、高密度電漿化學氣相沉積（high density plasma CVD，HDP-CVD）或其類似方法的合適的沉積方法形成絕緣層。在減薄封裝組件晶圓105之後，導電通孔109及絕緣層（如果存在）或封裝組件晶圓105的暴露的表面是共平面的（在製程變異內），以使得它們彼此齊平並暴露在封裝組件基板101的背側。
在第5圖中，形成封裝組件凸塊下金屬化（under-bump metallization，UBM）501在導電通孔109及封裝組件晶圓105的暴露的表面上。作為在本實施例中形成封裝組件凸塊下金屬化501的示例，形成晶種層（seed layer）（未單獨示出）在導電通孔109及封裝組件晶圓105的暴露的表面上方。在一些實施例中，晶種層是金屬層，其可以是單層或包括由不同材料形成的複數個子層的複合層。在一些實施例中，晶種層包括鈦層（titanium layer）及鈦層上方的銅層（copper layer）。可以使用例如物理氣相沉積或其類似方法形成晶種層。然後在晶種層上形成並圖案化光阻。可以藉由旋轉塗佈或其類似方法形成光阻，且可以曝光光阻以進行圖案化。光阻的圖案對應於封裝組件凸塊下金屬化501。圖案化形成穿過光阻的開口以暴露晶種層。然後在光阻的開口中及晶種層的暴露的部分上形成導電材料。可以藉由諸如電鍍、無電鍍覆（electroless plating）或其類似方法的鍍覆形成導電材料。導電材料可以包括諸如銅、鈦、鎢、鋁或其類似物的金屬。接著，移除光阻及晶種層上未形成有導電材料的部分。可以藉由可接受的灰化（ashing）或剝除（stripping）製程移除光阻，諸如使用氧電漿或其類似方法。一旦移除光阻，就移除晶種層的暴露的部分，諸如使用可接受的蝕刻製程。晶種層及導電材料的剩餘部分形成封裝組件凸塊下金屬化501。
進一步地，形成第二導電連接器503在封裝組件凸塊下金屬化501上。第二導電連接器503可以是球柵陣列（ball grid array，bga）連接器、焊料球（solder ball）、金屬柱（metal pillar）、受控塌陷晶片連接（controlled collapse chip connection，c4）凸塊、微凸塊（micro bump）、無電鍍鎳浸鈀金（electroless nickel-electroless palladium-immersion gold，ENEPIG）技術形成凸塊或其類似物。第二導電連接器503可以包括諸如焊料、銅、鋁、金、鎳、銀、鈀、錫、其類似物或其組合的導電材料。在一些實施例中，藉由蒸鍍、電鍍、印刷、焊料轉移、球放置或其類似方法以初步形成焊料層來形成第二導電連接器503。一旦在結構上形成了焊料層，就可以進行回焊以將材料成形為所期望的凸塊形狀。在另一些實施例中，第二導電連接器503包括藉由濺鍍（sputtering）、印刷、電鍍、無電鍍覆、化學氣相沉積法或其類似方法形成的金屬柱（諸如銅柱）。金屬柱可以是無焊料的並具有實質上垂直的側壁。在一些實施例中，形成金屬蓋層在金屬柱的頂部。金屬蓋層可以包括鎳、錫、錫-鉛、金、銀、鈀、銦、鎳-鈀-金、鎳-金、其類似物或其組合，且可以藉由鍍覆製程形成。
進一步地，藉由沿著切割道區域（scribe line regions）（未示出）進行切割（cutting）來執行單粒化製程（singulation process），從而得到封裝組件500。分離製程可以包括鋸切（sawing）、切割（dicing）或其類似方法。舉例而言，分離製程能夠包括鋸切封裝組件封裝膠301、互連結構107及封裝組件晶圓105。分離製程由相鄰的封裝組件500中分離出單一（individual）的封裝組件500。
第6圖示出了接合在基板601上的封裝組件500的剖面圖。基板601可以是印刷電路板（printed circuit board，PCB）或其類似物。基板601可以包括一個或多個介電層與諸如導線及通孔的導電部件。在一些實施例中，基板601可以包括導通孔（through-via）、主動裝置、被動裝置及其類似物。基板601可以進一步包括形成在基板601的上表面及∕或下表面的導電墊（conductive pad）。第二導電連接器503可以耦合到位於基板601的頂表面的導電墊。可以回焊第二導電連接器503以將封裝組件基板101接合至基板601。其他諸如金屬對金屬直接接合（metal-to-metal direct bonding）、混合接合（hybrid bonding）或其類似方法的接合方式也可用於將封裝組件500接合至基板601。
第7圖示出了在接合封裝組件500至基板601之後，可以分配封裝底部填充物701至封裝組件500與基板601之間的間隙中。封裝底部填充物701可以減少應力並保護由回焊第二導電連接器503所產生的連接頭。可以由諸如模塑化合物、環氧樹脂或其類似物的底部填充材料形成封裝底部填充物701。可以在附接封裝組件500至基板601之後，藉由毛細管流動製程形成封裝底部填充物701。或者可以在附接封裝組件500至基板601之前，藉由合適的沉積方法形成封裝底部填充物701。可以用液體或半液體的形式施加封裝底部填充物701並隨後固化。
第8圖示出了放置第一熱界面材料801，第一熱界面材料801附接至封裝組件500的頂表面。雖然僅示出了一個第一熱界面材料801，但附接至封裝組件500的第一熱界面材料801可以是一個、兩個或更多個。當放置時，第一熱界面材料801可以是薄膜型（film-type）熱界面材料，在附接到封裝組件500時其可以是預成型（pre-formed）的固體熱界面材料。第一熱界面材料801可以是剛性的（rigid），且可以藉由取放（picking）及放置（placing）來附接。根據另一些實施例，第一熱界面材料801可以是軟膜（soft film），並且可以捲動（rolled）到所欲的位置，然後推向封裝組件500。可以使用任何合適的方法來分配第一熱界面材料801。
第一熱界面材料801可以是相變化材料（phase-change material，PCM），其在低於40 °C的溫度下為固態，溫度諸如室溫（例如，20 °C），且在高於40 °C的溫度下為液態，溫度諸如大約45 °C。第一熱界面材料801可以具有在大約5 W∕mk至大約10 W∕mk之間的導熱率值，導熱率值諸如大約8.5 W∕mk。導熱率值可以部分地與存在於第一熱界面材料801中的導電填料的量有關。在一些實施例中，包括導電填料的第一熱界面材料801的百分比越大，第一熱界面材料801的導熱率值將會越高。第一熱界面材料801可以具有大於30%的伸長率百分比，伸長率百分比諸如大約100%。第一熱界面材料801在室溫下可以具有大約10 MPa或更小的楊氏模數值。楊氏模數值可以部分地有助於降低封裝組件500在角落分層的風險。在一些實施例中，第一熱界面材料801的楊氏模數值越低，封裝組件500在角落分層的風險將越低。第一熱界面材料801可具有大約45 °C至大約60 °C的玻璃轉化溫度（glass-transition temperature，Tg）。第一熱界面材料801可以具有大約40 Ppm∕°C或更大的熱膨脹係數（coefficient of thermal expansion，CTE）。在一些實施例中，可以存在有第一熱界面材料801的最終狀態，其中第一熱界面材料801的最終狀態的楊氏模數、熱膨脹係數及玻璃轉化溫度可以由奈米壓痕測試儀（nanoindentor）檢測，且第一熱界面材料801的最終狀態的導熱率值可以藉由雷射閃光法（laser flash method）檢測。在一特定實施例中，第一熱界面材料801可以是諸如市售的Honeywell PCM、Fujipoly PCM、Laird PCM、其組合等或其類似物的材料。根據另一些實施例，可以由諸如環氧樹脂的聚合物材料形成第一熱界面材料801。
一旦放置，第一熱界面材料801可以與第一積體電路晶粒209的頂表面接觸，並且可以或可以不與第二積體電路晶粒211的頂表面保持距離。第一熱界面材料801可以延伸到封裝組件封裝膠301的頂表面之上並與封裝組件封裝膠301接觸，也可以不延伸到封裝組件封裝膠301的頂表面之上且不與封裝組件封裝膠301接觸。在一些實施例中，第一熱界面材料801覆蓋封裝組件500的頂表面的邊緣部分，其暴露封裝體留下的頂表面的內部部分並形成邊界區域803。邊界區域803在封裝組件500的邊緣處具有與第一熱界面材料801相同的邊界區域高度H1，邊界區域高度H1諸如在大約0.15 mm及大約0.25 mm之間，諸如大約0.20 mm，且邊界區域803由邊界區域結構805勾畫出輪廓，邊界區域結構805的邊界區域結構寬度W1在大約1 mm及大約5 mm之間，諸如大約 3mm。
第9圖示出了分配第二熱界面材料901至封裝組件500的頂表面的內部部分，內部部分中有由第一熱界面材料801形成的邊界區域803。根據一些實施例，第二熱界面材料901是液體熱界面材料且可以由噴嘴（nozzle）分配。當分配時，第二熱界面材料901可以僅覆蓋封裝組件500的頂表面的內部部分的一部分。根據另一些實施例，當分配時，第二熱界面材料901可以覆蓋封裝組件500的頂表面的整個內部部分。當分配時，第二熱界面材料901具有由第二熱界面材料901的最厚區域所標記的峰高（peak height）H2。峰高H2可以等於或大於邊界區域高度H1。
第二熱界面材料901可以具有在大約15 W∕mk及大約90 W∕mk之間的導熱率值，導熱率值諸如大約20 W∕mk。第二熱界面材料901可以具有小於0.1 Pa*s的黏度。可以由諸如鎵合金的液態金屬熱界面材料形成第二熱界面材料901。根據一些實施例，液態金屬熱界面材料可以是61Ga∕25In∕13In1Zn、62.5Ga∕21.5In∕16Sn、68Ga∕20In∕12Sn、75.5Ga∕24.5In、95Ga∕5In、98Ga∕2Ag及100Ga。
第10圖示出了分配黏著劑1001，其分配到基板601的頂表面上。可以分配黏著劑1001為環繞（encircling）封裝組件500的環，或者可以分配黏著劑1001為與環對齊的分離部分（discrete portion）。黏著劑1001的導熱率值可以分別低於第一熱界面材料801及第二熱界面材料901的導熱率。舉例而言，黏著劑1001的導熱率值可以低於大約1 W∕Mk。根據一些實施例，跳過分配黏著劑1001。
第11圖示出了附接製程1100，其中在高溫下利用第一製程板1103及第二製程板1105將散熱器1101壓靠至第一熱界面材料801上，以附接散熱器1101（其也可以是金屬蓋）至第一熱界面材料801及基板601。
根據一些實施例，散熱器1101包括上部分1107及下部分1109。下部分1109由散熱器1101的上部分1107向下延伸以接合黏著劑1001。根據一些實施例，下部分1109可以形成環繞封裝組件500的完整環（full ring）。根據一些實施例，散熱器1101不包括下部分1109。據此，可以跳過分配黏著劑1001的製程。根據一些實施例，藉由鰭片熱界面材料（未示出）附接散熱鰭片（未示出）至散熱器1101。在其他實施例中，沒有附接散熱鰭片。
在一些實施例中，在附接製程1100的期間，散熱器1101可以固定至第一製程板1103，且基板601可以固定至第二製程板1105。第一製程板1103位於第二熱界面材料901之上，使得上部分1107的底表面（在沒有下部分1109的實施例中，為散熱器1101的底面）在峰高H2處與第二熱界面材料901接觸。在附接製程1100的期間，用在大約3 kgf到大約20 kgf之間的力，諸如大約10kgf，以將散熱器1101推靠在黏著劑1001及第一熱界面材料801和第二熱界面材料901上。進一步地，附接製程1100在大約70 °C以及大約120 °C之間的溫度下進行，溫度諸如大約90 °C，並在持續時間為大約20分鐘到大約60分鐘的範圍之間進行，持續時間諸如大約30分鐘。然而，可以使用任何合適的參數。
在附接製程1100的期間，將散熱器1101壓靠至第二熱界面材料901，使得第二熱界面材料901進一步散佈在封裝組件500的內部部分或頂表面上，同時保持位在邊界區域803內。接著附接製程1100之後，上部分1107的底表面（在沒有下部分1109的實施例中，為散熱器1101的底表面）與第一熱界面材料801及第二熱界面材料901兩者是齊平的。進一步地，附接製程使得第二熱界面材料901橫跨封裝組件500的頂表面展開以覆蓋封裝組件500的頂表面的50%或更多。
第12圖示出了固化製程1200，其中固化第一熱界面材料801、第二熱界面材料901及黏著劑1001。固化製程1200可以包括熱固化製程。可以在大約125 °C及大約180 °C之間的範圍內的溫度下執行固化製程1200，溫度諸如大約150 °C。固化製程1200可以在持續時間為大約30分鐘至大約180分鐘的範圍之間執行，持續時間諸如大約105分鐘。在固化製程1200的期間，第一熱界面材料801及第二熱界面材料901都可以以液態存在。進一步地，接著附接製程1100之後，第一界面1201存在於第一熱界面材料801及第二熱界面材料901之間，且液態的第一熱界面材料801可以在固化製程1200的期間在第一界面1201處與液態的第二熱界面材料901混合（intermingle）。
第12圖進一步示出了接著附接製程1100之後，其中散熱器壓靠在第二熱界面材料901上，第二熱界面材料901在邊界區域803內散佈在封裝組件500的頂表面上。根據一些實施例，固化製程1200可以使得第一熱界面材料801內的聚合物交聯，從而產生第一交聯膠體1203。由於在固化製程1200的期間形成的交聯聚合物的存在，第一交聯膠體1203具有比固化前的第一熱界面材料801更高的強度（toughness）。此外，由於第一熱界面材料801的硬化，固化製程1200使得第一熱界面材料801及散熱器1101之間更佳地黏著。進一步地，第一熱界面材料801及第二熱界面材料901在第一界面1201處的混合也可以在固化製程1200的期間發生交聯，從而在第一界面1201處產生第二交聯膠。在使用黏著劑1001的一些實施例中，固化製程1200固體化（solidify）黏著劑1001，使得黏著劑1001及散熱器1101之間更佳地黏著。
接著固化製程1200之後，第二熱界面材料901可以在封裝組件500的頂表面上的中心點處具有大約0.06 mm至大約0.10 mm的固化高度H3，固化高度H3諸如大約0.08mm。第一熱界面材料801及第二熱界面材料901均與散熱器1101及封裝組件500的頂表面接觸，邊界區域高度H1可以大於固化高度H3。然而，可以使用任何合適的的高度。
此外，在一些實施例中，封裝組件500可能在製造過程中變得翹曲，使得封裝組件500的頂表面由封裝組件500的頂表面的周圍向封裝組件500的頂表面的中心朝向散熱器1101向上彎曲成弧形。因此，在一些實施例中，封裝組件500的翹曲可能使得第二熱界面材料901的朝向封裝組件500的頂表面的中心的厚度更薄於第二熱界面材料901的朝向封裝組件500的頂表面的周圍的厚度。進一步地，第二熱界面材料901的朝向封裝組件500的頂表面的中心的厚度（例如，固化高度H3）可以更薄於第一交聯膠體1203在邊緣處的邊界區域高度H1。
第13A至13B圖描繪了接著附接製程1100及固化製程1200之後的半導體裝置封裝體1300的不同剖面圖。根據一些實施例，半導體裝置封裝體1300可以是高效能計算封裝體。第13A圖示出了在完成固化製程1200之後移除第一製程板1103和第二製程板1105。第13A圖額外示出了剖切（section cut）A-A。第13B圖示出了由剖切A-A截取的剖面俯視圖'A-A'，其描繪了由第一交聯膠體1203內的第二熱界面材料901填充的邊界區域803。在第13B圖中，第一熱界面材料801及第二熱界面材料901描繪成半透明以說明第一熱界面材料801及第二熱界面材料901覆蓋在封裝組件500的第一積體電路晶粒209及第二積體電路晶粒211上方。進一步地，第13B圖描繪封裝組件500中可能存在的諸如中介物、積體電路及其類似物的其他潛在裝置（potential devices）。
可以藉由使用如在上述實施例中討論的第一熱界面材料801及第二熱界面材料901以獲得有利功效。使用金屬作為第二熱界面材料901可以看到金屬的高導熱率值的有利功效。進一步地，使用液態金屬作為第二熱界面材料901的有利功效是不需要執行諸如背側金屬化製程（backside metallization process）的預製程。使用相變材料作為第一熱界面材料801可以容納金屬液體，同時看到高伸長率值的有利功效，其有助於在溫度循環測試（temperature cycle test）的期間降低分層及破裂（crack）的風險。固化製程1200藉由形成第一交聯膠體1203來改善第一熱界面材料801的耐久性（durability），且在第一界面1201處的交聯產物使得第一熱界面材料801及第二熱界面材料901之間更佳地過渡（transition）。
第14A至14F圖示出了另一些實施例，其中除了放置第一熱界面材料801在封裝組件500的頂表面的周圍上之外，還額外放置第一熱界面材料801在橫跨內部部分的第一條1401中。其結果是在封裝組件500的頂表面上的邊界區域803內產生至少兩個隔離區域。
第14A圖描繪了由與前述的有關於第1至7圖所討論的相似步驟形成的所得結構，並進一步放置第一熱界面材料801在封裝組件500的頂表面的周圍以及放置第一熱界面材料801的第一條1401在封裝組件500的頂表面的內部。根據一些實施例，可以將在封裝組件500的頂表面的內部中的第一熱界面材料801的第一條1401放置為橫跨封裝組件500的頂表面的中部，或者可以放置為偏離封裝組件500的頂表面的中部。第一條1401具有第一條高度H9，第一條高度H9在大約0.08 mm及大約0.2 mm的範圍之間，第一條高度H9諸如0.15 mm。本實施例中的邊界區域803（如第8圖所描繪）包括諸如第一隔離區域1403及第二隔離區域1405的至少兩個隔離區域。第一隔離區域1403的尺寸可以小於、大於或等於第二隔離區域1405的尺寸，其取決於第一條1401的放置。
第14B圖描繪了俯視圖，其中可以看到被第一條1401隔開的第一隔離區域1403及第二隔離區域1405的區域。第一條1401可以具有在大約1 mm及大約5 mm之間的第二寬度W2，第二寬度W2諸如大約3 mm且可以等於邊界區域結構寬度W1。
第14C圖描繪了分配第二熱界面材料901到第一隔離區域1403及第二隔離區域1405兩者中。分配到第一隔離區域1403及第二隔離區域1405中的第二熱界面材料901的量分別取決於第一隔離區域1403及第二隔離區域1405的尺寸。據此，如果第一隔離區域1403的尺寸大於第二隔離區域1405的尺寸，將分配更多的第二熱界面材料901到第一隔離區域1403中。第一隔離區域峰高H4存在於在第一隔離區域1403中經分配的第二熱界面材料901的最厚的區域處。第一隔離區域峰高H4的範圍在大約0.1 mm至大約0.8 mm，第一隔離區域峰高H4諸如大約0.2 mm。第二隔離區域峰高H5存在於在第二隔離區域1405中經分配的第二熱界面材料901的最厚的區域處。第二隔離區域峰高H5的範圍可以在大約0.1 mm至大約0.8 mm，第二隔離區域峰高H5諸如大約0.2 mm。在一些實施例中，第一隔離區域峰高H4與第二熱界面材料901的化學成分有關。在第二熱界面材料901是液態金屬時，第一隔離區域峰高H4受封裝組件500的頂表面的液態金屬的潤濕性（wettability）影響，液態金屬的潤濕性越佳則第一隔離區域峰高H4越小，部分原因是液態金屬在附接製程1100之前能夠覆蓋更大面積的第一隔離區域1403。第一隔離區域峰高H4可以小於、大於或等於第二隔離區域峰高H5。第一隔離區域峰高H4可以等於或大於邊界區域高度H1。第二隔離區域峰高H5可以等於或大於邊界區域高度H1。
第14D圖描繪了如前述有關於第11圖所討論的附接製程1100。根據具有第一條1401的一些實施例，散熱器1101具有平坦的底表面，且在對應到第一隔離區域峰高H4或第二隔離區域峰高H5中的較大者的點處接觸第二熱界面材料901。接著附接製程1100之後，底表面與第二熱界面材料901及第一熱界面材料801均是齊平的。第14D圖進一步描繪了跳過添加黏著劑1001且散熱器1101不包括下部分1109的實施例。
第14E圖描繪了如前述有關於圖12所討論的固化製程1200。根據具有第一條1401的一些實施例，第一熱界面材料801及第二熱界面材料901之間的第二界面1407存在於第一熱界面材料801的第一條1401與第一隔離區域1403和第二隔離區域1405兩者的第二熱界面材料之間。在固化製程1200的期間，第一熱界面材料801及第二熱界面材料901之間將在第一界面1201和第二界面1407均發生交聯。第二界面1407的存在可以使得第一熱界面材料801及第二熱界面材料901之間更大量地交聯。
第14F圖描繪了具有第一條1401的一些實施例中的半導體裝置封裝體1300的俯視剖面圖，其中第一條1401顯示了由第二熱界面材料901填充的第一隔離區域1403和第二隔離區域1405。將第二熱界面材料901描繪成透明的以顯示諸如第一積體電路晶粒209及第二熱界面材料901下方的第二積體電路晶粒211的裝置的輪廓。
第15A至15F圖示出了一些實施例，其中除了放置第一熱界面材料801在封裝組件500的頂表面的周圍上之外，還額外放置第一熱界面材料801在封裝組件500中的第一積體電路晶粒209的頂表面的周圍上以形成裝置邊界結構1501，其中裝置邊界結構1501具有在裝置邊界結構1501的外側的第三隔離區域1503及在裝置邊界結構1501的內側的第四隔離區域1505。
第15A圖描繪了由與前述有關於第1至7圖所討論的相似步驟形成的所得結構，並且進一步放置第一熱界面材料801在封裝組件500的頂表面的周圍上及沿著封裝組件500的頂表面上的第一積體電路晶粒209的頂表面的周圍放置第一熱界面材料801以形成裝置邊界結構1501。邊界裝置結構具有邊界裝置結構高度H11，邊界裝置結構高度H11的範圍在大約0.08 mm至大約0.2 mm之間，諸如大約0.15 mm。邊界區域803（如第8圖所描繪）被分成第三隔離區域1503及第四隔離區域1505。第三隔離區域1503的尺寸可以小於、大於或等於第四隔離區域1505的尺寸，其取決於沿第一積體電路晶粒209的頂表面的周圍佈置的第一熱界面材料801。
第15B圖描繪了俯視圖，其中可以看到從第四隔離區域1505藉由裝置邊界結構1501所隔開的第三隔離區域1503的區域。在一些實施例中，在裝置邊界結構1501的周圍的外側的第三隔離區域1503包圍第四隔離區域1505。
第15C圖描繪了分配第二熱界面材料901到第三隔離區域1503及第四隔離區域1505兩者中。分配到第三隔離區域1503及第四隔離區域1505中的第二熱界面材料901的量取分別決於第三隔離區域1503及第四隔離區域1505的尺寸。據此，如果第三隔離區域1503的尺寸大於第四隔離區域1505的尺寸，則比第四隔離區域1505分配更多的第二熱界面材料901到第三隔離區域1503中。進一步地，如第15B圖中所描繪，可以分配第二熱界面材料901到第三隔離區域1503或第四隔離區域1505內的多個位置。第三隔離區域中的經分配的第二熱界面材料901的最厚區域1503處存在有分割隔離區域峰高H6。分割隔離區域峰高H6的範圍可以從大約0.08 mm至大約0.15 mm，分割隔離區域峰高H6諸如大約0.09 mm。第四隔離區域1505中的經分配的第二熱界面材料901的最厚區域處存在有第四隔離區域峰高H7。分割隔離區域峰高H6可以小於、大於或等於第四隔離區域峰高H7。分割隔離區域峰高H6可以等於或大於邊界區域高度H1。第四隔離區域峰高H7可以等於或大於邊界區域高度H1。
第15D圖描繪了如前述有關於第11圖所討論的附接製程1100。根據具有裝置邊界結構1501的一些實施例，散熱器1101的上部分1107的底表面是平面且在對應於分割隔離區域峰高H6或第四隔離區域峰高H7中的較大者的點處接觸第二熱界面材料901。接著附接製程1100之後，散熱器1101的上部分1107的底表面與第二熱界面材料901及第一熱界面材料801兩者均是齊平的。
第15E圖描繪了如前述有關於第12圖所討論的固化製程1200。根據具有裝置邊界結構1501的一些實施例，沿著第一積體電路晶粒209的頂表面的周圍的第一熱界面材料801與第三隔離區域1503及第四隔離區域1505兩者的第二熱界面材料901之間存在有第一熱界面材料801及第二熱界面材料901之間的第三界面1507。在固化製程1200期間，第一熱界面材料801及第二熱界面材料901之間將在第一界面1201和第三界面1507兩者處發生交聯。第三界面1507的存在可以使得第一熱界面材料801及第二熱界面材料901之間更大量地交聯。
第15F圖描繪了在具有裝置邊界結構1501的一些實施例中的半導體裝置封裝體1300的俯視剖面圖。第15F圖示出了填充第二熱界面材料901到第三隔離區域1503及第四隔離區域1505兩者中。第二熱界面材料901示為部分透明的以示出諸如第二熱界面材料901下方的第一積體電路晶粒209及第二積體電路211的裝置的輪廓。
如在前述實施例中所討論的，藉由第一條1401或裝置邊界結構1501的形式額外添加的第一熱界面材料801可以獲得有利功效。藉由使用具有高伸長百分比的第一熱界面材料801去結合具有高導熱率值的第二熱界面材料901，解決了封裝組件500在角落處的分層問題及整個半導體裝置封裝體1300的散熱問題。第二熱界面材料901的高導熱率值能夠解決高性能計算封裝體的大約70 W∕cm^2至大約100 W∕cm^2的潛在高功率密度，潛在高功率密度諸如大約85 W∕cm^2。第一熱界面材料801的高伸長百分比能夠解決沿著封裝組件500的角落的分層及翹曲應力。此外，使用在封裝組件500的頂表面的周圍上的第一熱界面材料801及在封裝組件500的頂表面的內部區域的第二熱界面材料901可以看到0.87的歸一化熱阻（normalized thermal resistance），其指的是更佳的散熱並允許更大功率密度的封裝組件。
根據本揭露的一些實施例，一種半導體裝置的製造方法包括黏著第一熱界面材料於第一封裝體的第一部分上，其中第一熱界面材料由相變化材料形成。分配第二熱界面材料於第一封裝體的第二部分上，其中第二熱界面材料由液態金屬形成。附接散熱器至第一熱界面材料上。在一些實施例中，第一熱界面材料覆蓋第一封裝體的外部區域，且第二熱界面材料覆蓋第一封裝體的內部區域。在一些實施例中，更包括第一熱界面材料的第一條，第一條平分第一封裝體，其中第二部分更包括第一隔離區域及第二隔離區域。在一些實施例中，第一熱界面材料覆蓋在第一封裝體中的晶粒的周圍，且第二熱界面材料覆蓋在第一熱界面材料的外側的第一隔離區域及在第一熱界面材料的內側的第二隔離區域。在一些實施例中，附接散熱器至第一熱界面材料的步驟使液態金屬散佈在第一封裝體的第二部分上。在一些實施例中，更包括交聯第一熱界面材料以形成交聯膠體。在一些實施例中，更包括交聯第一熱界面材料與第二熱界面材料以在第一熱界面材料與第二熱界面材料之間的界面處形成交聯產物。
根據本揭露的一些實施例，一種半導體裝置包括位於第一半導體封裝體的第一頂表面上的邊界結構，其中邊界結構由相變化材料形成；被邊界結構環繞的金屬熱界面材料層；以及與邊界結構及金屬熱界面材料層實體接觸的蓋體。在一些實施例中，更包括位於邊界結構以及金屬熱界面材料層之間的界面處的交聯膠體。在一些實施例中，金屬熱界面材料層包括鎵合金。在一些實施例中，相變化材料具有大約5 W∕mk或更大的導熱率值及大約10 MPa或更小的楊氏模數值。在一些實施例中，金屬熱界面材料層被劃分為兩個或更多個的隔離區域。在一些實施例中，邊界結構具有第一高度，金屬熱界面材料層具有第二高度，且第一高度大於第二高度。在一些實施例中，邊界結構具有第二頂表面，金屬熱界面材料層具有第三頂表面，且第二頂表面與第三頂表面齊平。
根據本揭露的一些實施例，一種製造半導體裝置的方法包括接合封裝組件到封裝基板上。形成邊界層於封裝組件的第一頂表面的周圍上，其中邊界層包括相變化材料。分配液態金屬至周圍內的封裝組件上。放置與液態金屬接觸的散熱器。進行夾持製程，夾持製程包括將散熱器壓向封裝基板。固化邊界層，其中邊界層在固化步驟後固體化。在一些實施例中，邊界層具有在大約45 °C及大約60 °C之間的玻璃轉化溫度。在一些實施例中，執行夾持製程的步驟使液態金屬散佈，邊界層將液態金屬保持在周圍內。在一些實施例中，在夾持製程之後，液態金屬具有與散熱器的底表面齊平的第二頂表面。在一些實施例中，相變化材料具有高於40 °C的熔點。在一些實施例中，將散熱器壓向封裝基板的步驟使用大約3 kgf及大約20 kgf之間的第一力，且夾持製程運作於大約70 °C及大約120 °C之間的溫度範圍內以及大約20 分鐘至大約120 分鐘之間的一段時間範圍內。
以上概述數個實施例之部件，以便在本發明所屬技術領域中具有通常知識者可更易理解本發明實施例的觀點。在本發明所屬技術領域中具有通常知識者應理解，他們能以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及∕或優勢。在本發明所屬技術領域中具有通常知識者也應理解到，此類等效的製程和結構並無悖離本發明的精神與範圍，且他們能在不違背本發明之精神和範圍之下，做各式各樣的改變、取代和替換。
101:封裝組件基板 105:封裝組件晶圓 107:互連結構 109:導電通孔 111:第一晶粒連接器 113:第一介電層 200:積體電路晶粒 201:第一導電連接器 203:第二晶粒連接器 205:封裝組件底部填充物 207:第二介電層 209:第一積體電路晶粒 211:第二積體電路晶粒 301:封裝組件封裝膠 500:封裝組件 501:封裝組件凸塊下金屬化 503:第二導電連接器 601:基板 701:封裝底部填充物 801:第一熱界面材料 803:邊界區域 805:邊界區域結構 901:第二熱界面材料 1001:黏著劑 1100:附接製程 1101:散熱器 1103:第一製程板 1105:第二製程板 1107:上部分 1109:下部分 1200:固化製程 1201:第一界面 1203:第一交聯膠體 1300:半導體裝置封裝體 1401:第一條 1403:第一隔離區域 1405:第二隔離區域 1407:第二界面 1501:裝置邊界結構 1503:第三隔離區域 1503:最厚區域 1505:第四隔離區域 1507:第三界面 A-A:剖切 A-A':剖面俯視圖 H1:邊界區域高度 H2:峰高 H3:固化高度 H4:第一隔離區域峰高 H5:第二隔離區域峰高 H6:分割隔離區域峰高 H7:第四隔離區域峰高 H9:第一條高度 H11:邊界裝置結構高度 W1:邊界區域結構寬度 W2:第二寬度
以下將配合所附圖式詳述本發明實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可任意地放大或縮小元件的尺寸，以清楚地表現出本發明實施例的特徵。 第1至5圖是根據一些實施例，示出形成高性能計算封裝組件的中間階段的剖面圖。 第6至12圖、第13A及13B圖是根據一些實施例，示出形成包括形成混合熱界面材料層的高性能計算封裝體的中間階段的剖面圖。 第14A至14F圖是根據一些實施例，示出具有形成多個容納區域的固體熱界面材料的高性能計算封裝體的剖面圖。 第15A至15F圖是根據一些實施例，示出高性能計算封裝體的剖面圖，其描繪出由固體熱界面材料定義的容納區域的替代圖案。
500:封裝組件 601:基板 701:封裝底部填充物 801:第一熱界面材料 901:第二熱界面材料 1001:黏著劑 1100:附接製程 1101:散熱器 1103:第一製程板 1105:第二製程板 1107:上部分 1109:下部分

Claims (9)

  1. 一種半導體裝置的製造方法，包括：黏著一第一熱界面材料於一第一封裝體的一第一部份上，其中該第一熱界面材料由一相變化材料形成；分配一第二熱界面材料於該第一封裝體的一第二部份上，其中該第二熱界面材料由一液態金屬形成；以及附接一散熱器至該第一熱界面材料上。
  2. 如請求項1所述之半導體裝置的製造方法，其中該第一熱界面材料覆蓋該第一封裝體的一外部區域，該第二熱界面材料覆蓋該第一封裝體的一內部區域。
  3. 如請求項2所述之半導體裝置的製造方法，更包括該第一熱界面材料的一第一條，該第一條平分該第一封裝體，其中該第二部分更包括一第一隔離區域以及一第二隔離區域。
  4. 如請求項1所述之半導體裝置的製造方法，其中該第一熱界面材料覆蓋在該第一封裝體中的一晶粒的一周圍，該第二熱界面材料覆蓋在該第一熱界面材料外側的一第一隔離區域以及在該第一熱界面材料內側的一第二隔離區域。
  5. 一種半導體裝置，包括：一邊界結構，位於一第一半導體封裝體的一第一頂表面上，其中該邊界結構由一相變化材料形成；一金屬熱界面材料層，被該邊界結構環繞；以及一蓋體，與該邊界結構以及該金屬熱界面材料層實體接觸， 其中，該邊界結構具有一第一高度，該金屬熱界面材料層具有一第二高度，且該第一高度大於該第二高度。
  6. 如請求項5所述之半導體裝置，更包括一交聯膠體，該交聯膠體位於該邊界結構以及該金屬熱界面材料層之間的一界面處。
  7. 如請求項5所述之半導體裝置，其中該相變化材料具有大約5W/mk或更大的導熱率值以及大約10Mpa或更小的楊氏模數值。
  8. 如請求項5所述之半導體裝置，其中該邊界結構具有一第二頂表面，該金屬熱界面材料層具有一第三頂表面，該第二頂表面與該第三頂表面齊平。
  9. 一種半導體裝置的製造方法，包括：接合一封裝組件至一封裝基板上；形成一邊界層於該封裝組件的一第一頂表面的一周圍上，其中該邊界層包括一相變化材料；分配一液態金屬至該周圍內的該封裝組件上；放置一散熱器，該散熱器接觸該液態金屬；執行一夾持製程，該夾持製程包括將該散熱器壓向該封裝基板；固化該邊界層，其中該邊界層在該固化步驟後固體化。
TW112100788A 2022-06-06 2023-01-09 半導體裝置及其製造方法 TWI841182B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/833,208 US20230395461A1 (en) 2022-06-06 2022-06-06 Semiconductor Device and Method Forming Same
US17/833,208 2022-06-06

Publications (2)

Publication Number Publication Date
TW202349469A TW202349469A (zh) 2023-12-16
TWI841182B true TWI841182B (zh) 2024-05-01

Family

ID=88977099

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112100788A TWI841182B (zh) 2022-06-06 2023-01-09 半導體裝置及其製造方法

Country Status (3)

Country Link
US (1) US20230395461A1 (zh)
CN (1) CN220510018U (zh)
TW (1) TWI841182B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070013054A1 (en) * 2005-07-12 2007-01-18 Ruchert Brian D Thermally conductive materials, solder preform constructions, assemblies and semiconductor packages
TW202029426A (zh) * 2019-01-30 2020-08-01 聯發科技股份有限公司 半導體封裝和印刷電路板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070013054A1 (en) * 2005-07-12 2007-01-18 Ruchert Brian D Thermally conductive materials, solder preform constructions, assemblies and semiconductor packages
TW202029426A (zh) * 2019-01-30 2020-08-01 聯發科技股份有限公司 半導體封裝和印刷電路板

Also Published As

Publication number Publication date
TW202349469A (zh) 2023-12-16
US20230395461A1 (en) 2023-12-07
CN220510018U (zh) 2024-02-20

Similar Documents

Publication Publication Date Title
KR102306510B1 (ko) 집적 회로 패키지 및 방법
CN109427702B (zh) 散热器件和方法
CN109309074B (zh) 半导体封装件及其形成方法
US20200266076A1 (en) 3D Packages and Methods for Forming the Same
TWI717561B (zh) 封裝結構及其形成方法
TWI669785B (zh) 半導體封裝體及其形成方法
US20200126938A1 (en) 3D Packages and Methods for Forming the Same
US9711474B2 (en) Semiconductor package structure with polymeric layer and manufacturing method thereof
US8519537B2 (en) 3D semiconductor package interposer with die cavity
US9263412B2 (en) Packaging methods and packaged semiconductor devices
TW201814850A (zh) 封裝結構及其形成方法
TW202209509A (zh) 積體電路封裝及其形成方法
TWI803310B (zh) 積體電路元件和其形成方法
KR20220133068A (ko) 집적 회로 패키지 및 방법
US20220336321A1 (en) Manufacturing method of semiconductor package
KR102573008B1 (ko) 반도체 디바이스 및 제조 방법
TWI841182B (zh) 半導體裝置及其製造方法
CN220934063U (zh) 集成电路封装
TWI856479B (zh) 積體電路封裝體及其形成方法
TWI852381B (zh) 使用積體電路封裝的裝置及其形成方法
US20230378017A1 (en) Integrated circuit packages and methods of forming the same
US20240105530A1 (en) Integrated Circuit Packages, Devices Using the Same, and Methods of Forming the Same