JP4346264B2 - インタフェース構造体及びその製造方法 - Google Patents

インタフェース構造体及びその製造方法 Download PDF

Info

Publication number
JP4346264B2
JP4346264B2 JP2001232252A JP2001232252A JP4346264B2 JP 4346264 B2 JP4346264 B2 JP 4346264B2 JP 2001232252 A JP2001232252 A JP 2001232252A JP 2001232252 A JP2001232252 A JP 2001232252A JP 4346264 B2 JP4346264 B2 JP 4346264B2
Authority
JP
Japan
Prior art keywords
polymer layer
thermal stress
pad
interface structure
stress absorbing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001232252A
Other languages
English (en)
Other versions
JP2002217227A (ja
Inventor
玖星 金
東鉉 張
敏榮 孫
思尹 姜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2002217227A publication Critical patent/JP2002217227A/ja
Application granted granted Critical
Publication of JP4346264B2 publication Critical patent/JP4346264B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、一般に、半導体製造技術分野に関し、より具体的には、接続信頼性が改善されたウェーハレベルパッケージ及びその製造方法に関する。
【０００２】
【従来の技術】
新たな世代の電子製品に適するパッケージに対する耐えざる要求に応ずるため、最も信頼性に優れ、且つ低コストで、小型の高性能パッケージを製造しようとする努力が継続されている。このような要求は、例えば、多数の入出力（Ｉ／Ｏ）だけでなく、全体部品が占める面積及び伝達遅延を低減することである。
【０００３】
最近、このような要求を満足するため、ウェーハレベルパッケージが開発された。ウェーハレベルパッケージは、リードが周辺に配置されたパッケージとは異なり、外部リードの代わりに半導体チップの面に外部端子がアレー形態で配置される。これにより、半導体チップからパッケージＩ／Ｏまでの信号経路が短くなり、素子の電気的性能が向上する。また、素子が印刷回路基板や他の基板に装着された時に占める面積がチップのサイズと同一であるため、ウェーハレベルパッケージのサイズは非常に小さくなる。
【０００４】
このため、ほぼ大部分のウェーハレベルパッケージは、パッケージを印刷回路基板に連結するための金属半田ボールを面配列方式で配置して使用している。
しかしながら、印刷回路基板と半導体チップの熱膨張係数が大きく異なるため、もし弾性がほとんどない金属半田ボールだけを使用して半導体チップを基板と接続すると、ストレイン(strain)が半田ボールに吸収されて、印刷回路基板に対するチップの熱膨張係数の差異による機械的ストレスが半田ボールのクラックや不良を引き起こすおそれがあり、半田接続部の信頼性が低下する。
【０００５】
すなわち、使用時にチップが加熱されると、チップおよび基板は膨張し、熱が除去されると、チップおよび基板は収縮する。これは、チップおよび基板が相異する速度と時間で膨張・収縮するという点から、チップと基板との間の接続部、すなわち半田ボールにストレスを与える。
【０００６】
これらの不具合を避けるためにいろいろの試みがなされたが、成功しなかった。また、チップのサイズが大きくなると、チップ周辺部の残留応力又は変位がチップ中央部に比べて非常に増加する。
その結果、従来の構造では、半田ボールパッドの側部、特にチップの縁部において金属接続部の断線や半田クラックを防止することが足りないことを経験的に知ることになった。
【０００７】
【発明が解決しようとする課題】
従って、本発明では、接続信頼性、特にチップと基板との間の接続信頼性が改善された新たなタイプのウェーハレベルパッケージ及びその製造方法を提供する。
【０００８】
【課題を解決するための手段】
本発明によると、ウェーハレベルパッケージの接続信頼性（例えば、半田接合部の信頼性）を改善するためのウェーハレベルパッケージ用熱応力吸収インタフェース構造体及びその製造方法が提供される。
本発明の一様態によると、半導体集積回路チップと表面実装型構造体との間の熱応力吸収インタフェース構造体は、第１長手型端部、第２長手型端部及び側部を有する伸長形状の導電性バンプパッドを備えている。前記熱応力吸収インタフェース構造体は、熱サイクリングの際、前記第２長手型端部が下降運動をする時、前記第１長手型端部が上昇運動をするようにし、前記第２長手型端部が上昇運動をする時、前記第１長手側端部が下降運動をするようにする移動手段を含む。前記移動手段は中心軸を有し、上下の運動は中心軸を中心に対称である。前記熱応力吸収インタフェース構造体は、パッド上に形成された導電性バンプパッドを含んでいる。
【０００９】
本発明の他の態様によると、ウェーハレベルパッケージを製造する方法が提供される。本発明による方法は、複数の半導体チップと、複数の切断線とを含む半導体ウェーハを提供する段階を含む。各々の半導体チップは、複数のチップパッドにパッシベーション層を含む。次いで、多層構造の熱応力吸収支持構造体を形成し、その上に第１導電性パターン層を形成する。第１導電性パターン層上に第１絶縁パターン層を形成する。ここで、第１絶縁パターン層は、開放部を含む。開放部は、第１導電性パターン層の一部を露出させる。次いで、第１導電性パターン層の露出された部分の上に導電性バンプを配置する。終わりに、半導体ウェーハを半導体チップに分離して、ウェーハレベルパッケージを完成する。
【００１０】
前記多層構造体は、第１ポリマー層とこの第１ポリマー層を覆う第２ポリマー層とを含むことが好ましい。第１長手型端部と第２長手型端部間の側部から延設される接続線を含むパッド及び第１ポリマー層と第２ポリマー層は、互いに協同して、熱サイクリングの際、導電性パッドが前記中心軸を中心に上下運動をするようにすると共に、中心軸に対して対称なパッドの上下運動に対応して、前記第１ポリマー層と第２ポリマー層とが弾性変形するようにする。これにより、熱サイクリング時に発生する熱応力を吸収または除去することができる。
【００１１】
上述した本発明の特徴により、ウェーハレベルパッケージの信頼性が大きく向上する。例えば、熱サイクリングの際に生ずる熱応力は、導電性バンプとその下部の構造体間の接合部（物理的な接続部）を破損することなく、効果的に吸収または除去することができる。
【００１２】
【発明の実施の形態】
本発明の好ましい実施例によると、半導体チップと支持構造体の間に新規の熱応力吸収インタフェース構造体を有し、接続部の信頼性が改善されたウェーハレベルパッケージを製造することが可能である。
以下、本発明を完全に理解することができるように、いろいろの具体例により説明する。しかしながら、本発明が属する技術分野において通常の知識を有する者なら、具体例によらずに本発明を実施することができる。下記の例で、既に知られた工程段階と、素子の構造及び技術については詳細な説明をしない。同一の図面符号は、図面の同一又は対応要素を示す。
【００１３】
本発明による熱応力吸収インタフェース構造体２０の好ましい実施例は、図１から図３を参照することにより、最もよく理解することができる。説明を簡略化するため、図１から図３に示した各々の要素をその位置関係で説明する。しかしながら、本発明が属する技術分野において通常の知識を有する者なら、本発明がこの位置関係に限定されない事実と、この位置関係は反対に（例えば、上下逆転）することができる事実を理解することができ、これは、本発明の思想と範囲を逸脱しない。
【００１４】
図１から図３を参照すると、本発明の実施例で、熱応力吸収インタフェース構造体２０は、半導体集積回路チップ２２と表面実装型構造体２４との間に配置される。表面実装型構造体２４は、一般的な印刷回路基板や半導体集積回路チップ２２が実装されることができる基板型製品である。
【００１５】
熱応力吸収インタフェース構造体２０は、図１に示すように、略プレーナ状多層構造体を有することが好ましい。より具体的に説明すると、多層構造体２０は、露出面を有する第１ポリマー層２６と、露出された第１ポリマー層２６を覆う第２ポリマー層２８とを含む。第１ポリマー層２６は、伸長形状、好ましくは、図２の点線３１で示すように楕円形状である。
【００１６】
本発明の他の様態によると、第２ポリマー層２８は、第１ポリマー層２６の露出面のほぼ全面上に形成されているので、熱サイクリングの際、熱応力を効果的に吸収することができる。
多層構造体２０の少なくとも２つの層は、互いに異なる弾性係数を有することが好ましい。例えば、第１ポリマー層２６は、弾性係数が約５〜２００ＭＰａの材料より構成され、第２ポリマー層２８は、弾性係数が約１〜２０ＧＰａの材料より構成される。第１ポリマー層は、弾性体又は低弾性係数ポリマーであり、この弾性体は、ポリシロキサン又はその等価物である。
【００１７】
第１ポリマー層は、厚さが約５〜３５μｍである。また、本発明の一実施例によると、第２ポリマー層は、ポリイミドを含み、厚さが約２〜５０μｍである。図２を参照すると、熱応力吸収インタフェース構造体２０は、伸長形状の導電性バンプパッド３０と側部３６とを含み、バンプパッド３０は第１長手型端部３２（以下、第１端部）と、第２長手型端部３４（以下、第２端部）を有する。導電性バンプ２１は、楕円型又はこれと類似な形態の伸長形状のバンプパッド３０上に形成される。伸長形状のバンプパッド３０は、側部３６から延設する接続線３８をさらに含む。接続線３８は、第１端部３２と第２端部３４の中間に中心軸２５に沿って配置される。ここで、第１ポリマー層とパッドの面積比は、約１.１：１.０である。この比を１：１にすると、製造工程を簡単にすることができるので、好ましい。
【００１８】
本発明の概念を図３に示す。上述した形状を有する熱応力吸収インタフェース構造体２０は、熱サイクリング（チップの動作中又は信頼性検査の途中にチップを加熱し冷却させるサイクリング）により前記伸長形状のバンプパッド３０の第２端部３４が下方に移動する時は、伸長形状のバンプパッド３０の第１端部３２が上方に移動し、第２端部３４が上方に移動する時は、第１端部３２が下方に移動するようにする。熱応力吸収構造体２０は、中心軸２５を有し、この軸を中心に上下運動ができる。本発明では、伸長形状のパッド３０の上下運動は、中心軸２５を基準に対称をなすので、熱応力を効果的に吸収し除去することができ、物理的接続部（半田−基板接合部又は半田−パッド接合部を含む）に沿ってすべりが生じ、熱サイクリングの際、接合部が破壊されることを防止する。
【００１９】
図３において、中心軸２５を特定地点として表示したが、これに限定されるものではない。他の地点を中心軸にしても、本発明が目的とする伸長形状のバンプ３０の上下運動が可能である。
本発明の好ましい実施例によると、上述した第１端部３２と第２端部３４の間に配置される接続線３８を含むインタフェース構造体２０（以下、多層構造体）と、第１ポリマー層２６及び第２ポリマー層２８は、接続線が延設する前記中心軸２５を中心に前記伸長形状のバンプパッド３０が上下運動をするようにする。また、このようなインタフェース構造体により、第１ポリマー２６、第２ポリマー２８は、熱サイクリング際に、前記伸長形状のバンプパッド３０の中心軸２５に対する上下運動に対応してこれを収容するように弾性変形する。
【００２０】
その結果、熱サイクリング時に発生した熱応力は、図３に示すように、相当分吸収されるか除去される。多層構造体２０の代わりに、単層構造体を使用すると、多層構造体２０である時に生ずる中心軸２５に対する上下運動が十分に発生しなく、従って半田接合部の不良が生ずる。本発明の好ましい実施例による多層構造体２０は、このような上下運動が生ずることを可能にし、接合部に加えられる熱機械応力を低減させる。特に、第１ポリマー層材料の弾性係数が第２ポリマー層材料の弾性係数より２０倍小さい場合、多層構造体２０は、他の場合に比べて一層優れた応力吸収特性を示す。
【００２１】
これに加えて、本願発明の効果及び利点を説明する。半田接合部が不良前に経験するせん断応力−ストレインサイクルの数は、半田−基板接合部に対する損傷と関係があることは既に知られた事実である("Energy-Based Methodology for the Fatigue Life Prediction of Solder Materials，" IEEE Transactions On Components， Hybrids， and Manufacturing Technology， Vol. １６， No. ３， pp.３１７， １９９３参照)。損傷関数は、せん断応力とせん断ストレインの積、すなわち可塑性変形サイクルで半田に加えられたワークと定義される。サイクリングが繰り返されると、損傷が累積され接合部に不良が生ずる。せん断ストレインを低減すると、半田損傷が減少し、半田接合部の寿命が延長する。せん断応力を低減すると、せん断ストレインが減少する。
【００２２】
このような点に基づいて、伸長形状のバンプパッド３０の上下運動と、このパッドの上下運動を収容する第１ポリマー層２６及び第２ポリマー層２８の熱サイクリングに対する弾性変形は、中心軸２５を基準に対称であり、導電性バンプ２１は、表面実装型構造体２４の面に対してほぼ垂直関係を維持すると同時に、半田と基板間の接合部又は半田とパッド間の接合部のようないろいろの接合部に沿ってすべりや破断が生じない。
【００２３】
従って、本発明の実施例によると、前記いろいろな接合部に加えられるストレスは、非常に低減するか解消される。これにより、本発明によると、接続信頼性が大きく改善する。
これにより、本発明が属する技術分野において通常の知識を有する者は、中心軸を軸にしてバンプパッド３０を上下運動させ、且つ導電性バンプ２１を表面実装型構造体２４に対して、接合部を破壊することなく、ほぼ垂直関係を維持するため、略プレーナ状多層構造体２０の代わりに他の手段を本発明に適用することができることがわかるだろう。
【００２４】
また、本実施例において、パッド３０の上下運動により生ずるパッド３０上の波形運動は、ねじれだけを発生させる。すなわち、中心軸２５に対する接続線３８の方向や位置のため、接続線３８に圧力や引長力がほとんど生じない。言い換えれば、伸長形状のバンプパッド３０の上下運動は、接続線３８の方向に沿って軸運動する中心軸２５に基づくので、接続線３８の破損を一層低減することができる。接続線３８は、伸長形状のパッド３０の中心から出発するので、伸長形状のパッド３０の中間部分や中央部分は、熱サイクリングによる伸長形状のバンプパッド３０の波形運動の際にほとんど変位が生じない。
【００２５】
本実施例による半導体インタフェース構造体は、長軸３３と短軸３５を有する伸長形状の導電性バンプパッド３０と、支持構造体２６とを有する。支持構造体２６は、断面がドーム形状のものであるか、又は上面が平坦で且つドーム形状の端部を有するものである。図２及び図８を参照すると、パッド３０とその下部の支持構造体２６は、熱サイクリングの際、短軸３５を中心に揺動する構造よりなっているので、熱膨張係数の不一致によるストレスを緩和することができる。
【００２６】
ドーム形状の支持構造体２６上にポリマー層２８を覆うように支持構造体を実現することもできる。支持構造体２６が弾性体を含み、ポリマー層２８がポリイミドを含むことが好ましい。図８を参照すると、上述した実施例と同様に、パッド３０は、上面から見て楕円型であり、パッド３０は、その中央から短軸３５に沿って延設する接続線３８を有する。
【００２７】
図４から図１４は、本発明の好ましい実施例により熱応力吸収構造体を含むウェーハレベルパッケージを製造する方法を説明するための図である。工程段階のうち、通常的な段階であるか、既に知られた段階である場合は、説明を簡単にするため、その詳細を省略する。
【００２８】
図４に示すように、ウェーハレベルパッケージを製造するため、複数の半導体集積回路チップ２２と、このチップ２２間に切断線４４とを有する半導体ウェーハ４０を用意する。
図５に示すように、半導体ウェーハ４０上に、従来の技術を利用して複数の半導体チップパッド５４を露出させるパッシベーション層パターン５２を形成する。パッシベーション層パターンは、窒化シリコンのような通常の材料より形成することができる。
【００２９】
その後、図６に示すように、本発明の一実施例により前記パッシベーション層５２上にソフト硬化、露光、現像及びハード硬化のような従来の技術を用いて第２絶縁パターン層６２を形成する。このような第２絶縁パターン層６２は、ポリイミドのようなポリマーより形成される。第２絶縁層６２の厚さは、約２〜５０μｍであることが好ましい。
【００３０】
図７を参照すると、第２絶縁パターン層６２上に第２導電性パターン層７２を再配線金属化（rerouting metallization）で形成する。再配線金属化は、通常銅やアルミニウムを含み、チップパッド５４を面配列構造体で再配置するため形成される。第２導電性パターン層７２の厚さは、約１〜２０μｍであることが好ましい。第２導電性パターン層７２は、図９に示すように、メッシュパターン金属層７１を含み、第２導電性パターン層７２と第２ポリマー層２８（前記第２導電性パターン層上に形成されるべき層）間の接着力と、インタフェース及びキャパシタンスを改善することが好ましい。第２導電性パターン層７２は、Ｃｒ、Ｔｉ、ＴｉＮ、ＴａＮ又はＷＮのような材料で覆われた銅よりなるコア層により形成することが好ましい。これと異なり、第２導電性パターン層は、アルミニウム、ニッケル、銀、銅、銅合金、アルミニウム合金やニッケル合金のような材料で形成することもできる。
【００３１】
次に、図８から図１０を参照すると、多層構造体２７は、図１に示した熱応力吸収インタフェース構造体２０を製造するため、第１ポリマー層２６及び第２ポリマー層２８を含む。多層構造体２７は、本発明の好ましい実施例による最終構造上に形成される。多層構造体２７は、信頼性検査や実際検査の際、ウェーハレベルパッケージの接合部又は接続線に加えられる熱機械的損傷と外部衝撃から半導体チップ２２を保護する。第２導電性パターン層７２上に第１ポリマー層２６を形成し、第１ポリマー層２６を第２ポリマー層２８で覆うことにより、前記多層構造体２７を形成することが好ましい。第１ポリマー層２６は、従来の技術、例えば、スピンコート後エッチング技術を利用するか、スクリン印刷技術を利用して製造することができる。
【００３２】
このよう段階を進行した後、図９に示すように、上面から見てほぼ楕円形状で、断面形状がドーム形状又はこれと類似する形状を有する第１ポリマー層２６を形成することができる。
次いで、図１１及び図１２に示すように、第１ポリマー層２６と第２ポリマー層２８とよりなる多層構造体２７上に、第１導電性パターン層１０２を形成して、信号線２９と導電性バンプバッド３０を形成する。
【００３３】
本発明の他の様態によると、この段階で、第１端部３２と第２端部３４を有する伸長形状の導電性バンプパッド３０を形成することができる。ここで、前記パッド３０は、図２に示すように、第１端部３２と第２端部３４の中間に位置する側部３６から延設する接続部３８を含む。
【００３４】
第１導電性パターン層１０２は、Ｃｒ/Ｃｕ/Ｃｕ/Ｎｉを含むことが好ましい。これと異なり、第１導電性パターン層をアルミニウム、ニッケル、銅、銀、銅合金、アルミニウム合金やニッケル合金より形成することができる。また、第１導電性パターン層は、厚さが１〜２０μmであることが好ましい。第１導電性パターン層１０２は、エッチングと、スパッタ、蒸着又は無電解メッキ中の１つとを組み合わせて形成される。
【００３５】
また、図１２に示すように、熱膨張係数の不一致による屈曲をより良好に収容するように、複数の導電性バンプ３０をほぼ放射状に配置する。ここで、バンプ下部の金属（図示せず）は、各々伸長形状の金属パッド３０上に形成することができる。
【００３６】
さらに図１３に戻り、第１絶縁パターン層１１２は、第１導電性パターン層１０２上に形成され、第１絶縁パターン層１１２は、開口部１１４を有する。この開口部１１４は、第１導電性パターン層１０２の導電性バンプ２１が実装されるべき部分を露出させる。
【００３７】
次いで、図１４に示すように、第１導電性パターン層１０２の露出された部分に導電性バンプ２１を形成する。導電性バンプ２１は、従来の半田ボールであってもよい。または、金線スタドバンプ（gold wire stud bump）、無電解ニッケル／金メッキバンプのような金属バンプや導電性ポリマーバンプを使用することができる。
【００３８】
最終的に、ウェーハを図４に示す切断線４４に沿って各々の半導体チッブに分離して、ウェーハレベルパッケージを完成する。
本実施例において、多層構造体２７の第１ポリマー層２６は、図９に示すように、物理的に互いに分離されていて、各々の多層構造体２７が個別的に変形されて該当パッドの運動を収容しながらも、互いに干渉しない。
図４から図１４では、再配線金属化のため、第２導電性パターン層７２を形成することについて説明したが、必要な場合、このような第２導電性パターン層７２を形成しなくても実現することができる。
【００３９】
【発明の効果】
本発明により製造された熱応力吸収インタフェース構造体を有するウェーハレベルパッケージは、上述したように、接続部の信頼性が非常に改善される。また、本発明によるインタフェース構造体は、ウェーハレベルパッケージを回路基板に実装する時や長期間使用時に、いろいろの接合部に加えられる熱応力のような各種ストレスを吸収するか放出する。従って、ウェーハレベルパッケージの寿命が増え、このようなウェーハレベルパッケージを使用する電子製品、例えば携帯電話の寿命も延長する。
【００４０】
本発明は、本発明の技術的思想から逸脱することなく、他の種々の形態で実施することができる。前述の実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例のみに限定して狭義に解釈されるべきものではなく、本発明の精神と特許請求の範囲内で、いろいろと変更して実施することができるものである。
【図面の簡単な説明】
【図１】本発明の一実施例による熱応力吸収インタフェース構造体を示す断面図である。
【図２】本発明の一実施例による熱応力吸収インタフェースのバンプパッドおよび延設される接続線を示す平面図である。
【図３】本発明の一実施例による熱応力吸収インタフェース構造体の断面図であって、いろいろの熱サイクリングの段階、すなわち加熱段階と冷却段階とで熱応力を吸収するためのパッドの上下運動を示す図である。
【図４】本発明の一実施例による熱応力吸収インタフェース構造体を有し半導体集積回路チップおよび切断線が含まれる半導体ウェーハを示す平面図である。
【図５】本発明の一実施例による熱応力吸収インタフェース構造体において、チップパッドを露出させるパッシベーション層を形成した半導体基板を示す部分断面図である。
【図６】図５に示したパッシベーション層上に第１ポリマーパターン層が形成された状態を示す断面図である。
【図７】本発明の一実施例による熱応力吸収インタフェース構造体において、チップパッドと導電性バンプパッドとを電気的に連結する接地金属層を含む金属パターン層を示す断面図である。
【図８】本発明の一実施例による熱応力吸収インタフェース構造体を示す図であって、第１ポリマー層を示す断面図である。
【図９】図８に示す熱応力インタフェース構造体の平面図である。
【図１０】図８に示した第１ポリマー層上に形成される第２ポリマー層を示す断面図である。
【図１１】本発明の一実施例による熱応力インタフェース構造体を示す図であって、接続線および導電性バンプを形成するための他の金属パターン層を示す断面図である。
【図１２】図１１の平面図である。
【図１３】図１１および図１２の誘電体パターン層を示す断面図である。
【図１４】本発明の一実施例による熱応力インタフェース構造体において、導電性バンプパッド上に形成される導電性バンプを示す断面図である。
【符号の説明】
２０ 熱応力吸収インタフェース構造体
２１ 導電性バンプ
２２ 半導体集積回路チップ
２４ 表面実装型構造体
２５ 中心軸
２６ 第１ポリマー層
２８ 第２ポリマー層
３０ 導電性バンプパッド
３２ 第１端部
３３ 長軸
３４ 第２端部
３５ 短軸
３６ 側部
３８ 接続線
４０ 半導体ウェーハ
４４ 切断線
５２ パッシベーション層
５４ 半導体チップパッド
６２ 第２絶縁パターン層
７１ メッシュパターン金属層
７２ 第２導電性パターン層
１０２ 第１導電性パターン層
１１２ 第１絶縁パターン層

Claims (20)

  1. 半導体集積回路チップと表面実装型構造体との間の熱応力吸収インタフェース構造体において、
    第１長手型端部、第２長手型端部及び側部を有する伸長形状の導電性バンプパッドと、
    弾性係数が互いに異なり、前記パッドの下部に配置される伸長形状の第１ポリマー層及び第２ポリマー層とを備え、
    前記パッドは、前記第１長手型端部と前記第２長手型端部との間で前記側部から延設され前記半導体チップに電気的に連結されている接続線を有し、
    前記第１ポリマー層及び前記第２ポリマー層は、熱サイクリングの際、所定の中心軸を中心に対称に上下運動することにより、前記パッドの前記第２長手型端部が下降運動をする時、前記第１長手型端部が上昇運動をするようにし、前記第２長手型端部が上昇運動をする時、前記第１長手型端部が下降運動をするようにして、熱サイクリング時の熱応力を吸収し、
    前記第２ポリマー層は、前記第１ポリマー層の露出面の全体を被覆して配置され、熱サイクリング時の熱応力を吸収することを特徴とする熱応力吸収インタフェース構造体。
  2. 前記パッドは、前記第１長手型端部と前記第２長手型端部との間で前記中心軸に沿って延設され、前記半導体チップに電気的に連結されている接続線を有することを特徴とする請求項１に記載の熱応力吸収インタフェース構造体。
  3. 前記パッドの上に載置される導電性バンプをさらに備え、前記導電性バンプは前記表面実装型構造体に実装されていることを特徴とする請求項１に記載の熱応力吸収インタフェース構造体。
  4. 前記導電性バンプは、熱サイクリングの際、前記表面実装型構造体の面に対して垂直関係を維持していることを特徴とする請求項３に記載の熱応力吸収インタフェース構造体。
  5. 前記第１ポリマー層及び前記第２ポリマー層は、略プレーナ状の多層構造体であることを特徴とする請求項２に記載の熱応力吸収インタフェース構造体。
  6. 前記接続線を含む前記パッド、前記第１ポリマー層および前記第２ポリマー層は、互いに協同して熱サイクリングの際、導電性の前記パッドを上下に駆動し、前記第１ポリマー層と前記第２ポリマー層とが弾性変形して上下の運動を前記中心軸に対して対称に吸収し、熱サイクリング時に発生する熱応力を吸収または放出することを特徴とする請求項５に記載の熱応力吸収インタフェース構造体。
  7. 前記第１ポリマー層は弾性係数が約５〜２００ＭＰａの材料からなり、前記第２ポリマー層は弾性係数が約１〜２０ＧＰａの材料からなることを特徴とする請求項６に記載の熱応力吸収インタフェース構造体。
  8. 前記第１ポリマー層は弾性体を有し、前記弾性体はポリシロキサンを有することを特徴とする請求項１に記載の熱応力吸収インタフェース構造体。
  9. 前記第１ポリマー層は、厚さが約５〜３５μｍであることを特徴とする請求項１に記載の熱応力吸収インタフェース構造体。
  10. 前記第２ポリマー層は、ポリイミドからなることを特徴とする請求項１に記載の熱応力吸収インタフェース構造体。
  11. 前記第２ポリマー層は、厚さが約２〜５０μｍであることを特徴とする請求項１に記載の熱応力吸収インタフェース構造体。
  12. 前記第１ポリマー層は、平面形状がほぼ楕円形状であることを特徴とする請求項１に記載の熱応力吸収インタフェース構造体。
  13. 前記パッドは、平面形状が楕円形状であることを特徴とする請求項１に記載の熱応力吸収インタフェース構造体。
  14. 長軸と短軸とを有する伸長形状の導電性バンプパッドと、
    断面がドーム形状であって、前記導電性バンプパッドの下部に構成された伸長形状の支持構造体とを備え、
    前記支持構造体は、熱サイクリング時における前記導電性バンプパッドの前記短軸を中心とする揺動に対応して弾性変形することを特徴とする半導体インタフェース構造体。
  15. 前記支持構造体を覆うポリマー層をさらに含むことを特徴とする請求項１４に記載の半導体インタフェース構造体。
  16. 前記支持構造体は、弾性体を有し、前記ポリマー層はポリイミドからなることを特徴とする請求項１５に記載の半導体インタフェース構造体。
  17. 前記パッドは、平面形状が楕円形状であることを特徴とする請求項１４に記載の半導体インタフェース構造体。
  18. 前記パッドは、中央から前記短軸に沿って延設する接続線を有することを特徴とする請求項１４に記載の半導体インタフェース構造体。
  19. 半導体パッケージに対する熱応力吸収インタフェース構造体を製造する方法であって、
    複数のチップパッド及びパッシベーション層を有する半導体ウェーハを提供する段階と、
    前記半導体ウェーハの上に伸長形状の多層の熱応力吸収支持構造体を形成する段階と、
    前記支持構造体の上に第１導電性パターン層を形成する段階と、
    前記第１導電性パターン層の上に、この第１導電性パターン層が露出する開放部を有する第１絶縁層を形成する段階と、
    前記第１導電性パターン層の前記第１絶縁層から露出した部分に、導電性バンプを配置する段階と、を含み、
    前記多層の熱応力吸収支持構造体を形成する段階は、前記半導体ウェーハの上に伸長形状の第１ポリマー層を形成する段階と、前記第１ポリマー層を前記第１ポリマー層と弾性係数が異なる第２ポリマー層で覆う段階とを有し、
    前記第１導電性パターン層を形成する段階は、第１長手型端部、第２長手型端部及び側部を有する伸長形状の導電性バンプパッドを形成すると共に、前記導電性バンプパッドの前記第１長手型端部と前記第２長手型端部との間で前記側部から延設され半導体チップに電気的に連結される接続線を形成する段階であることを特徴とする熱応力吸収インタフェース構造体の製造方法。
  20. 前記第１ポリマー層を形成する段階では、ほぼ楕円形状の第１ポリマー層が形成されことを特徴とする請求項１９に記載の熱応力吸収インタフェース構造体の製造方法。
JP2001232252A 2000-12-29 2001-07-31 インタフェース構造体及びその製造方法 Expired - Fee Related JP4346264B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/752,856 2000-12-29
US09/752,856 US6518675B2 (en) 2000-12-29 2000-12-29 Wafer level package and method for manufacturing the same

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2007102648A Division JP2007214587A (ja) 2000-12-29 2007-04-10 半導体アセンブリ
JP2007102653A Division JP2007201500A (ja) 2000-12-29 2007-04-10 ウェーハレベルパッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002217227A JP2002217227A (ja) 2002-08-02
JP4346264B2 true JP4346264B2 (ja) 2009-10-21

Family

ID=25028155

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2001232252A Expired - Fee Related JP4346264B2 (ja) 2000-12-29 2001-07-31 インタフェース構造体及びその製造方法
JP2007102648A Pending JP2007214587A (ja) 2000-12-29 2007-04-10 半導体アセンブリ
JP2007102653A Withdrawn JP2007201500A (ja) 2000-12-29 2007-04-10 ウェーハレベルパッケージ及びその製造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2007102648A Pending JP2007214587A (ja) 2000-12-29 2007-04-10 半導体アセンブリ
JP2007102653A Withdrawn JP2007201500A (ja) 2000-12-29 2007-04-10 ウェーハレベルパッケージ及びその製造方法

Country Status (3)

Country Link
US (3) US6518675B2 (ja)
JP (3) JP4346264B2 (ja)
KR (1) KR100418600B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10461035B2 (en) 2017-09-15 2019-10-29 Industrial Technology Research Institute Semiconductor package structure

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518675B2 (en) * 2000-12-29 2003-02-11 Samsung Electronics Co., Ltd. Wafer level package and method for manufacturing the same
KR100352236B1 (ko) * 2001-01-30 2002-09-12 삼성전자 주식회사 접지 금속층을 갖는 웨이퍼 레벨 패키지
DE10135308B4 (de) * 2001-07-19 2006-01-12 Infineon Technologies Ag Elektronisches Bauelement und entsprechendes Herstellungsverfahren
US7579681B2 (en) * 2002-06-11 2009-08-25 Micron Technology, Inc. Super high density module with integrated wafer level packages
DE10301934A1 (de) * 2003-01-20 2004-07-29 Epcos Ag Elektrisches Bauelement mit verringerter Substratfläche
US20090014897A1 (en) * 2003-05-15 2009-01-15 Kumamoto Technology & Industry Foundation Semiconductor chip package and method of manufacturing the same
JP2004363573A (ja) * 2003-05-15 2004-12-24 Kumamoto Technology & Industry Foundation 半導体チップ実装体およびその製造方法
DE10323007B4 (de) 2003-05-21 2005-10-20 Infineon Technologies Ag Halbleiteranordnung
KR100617032B1 (ko) * 2003-05-30 2006-08-30 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP3678239B2 (ja) * 2003-06-30 2005-08-03 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
WO2005024912A2 (en) * 2003-09-09 2005-03-17 Intel Corporation Methods of processing thick ild layers using spray coating or lamination for c4 wafer level thick metal integrated flow
US6977435B2 (en) * 2003-09-09 2005-12-20 Intel Corporation Thick metal layer integrated process flow to improve power delivery and mechanical buffering
US7049216B2 (en) * 2003-10-14 2006-05-23 Unitive International Limited Methods of providing solder structures for out plane connections
US7294929B2 (en) * 2003-12-30 2007-11-13 Texas Instruments Incorporated Solder ball pad structure
US7362218B2 (en) * 2004-01-20 2008-04-22 Schrader Bridgeport International, Inc. Motion detection using a shock sensor in a remote tire pressure monitoring system
US8039935B2 (en) * 2004-01-29 2011-10-18 Industrial Technology Research Institute Wafer level chip scale packaging structure and method of fabricating the same
DE102004028572B4 (de) * 2004-06-15 2008-08-14 Qimonda Ag Umverdrahtungseinrichtung für elektronische Bauelemente
JP2006128567A (ja) * 2004-11-01 2006-05-18 Three M Innovative Properties Co 半導体パッケージのプリント配線板への接続方法
US20080001288A1 (en) * 2004-11-25 2008-01-03 Yoshimichi Sogawa Semiconductor Device and Manufacturing Method Thereof, Semiconductor Package, and Electronic Apparatus
EP1851798B1 (en) 2005-02-25 2016-08-03 Tessera, Inc. Microelectronic assemblies having compliancy
JP4654790B2 (ja) * 2005-06-20 2011-03-23 セイコーエプソン株式会社 半導体装置及びその製造方法
KR100699892B1 (ko) * 2006-01-20 2007-03-28 삼성전자주식회사 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자및 인쇄회로기판
US7932615B2 (en) 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
JP2007288755A (ja) * 2006-04-14 2007-11-01 Optopac Co Ltd カメラモジュール
JP4818005B2 (ja) * 2006-07-14 2011-11-16 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
KR100833209B1 (ko) 2006-11-28 2008-05-28 삼성전자주식회사 열팽창에 의한 미스매치를 해결할 수 있는 원주형 회전결합체 및 이를 포함하는 반도체 소자
GB2444775B (en) 2006-12-13 2011-06-08 Cambridge Silicon Radio Ltd Chip mounting
US7749886B2 (en) 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
US7926650B2 (en) * 2007-03-21 2011-04-19 Angstrom Power Incorporated Interface for flexible fluid enclosures
US8133629B2 (en) 2007-03-21 2012-03-13 SOCIéTé BIC Fluidic distribution system and related methods
US8679694B2 (en) * 2007-03-21 2014-03-25 Societe Bic Fluidic control system and method of manufacture
JP5331371B2 (ja) * 2007-04-24 2013-10-30 パナソニック株式会社 電子部品パッケージ、回路基板、電子部品実装装置、およびそれらの接合部の検査方法
TWI353644B (en) * 2007-04-25 2011-12-01 Ind Tech Res Inst Wafer level packaging structure
US7868446B2 (en) * 2007-09-06 2011-01-11 Infineon Technologies Ag Semiconductor device and methods of manufacturing semiconductor devices
US8390107B2 (en) 2007-09-28 2013-03-05 Intel Mobile Communications GmbH Semiconductor device and methods of manufacturing semiconductor devices
CN104321860B (zh) * 2009-09-17 2017-06-06 皇家飞利浦电子股份有限公司 电子器件中易碎无机层处的接触部位的几何结构
US9142533B2 (en) 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
JP2012028492A (ja) * 2010-07-22 2012-02-09 Casio Comput Co Ltd 半導体装置及び半導体装置の製造方法
US9053943B2 (en) * 2011-06-24 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad design for improved routing and reduced package stress
US9728507B2 (en) * 2011-07-19 2017-08-08 Pfg Ip Llc Cap chip and reroute layer for stacked microelectronic module
US9870968B2 (en) 2011-10-27 2018-01-16 Global Circuit Innovations Incorporated Repackaged integrated circuit and assembly method
US10109606B2 (en) 2011-10-27 2018-10-23 Global Circuit Innovations, Inc. Remapped packaged extracted die
US10128161B2 (en) 2011-10-27 2018-11-13 Global Circuit Innovations, Inc. 3D printed hermetic package assembly and method
US10147660B2 (en) 2011-10-27 2018-12-04 Global Circuits Innovations, Inc. Remapped packaged extracted die with 3D printed bond connections
US9935028B2 (en) 2013-03-05 2018-04-03 Global Circuit Innovations Incorporated Method and apparatus for printing integrated circuit bond connections
US10177054B2 (en) 2011-10-27 2019-01-08 Global Circuit Innovations, Inc. Method for remapping a packaged extracted die
US9966319B1 (en) * 2011-10-27 2018-05-08 Global Circuit Innovations Incorporated Environmental hardening integrated circuit method and apparatus
US10002846B2 (en) 2011-10-27 2018-06-19 Global Circuit Innovations Incorporated Method for remapping a packaged extracted die with 3D printed bond connections
US9233835B2 (en) 2011-12-06 2016-01-12 Intel Corporation Shaped and oriented solder joints
US9564412B2 (en) 2011-12-06 2017-02-07 Intel Corporation Shaped and oriented solder joints
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US20130320522A1 (en) * 2012-05-30 2013-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Re-distribution Layer Via Structure and Method of Making Same
JP5720647B2 (ja) * 2012-09-03 2015-05-20 トヨタ自動車株式会社 半導体装置及びその製造方法
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
JP7078821B2 (ja) * 2017-04-28 2022-06-01 東北マイクロテック株式会社 固体撮像装置
US10115645B1 (en) 2018-01-09 2018-10-30 Global Circuit Innovations, Inc. Repackaged reconditioned die method and assembly
US11476211B2 (en) * 2019-12-19 2022-10-18 Nepes Co., Ltd. Semiconductor package and manufacturing method thereof
US11508680B2 (en) 2020-11-13 2022-11-22 Global Circuit Innovations Inc. Solder ball application for singular die

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1473495A (en) * 1922-03-02 1923-11-06 Fred R Miller Sheet of music
US2157168A (en) * 1937-11-20 1939-05-09 Fine Philip Visual song interpreter
JPS6038839A (ja) * 1983-08-12 1985-02-28 Hitachi Ltd フリツプチツプ型半導体装置
US4813129A (en) * 1987-06-19 1989-03-21 Hewlett-Packard Company Interconnect structure for PC boards and integrated circuits
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5852326A (en) 1990-09-24 1998-12-22 Tessera, Inc. Face-up semiconductor chip assembly
JPH07115096A (ja) * 1993-10-18 1995-05-02 Fujitsu Ltd バンプ電極
JP3208470B2 (ja) * 1994-05-26 2001-09-10 株式会社日立製作所 Ｂｇａ型半導体装置とそれを実装する基板
JP3332654B2 (ja) 1995-05-12 2002-10-07 株式会社東芝 半導体装置用基板、半導体装置および半導体装置の製造方法
US6022763A (en) 1996-05-10 2000-02-08 Kabushiki Kaisha Toshiba Substrate for semiconductor device, semiconductor device using the same, and method for manufacture thereof
US5783764A (en) * 1996-06-04 1998-07-21 Amar; Jean-Claude Pianopics display and associated musical notation
TW448524B (en) * 1997-01-17 2001-08-01 Seiko Epson Corp Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment
JPH1197827A (ja) * 1997-09-25 1999-04-09 Canon Inc プリント配線基板および電子部品が実装されたプリント配線基板
JP3416040B2 (ja) * 1997-11-11 2003-06-16 富士通株式会社 半導体装置
US6075290A (en) * 1998-02-26 2000-06-13 National Semiconductor Corporation Surface mount die: wafer level chip-scale package and process for making the same
JP3753218B2 (ja) * 1998-03-23 2006-03-08 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6919515B2 (en) 1998-05-27 2005-07-19 International Business Machines Corporation Stress accommodation in electronic device interconnect technology for millimeter contact locations
KR100266698B1 (ko) * 1998-06-12 2000-09-15 김영환 반도체 칩 패키지 및 그 제조방법
KR100449307B1 (ko) * 1998-06-12 2004-09-18 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법
KR20000002962A (ko) * 1998-06-24 2000-01-15 윤종용 웨이퍼레벨의 칩스케일 패키지 및 그 제조방법
JP2000031191A (ja) * 1998-07-15 2000-01-28 Mitsui High Tec Inc 半導体装置
JP2000040715A (ja) * 1998-07-24 2000-02-08 Oki Electric Ind Co Ltd フリップチップ実装型半導体装置およびフリップチップ実装型半導体装置の製造方法
JP2978902B1 (ja) * 1998-08-13 1999-11-15 九州日本電気株式会社 Ｂｇａ型半導体装置とその製造方法
US6462414B1 (en) * 1999-03-05 2002-10-08 Altera Corporation Integrated circuit package utilizing a conductive structure for interlocking a conductive ball to a ball pad
JP2000323605A (ja) * 1999-05-10 2000-11-24 Hitachi Ltd 半導体装置とその製造方法、およびこれを用いた電子機器
EP1107307B1 (en) * 1999-06-15 2005-09-07 Fujikura Ltd. Semiconductor package, semiconductor device, electronic device, and method of manufacturing semiconductor package
US6277669B1 (en) * 1999-09-15 2001-08-21 Industrial Technology Research Institute Wafer level packaging method and packages formed
US6518675B2 (en) * 2000-12-29 2003-02-11 Samsung Electronics Co., Ltd. Wafer level package and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10461035B2 (en) 2017-09-15 2019-10-29 Industrial Technology Research Institute Semiconductor package structure

Also Published As

Publication number Publication date
US20020084528A1 (en) 2002-07-04
US6586275B2 (en) 2003-07-01
JP2007201500A (ja) 2007-08-09
JP2002217227A (ja) 2002-08-02
KR100418600B1 (ko) 2004-02-11
US6836018B2 (en) 2004-12-28
US6518675B2 (en) 2003-02-11
US20030102560A1 (en) 2003-06-05
JP2007214587A (ja) 2007-08-23
KR20020059211A (ko) 2002-07-12
US20020100982A1 (en) 2002-08-01

Similar Documents

Publication Publication Date Title
JP4346264B2 (ja) インタフェース構造体及びその製造方法
JP3596864B2 (ja) 半導体装置
JP3768817B2 (ja) 半導体装置およびその製造方法
US8123965B2 (en) Interconnect structure with stress buffering ability and the manufacturing method thereof
EP1979942B1 (en) Stress buffering package for a semiconductor component
KR100474207B1 (ko) 웨이퍼 레벨 패키지의 공기 패드 솔더 접합 구조 및 그 제조 방법
JP2003051568A (ja) 半導体装置
US20080088004A1 (en) Wafer level package structure with build up layers
TWI253695B (en) Semiconductor package and fabrication method thereof
JP4247167B2 (ja) パッケージの構造
KR20050116704A (ko) 솔더 접합 신뢰도(ｓｊｒ)를 높일 수 있는 인쇄회로기판및 이를 이용한 반도체 패키지 모듈
US6720209B2 (en) Method for fabricating a circuit device
US6780676B2 (en) Method for fabricating a circuit device
US6883231B2 (en) Method for fabricating a circuit device
JP2006148037A (ja) フリップチップ・ボールグリッドパッケージ構造
JP2007250712A (ja) 半導体装置及びその製造方法
JP2009038335A (ja) ビルドアップ層を備えたウェーハレベルパッケージ構造
JPH11102927A (ja) ボール・グリッド・アレイ・チップサイズ・パッケージ
JPH0864757A (ja) マルチチップモジュール及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061024

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070410

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070420

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090602

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090714

R150 Certificate of patent or registration of utility model

Ref document number: 4346264

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130724

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees